JP2545107B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2545107B2 JP2545107B2 JP62334836A JP33483687A JP2545107B2 JP 2545107 B2 JP2545107 B2 JP 2545107B2 JP 62334836 A JP62334836 A JP 62334836A JP 33483687 A JP33483687 A JP 33483687A JP 2545107 B2 JP2545107 B2 JP 2545107B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- pattern
- circuit board
- resistor
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はガラス基板を用い、このガラス基板上に抵抗
およびコンデンサが混在して形成される回路基板に関す
るものである。
およびコンデンサが混在して形成される回路基板に関す
るものである。
従来の技術 従来、回路基板に実装される電子部品として、半導体
部品はパッケージされた物が用いられ、他の個別部品は
ディスクリートの物が用いられることが多かった。しか
し、近年、実装面積の削減、コストダウンの目的のため
に、半導体部品としてパッケージされてないベアチップ
を実装し、基板上に個別部品を印刷、焼成して構成され
た回路基板を用いた。製品が多くなってきた。
部品はパッケージされた物が用いられ、他の個別部品は
ディスクリートの物が用いられることが多かった。しか
し、近年、実装面積の削減、コストダウンの目的のため
に、半導体部品としてパッケージされてないベアチップ
を実装し、基板上に個別部品を印刷、焼成して構成され
た回路基板を用いた。製品が多くなってきた。
ガラス基板上に半導体部品をフェースダウンし（素子
形成面をガラス基板に向けて実装し）、フリップチップ
実装した例を第２図に示す。半導体チップ１は、ガラス
基板２の上に形成された配線のAuパターン３に、半導体
チップ１の電極部に形成されたAuバンプ４を熱圧着させ
て実装されている。
形成面をガラス基板に向けて実装し）、フリップチップ
実装した例を第２図に示す。半導体チップ１は、ガラス
基板２の上に形成された配線のAuパターン３に、半導体
チップ１の電極部に形成されたAuバンプ４を熱圧着させ
て実装されている。
また、個別部品の抵抗とコンデンサを同じガラス基板
２の上に形成した例を第３図と第４図に示す。抵抗５は
第３図に示すように、ガラス基板２の上に配線のAuパタ
ーン３の間に抵抗体のRu2O3の薄膜６を形成して構成さ
れ、コンデンサ７は第４図に示すように、ガラス基板２
の上の配線のAuパターン３の上に高誘電体のPdTi2O3か
らなる絶縁膜８を形成し、さらにその上に第２層Auパタ
ーン９を形成して構成されている。コンデンサ７はAuパ
ターン3,9を両方の電極としている。
２の上に形成した例を第３図と第４図に示す。抵抗５は
第３図に示すように、ガラス基板２の上に配線のAuパタ
ーン３の間に抵抗体のRu2O3の薄膜６を形成して構成さ
れ、コンデンサ７は第４図に示すように、ガラス基板２
の上の配線のAuパターン３の上に高誘電体のPdTi2O3か
らなる絶縁膜８を形成し、さらにその上に第２層Auパタ
ーン９を形成して構成されている。コンデンサ７はAuパ
ターン3,9を両方の電極としている。
発明が解決しようとする問題点 しかし、従来のコンデンサ７の構成ではAuパターンを
２度印刷、焼成する必要があり、ガラス基板２の上に構
成しようとするコンデンサ７の数が少ない場合、特に工
数増加によるコストダウンメリットの減少となってい
た。
２度印刷、焼成する必要があり、ガラス基板２の上に構
成しようとするコンデンサ７の数が少ない場合、特に工
数増加によるコストダウンメリットの減少となってい
た。
本発明は上記問題点を解決するものであり、工数を削
減し、コストダウンが図れる回路基板を提供することを
目的とするものである。
減し、コストダウンが図れる回路基板を提供することを
目的とするものである。
問題点を解決するための手段 上記問題点を解決するため本発明は、部品実装基板に
ガラス基板を用い、前記ガラス基板上に抵抗およびコン
デンサの一方の極となるパターンをRu2O3で形成し、前
記コンデンサの一方の極となるRu2O3のパターン上に高
誘電体で絶縁体のPdTi2O3を形成し、前記PdTi2O3の上に
形成されて前記コンデンサの他方の極となる配線パター
ンと前記抵抗に接続される配線パターンとをAuで形成し
てなるものである。
ガラス基板を用い、前記ガラス基板上に抵抗およびコン
デンサの一方の極となるパターンをRu2O3で形成し、前
記コンデンサの一方の極となるRu2O3のパターン上に高
誘電体で絶縁体のPdTi2O3を形成し、前記PdTi2O3の上に
形成されて前記コンデンサの他方の極となる配線パター
ンと前記抵抗に接続される配線パターンとをAuで形成し
てなるものである。
作用 上記構成によれば、コンデンサをガラス基板にて構成
された部品実装基板上に構成するにあたり、コンデンサ
の一方の電極を抵抗を形成するRu2O3で形成し、コンデ
ンサの他方の電極を、抵抗に接続される配線パターンの
形成と同時にひとつのAuパターンで形成する。よって、
抵抗とコンデンサが混在する回路基板の工数は、従来の
ように抵抗を形成し、コンデンサの両方の極をAuパター
ンで形成する回路基板の工数より少なくなる。
された部品実装基板上に構成するにあたり、コンデンサ
の一方の電極を抵抗を形成するRu2O3で形成し、コンデ
ンサの他方の電極を、抵抗に接続される配線パターンの
形成と同時にひとつのAuパターンで形成する。よって、
抵抗とコンデンサが混在する回路基板の工数は、従来の
ように抵抗を形成し、コンデンサの両方の極をAuパター
ンで形成する回路基板の工数より少なくなる。
実施例 以下、本発明の一実施例を図面に基づいて説明する。
第１図（ａ）および第１図（ｂ）は本発明の回路基板
の断面図および抵抗、コンデンサ部の平面図である。第
１図（ａ），（ｂ）において、部品実装基板であるガラ
ス基板11の上に半導体チップ12が実装され、抵抗13およ
びコンデンサ14が形成されて回路基板が構成されてい
る。
の断面図および抵抗、コンデンサ部の平面図である。第
１図（ａ），（ｂ）において、部品実装基板であるガラ
ス基板11の上に半導体チップ12が実装され、抵抗13およ
びコンデンサ14が形成されて回路基板が構成されてい
る。
第１図（ａ）に示す上記回路基板の形成方法を説明す
る。まず、ガラス基板11の上に抵抗13およびコンデンサ
14の一方の極となるパターンをRu2O3の薄膜15で形成
し、コンデンサ14の一方の極となるRu2O3のパターンの
薄膜15の上に高誘電体で絶縁体のPdTi2O3の絶縁膜16を
形成し、さらに、このPdTi2O3の絶縁膜16の上に形成さ
れてコンデンサ14の他方の極となる配線パターンと、抵
抗13に接続される配線パターンと、抵抗13とコンデンサ
14の一方の極とを接続するパターンとを同じAuパターン
17で形成する。Ru2O3の比抵抗は数10Ω／□であり、第
１図（ｂ）に示すように、コンデンサ14の下の一方の電
極として用いる部分は充分広い幅をとることで抵抗値を
小さくできる。
る。まず、ガラス基板11の上に抵抗13およびコンデンサ
14の一方の極となるパターンをRu2O3の薄膜15で形成
し、コンデンサ14の一方の極となるRu2O3のパターンの
薄膜15の上に高誘電体で絶縁体のPdTi2O3の絶縁膜16を
形成し、さらに、このPdTi2O3の絶縁膜16の上に形成さ
れてコンデンサ14の他方の極となる配線パターンと、抵
抗13に接続される配線パターンと、抵抗13とコンデンサ
14の一方の極とを接続するパターンとを同じAuパターン
17で形成する。Ru2O3の比抵抗は数10Ω／□であり、第
１図（ｂ）に示すように、コンデンサ14の下の一方の電
極として用いる部分は充分広い幅をとることで抵抗値を
小さくできる。
次にAuパターン17に半導体チップ12の電極部に形成さ
れたAuバンプ18を熱圧着させて半導体チップ12を実装し
回路基板が形成される。
れたAuバンプ18を熱圧着させて半導体チップ12を実装し
回路基板が形成される。
このように、従来のコンデンサの両方の極をAuパター
ンで形成した回路基板の工数と比較して、コンデンサの
一方の極をRu2O3の薄膜15で代用し、他方の極を他の配
線パターンと同じAuパターンで形成するため、Auパター
ンを形成する工程が少なくて済み、コストダウンを図る
ことができる。
ンで形成した回路基板の工数と比較して、コンデンサの
一方の極をRu2O3の薄膜15で代用し、他方の極を他の配
線パターンと同じAuパターンで形成するため、Auパター
ンを形成する工程が少なくて済み、コストダウンを図る
ことができる。
発明の効果 以上のように本発明によれば、コンデンサをガラス基
板にて構成された部品実装基板上に形成するにあたり、
コンデンサの一方の電極を抵抗を形成するRu2O3で形成
し、他方の電極を、抵抗に接続される配線パターンと同
じAuパターンで形成することにより、抵抗とコンデンサ
が混在する回路基板の工数を、コンデンサの両極をAuパ
ターンで形成する回路基板の工数より削減することがで
き、コストダウンを図ることができる。
板にて構成された部品実装基板上に形成するにあたり、
コンデンサの一方の電極を抵抗を形成するRu2O3で形成
し、他方の電極を、抵抗に接続される配線パターンと同
じAuパターンで形成することにより、抵抗とコンデンサ
が混在する回路基板の工数を、コンデンサの両極をAuパ
ターンで形成する回路基板の工数より削減することがで
き、コストダウンを図ることができる。
第１図（ａ）および（ｂ）は本発明の一実施例を示す回
路基板の断面図および抵抗、コンデンサ部の平面図、第
２図は従来の半導体チップを実装した回路基板の断面
図、第３図は従来の抵抗を基板上に形成した回路基板の
断面図、第４図は従来のコンデンサを基板上に形成した
回路基板の断面図である。 11……ガラス基板、13……抵抗、14……コンデンサ、15
……Ru2O3の薄膜、16……PdTi2O3の絶縁膜、17……Auパ
ターン。
路基板の断面図および抵抗、コンデンサ部の平面図、第
２図は従来の半導体チップを実装した回路基板の断面
図、第３図は従来の抵抗を基板上に形成した回路基板の
断面図、第４図は従来のコンデンサを基板上に形成した
回路基板の断面図である。 11……ガラス基板、13……抵抗、14……コンデンサ、15
……Ru2O3の薄膜、16……PdTi2O3の絶縁膜、17……Auパ
ターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ｈ０１Ｌ 23/12 Ｈ (56)参考文献 特開 昭56−45595（ＪＰ，Ａ) 特開 昭58−156576（ＪＰ，Ａ) 特開 昭58−178586（ＪＰ，Ａ) 特開 昭58−220492（ＪＰ，Ａ)
Claims (1)
- 【請求項１】部品実装基板にガラス基板を用い、前記ガ
ラス基板上に抵抗およびコンデンサの一方の極となるパ
ターンをRu2O3で形成し、前記コンデンサの一方の極と
なるRu2O3のパターン上に高誘電体で絶縁体のPdTi2O3を
形成し、前記PdTi2O3の上に形成されて前記コンデンサ
の他方の極となる配線パターンと前記抵抗に接続される
配線パターンとをAuで形成してなる回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334836A JP2545107B2 (ja) | 1987-12-28 | 1987-12-28 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334836A JP2545107B2 (ja) | 1987-12-28 | 1987-12-28 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175294A JPH01175294A (ja) | 1989-07-11 |
| JP2545107B2 true JP2545107B2 (ja) | 1996-10-16 |
Family
ID=18281764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334836A Expired - Lifetime JP2545107B2 (ja) | 1987-12-28 | 1987-12-28 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545107B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0687490B2 (ja) * | 1989-08-30 | 1994-11-02 | 日本電気株式会社 | 薄膜コンデンサおよびその製造方法 |
| JPH03108752A (ja) * | 1989-09-22 | 1991-05-08 | Nec Corp | 半導体装置 |
-
1987
- 1987-12-28 JP JP62334836A patent/JP2545107B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175294A (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439813A (en) | Thin film discrete decoupling capacitor | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2545107B2 (ja) | 回路基板 | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPS61144049A (ja) | 混成集積回路用基板 | |
| JPH0365034B2 (ja) | ||
| JPH0119395Y2 (ja) | ||
| JPH06350025A (ja) | 半導体装置 | |
| JP3005615U (ja) | コンデンサアレー | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH0225276B2 (ja) | ||
| JPH04277658A (ja) | メタルコア基板 | |
| JPS6343391A (ja) | 厚膜回路基板 | |
| JPH0646675B2 (ja) | セラミツク多層回路基板およびその製造方法 | |
| JPH04303989A (ja) | 厚膜回路基板 | |
| JPS6191994A (ja) | 電子回路装置 | |
| JPH03246988A (ja) | 混成集積回路 | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPS5916398A (ja) | 混成集積回路装置 | |
| JPS6258160B2 (ja) | ||
| JPS6354714A (ja) | 混成集積回路の製造方法 |