JPS61144049A - 混成集積回路用基板 - Google Patents
混成集積回路用基板Info
- Publication number
- JPS61144049A JPS61144049A JP59266749A JP26674984A JPS61144049A JP S61144049 A JPS61144049 A JP S61144049A JP 59266749 A JP59266749 A JP 59266749A JP 26674984 A JP26674984 A JP 26674984A JP S61144049 A JPS61144049 A JP S61144049A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- integrated circuit
- hybrid integrated
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表[1i1iにトランジスタなどの能動電子
部品およびコンデ/すなどの受動電子部品を固着して混
成集積回路を形成するために用いる絶縁基板からなる混
成集積回路用基板に関する。
部品およびコンデ/すなどの受動電子部品を固着して混
成集積回路を形成するために用いる絶縁基板からなる混
成集積回路用基板に関する。
従来、混成集積回路は、薄膜または厚膜技術により、絶
縁基板上に直接、導電路と導体2/ドを含む導体層およ
び抵抗体層を形成し、前記導体う/ドにミニモールドト
ランジスタやチップコ/デ/すなどの電子回路部品の端
子t−接着接続することにより搭載し形成していた。
縁基板上に直接、導電路と導体2/ドを含む導体層およ
び抵抗体層を形成し、前記導体う/ドにミニモールドト
ランジスタやチップコ/デ/すなどの電子回路部品の端
子t−接着接続することにより搭載し形成していた。
上記のような従来の混成集積回路に対し、コストの面は
勿論であるが、さらに一層の小形化に対する要望も強く
なってきている。
勿論であるが、さらに一層の小形化に対する要望も強く
なってきている。
上記問題点に対し、本発明では、チップコ/デノサなど
の受動素子およびミニモールドトランジスタな゛どの能
動素子を取付けて、あるまとまった回路機能を有せしめ
た混成集積回路を形成するための基板として、前記受動
素子および能動素子の端子t−接着接続するための導体
う/ドの下層に。
の受動素子およびミニモールドトランジスタな゛どの能
動素子を取付けて、あるまとまった回路機能を有せしめ
た混成集積回路を形成するための基板として、前記受動
素子および能動素子の端子t−接着接続するための導体
う/ドの下層に。
絶縁膜を介して導体層または抵抗層パター7が形成さn
た絶縁基板を用いる。
た絶縁基板を用いる。
つぎに本発明全実施例により説明する。
第1図(a)、 (b)は本発明の一実施例を製造工程
について説明するための断面図である。まず、第1図(
a)に示すように、アルミナセラミックの絶縁基板1の
上に、抵抗端子導体3と共に第1導体層、例えば、Ag
−Pd層2ft所望のパター7に印刷し。
について説明するための断面図である。まず、第1図(
a)に示すように、アルミナセラミックの絶縁基板1の
上に、抵抗端子導体3と共に第1導体層、例えば、Ag
−Pd層2ft所望のパター7に印刷し。
焼成した役、第1の導体層2t−覆りて、第1の絶縁層
4を印刷焼成する。つぎに、下層に第1の導体層2が存
在する部分の第1の絶縁層4の上に、ミニモールドトラ
/ジスタ、チップコ/デ/すなどの電子部品を接続搭載
するための導体ランド5を、導体う/ド5につながって
いる導電路と共に所望のパター7に印刷焼成する。しか
る後、第1図(blに示すように、端子導体3にまたが
りて、抵抗体層6全印刷焼成し、さらに保護ガラス層7
f:形成して所望の混成集積回路基板を得る。
4を印刷焼成する。つぎに、下層に第1の導体層2が存
在する部分の第1の絶縁層4の上に、ミニモールドトラ
/ジスタ、チップコ/デ/すなどの電子部品を接続搭載
するための導体ランド5を、導体う/ド5につながって
いる導電路と共に所望のパター7に印刷焼成する。しか
る後、第1図(blに示すように、端子導体3にまたが
りて、抵抗体層6全印刷焼成し、さらに保護ガラス層7
f:形成して所望の混成集積回路基板を得る。
上述のとおり、従来、ミニモールドトランジスタやチッ
プコ/デ/すなどの電子部品を接続搭載するための導体
う/ドは、絶縁基板上に、第1導体層として直接印刷し
ていたのに対し2本発明では、第1導体層の上に、絶縁
層を介した。第2導体層として電子部品搭載のための導
体う/ドを形成しているので、従来に比べ基板寸法がか
なり小さくでき、このような回路基板を用いることによ
り、混成集積回路の小形化に対する要望に答えることが
できる。
プコ/デ/すなどの電子部品を接続搭載するための導体
う/ドは、絶縁基板上に、第1導体層として直接印刷し
ていたのに対し2本発明では、第1導体層の上に、絶縁
層を介した。第2導体層として電子部品搭載のための導
体う/ドを形成しているので、従来に比べ基板寸法がか
なり小さくでき、このような回路基板を用いることによ
り、混成集積回路の小形化に対する要望に答えることが
できる。
なお、上記賽施例では、導体層材料としてAg−Pdv
cついて説明したが、これはAuペーストまたは他の導
電材料でも工〈、また、導体ランドの下層は導体層の例
を示したが、これは抵抗体層の場合も本発明が適用され
る。
cついて説明したが、これはAuペーストまたは他の導
電材料でも工〈、また、導体ランドの下層は導体層の例
を示したが、これは抵抗体層の場合も本発明が適用され
る。
第1図(a)、 (1))は本発明の一実施例を製造工
程について説明マる゛断面図である。 l・・・・・・絶縁基板、2・・・・・・第1導体層、
3・・・・・・抵抗端子導体、4・・・・・・絶縁層、
5・・・・・・導体ランド、6・・・・・・抵抗体層、
7・・・・・・保護ガラス層。 代理人 弁理士 内 原 晋 ′−f
) (・′
程について説明マる゛断面図である。 l・・・・・・絶縁基板、2・・・・・・第1導体層、
3・・・・・・抵抗端子導体、4・・・・・・絶縁層、
5・・・・・・導体ランド、6・・・・・・抵抗体層、
7・・・・・・保護ガラス層。 代理人 弁理士 内 原 晋 ′−f
) (・′
Claims (1)
- 表面に能動および受動の電子部品が固着される導体ラ
ンドを有する絶縁基板からなる混成集積回路用基板にお
いて、前記導体ランドの下層に絶縁膜を介して導体層ま
たは抵抗体層パターンが形成されていることを特徴とす
る混成集積回路用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59266749A JPS61144049A (ja) | 1984-12-18 | 1984-12-18 | 混成集積回路用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59266749A JPS61144049A (ja) | 1984-12-18 | 1984-12-18 | 混成集積回路用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61144049A true JPS61144049A (ja) | 1986-07-01 |
Family
ID=17435171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59266749A Pending JPS61144049A (ja) | 1984-12-18 | 1984-12-18 | 混成集積回路用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144049A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956252B2 (en) * | 2002-04-24 | 2005-10-18 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
-
1984
- 1984-12-18 JP JP59266749A patent/JPS61144049A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956252B2 (en) * | 2002-04-24 | 2005-10-18 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61144049A (ja) | 混成集積回路用基板 | |
JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
JPH06124850A (ja) | 積層複合電子部品 | |
JP2545107B2 (ja) | 回路基板 | |
JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
JPH0312446B2 (ja) | ||
JPH01283809A (ja) | チップ形電子部品 | |
JP3005615U (ja) | コンデンサアレー | |
JPS582066Y2 (ja) | 多層配線板 | |
JP2743524B2 (ja) | 混成集積回路装置 | |
JPH0138924Y2 (ja) | ||
JPS6322665Y2 (ja) | ||
JPH0119395Y2 (ja) | ||
JPH0134340Y2 (ja) | ||
JPS6028144Y2 (ja) | 混成集積回路 | |
JPH051100Y2 (ja) | ||
JPH0519975Y2 (ja) | ||
WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
JPS60256217A (ja) | 表面波フイルタ | |
JPS6258160B2 (ja) | ||
JPH03237795A (ja) | 厚膜印刷配線基板 | |
JPH10284927A (ja) | 平面アンテナ構造 | |
JPH02185095A (ja) | 厚膜多層回路基板 | |
JPH0431198B2 (ja) | ||
JPH04277658A (ja) | メタルコア基板 |