KR20010107703A - 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 - Google Patents
엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 Download PDFInfo
- Publication number
- KR20010107703A KR20010107703A KR1020010028568A KR20010028568A KR20010107703A KR 20010107703 A KR20010107703 A KR 20010107703A KR 1020010028568 A KR1020010028568 A KR 1020010028568A KR 20010028568 A KR20010028568 A KR 20010028568A KR 20010107703 A KR20010107703 A KR 20010107703A
- Authority
- KR
- South Korea
- Prior art keywords
- sheet
- image area
- highly conductive
- impedance
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 230000008569 process Effects 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000463 material Substances 0.000 claims abstract description 203
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 150
- 239000004020 conductor Substances 0.000 claims abstract description 147
- 238000003384 imaging method Methods 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000011810 insulating material Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 239000004593 Epoxy Substances 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 229910001369 Brass Inorganic materials 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000010951 brass Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 claims description 2
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims description 2
- 229910000990 Ni alloy Inorganic materials 0.000 claims 4
- 239000012774 insulation material Substances 0.000 claims 2
- 238000011161 development Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 85
- 239000000243 solution Substances 0.000 description 21
- 239000000203 mixture Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000011889 copper foil Substances 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 239000000976 ink Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910000159 nickel phosphate Inorganic materials 0.000 description 4
- JOCJYBPHESYFOK-UHFFFAOYSA-K nickel(3+);phosphate Chemical compound [Ni+3].[O-]P([O-])([O-])=O JOCJYBPHESYFOK-UHFFFAOYSA-K 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- -1 silver halide Chemical class 0.000 description 4
- VDZOOKBUILJEDG-UHFFFAOYSA-M tetrabutylammonium hydroxide Chemical compound [OH-].CCCC[N+](CCCC)(CCCC)CCCC VDZOOKBUILJEDG-UHFFFAOYSA-M 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- FUGYGGDSWSUORM-UHFFFAOYSA-N 4-hydroxystyrene Chemical compound OC1=CC=C(C=C)C=C1 FUGYGGDSWSUORM-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 241000393496 Electra Species 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000005060 rubber Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 229940073455 tetraethylammonium hydroxide Drugs 0.000 description 2
- LRGJRHZIDJQFCL-UHFFFAOYSA-M tetraethylazanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC LRGJRHZIDJQFCL-UHFFFAOYSA-M 0.000 description 2
- REWYSMLRCUKKHB-SHTIJGAHSA-N (3ar,6r,6as)-6-[(s)-[(1s)-cyclohex-2-en-1-yl]-hydroxymethyl]-6a-methyl-4-oxo-2,3,3a,5-tetrahydrofuro[2,3-c]pyrrole-6-carboxylic acid Chemical compound C([C@@H]1[C@H](O)[C@]2(NC(=O)[C@@H]3CCO[C@@]32C)C(O)=O)CCC=C1 REWYSMLRCUKKHB-SHTIJGAHSA-N 0.000 description 1
- QCUPYFTWJOZAOB-HWKANZROSA-N (e)-n-carbamoyl-2-ethylbut-2-enamide Chemical compound CC\C(=C/C)C(=O)NC(N)=O QCUPYFTWJOZAOB-HWKANZROSA-N 0.000 description 1
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 1
- OWYWGLHRNBIFJP-UHFFFAOYSA-N Ipazine Chemical compound CCN(CC)C1=NC(Cl)=NC(NC(C)C)=N1 OWYWGLHRNBIFJP-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 235000010676 Ocimum basilicum Nutrition 0.000 description 1
- 240000007926 Ocimum gratissimum Species 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 208000003028 Stuttering Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000013019 agitation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
본 발명은 임피던스 소자를 구비하고, 절연 지지체상에 소정 패턴의 임피던스 소자와 도체 패턴이 합체되어 있는 인쇄 회로 기판 형성 방법에 관한 것이다. 이 인쇄 회로 기판 형성 방법은 고전도성 재료 시트의 제1 표면에 임피던스 재료층을 성막하는 공정과, 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정을 포함한다. 그 후, 임피던스 재료층에 포토레지스트층을 도포하고 화상에 따른 노출 및 현상을 행한다. 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료층 부분을 에칭해 낸 후에, 고전도성 재료 시트 상에는 소정 패턴의 임피던스 소자가 남는다. 그러므로, 임피던스 소자를 구비하는 인쇄 회로 기판을 고정밀도의 전기적인 공차로서 제조할 수 있다.
Description
발명의 분야
본 발명은 임피던스 소자를 합체하는 인쇄 회로 기판에 관한 것으로서, 보다 구체적으로 말하면 절연 지지체상에 합체된 도체 패턴 및 소정 패턴의 임피던스 소자를 구비하는 인쇄 회로 기판에 관한 것이다. 이러한 방법으로, 임피던스 소자를구비하는 인쇄 회로 기판을 고정밀도의 공차로 제조할 수 있다.
관련 기술의 설명
인쇄 회로 기판을 제조하는 한 가지 종래의 방법에 있어서는, 절연 지지체에는 이 지지체의 전체 표면상에 저항층이 마련되고, 이 저항층상에 고전도성 재료층이 배치된다. 이 종래의 방법을 사용하면, 인쇄 회로 기판, 절연 영역, 저항 영역 및 도체 영역이 부(負) 마스크 에칭법(subtractive mask-etching method)에 의하여 형성된다. 다른 한 가지 종래 기술의 방법에 있어서는, 구리 포일과 같은 고전도성의 재료층을 제거가능한 마스킹 시트로 덮고, 전착에 의하여 상기 고전도성의 재료층의 다른 표면에 저항층을 형성함으로써 인쇄 회로 기판을 제조한다. 그 후, 마스킹 시트를 제거한 후에 절연 지지체를 저항층과 결합시킨다. 그 후, 구리 포일의 표면에 포토레지스트를 덮고, 도체 패턴과 레지스터 패턴을 함께 화상을 따라 노출시키며, 이들 패턴 영역에 포토레지스트가 남도록 현상한다. 포토레지스트가 덮이지 않은 영역의 구리 포일은 에칭에 의하여 제거되고, 노출된 저항층은 에칭 용액을 사용하여 제거하며, 그 결과 절연 지지체의 표면이 노출된다. 그 후, 남은 포토레지스트를 제거 용액을 사용하여 제거한다. 그 후, 기판에 다시 포토레지스트를 덮고, 도체 패턴을 갖는 사진 네거티브를 통해서 노출시키고, 도체 패턴 영역에 포토레지스트가 남도록 기판을 현상한다. 포토레지스트가 덮이지 않은 영역의 구리 포일은 에칭으로 제거되며, 그 결과 레지스터 패턴에 상응하는 저항층의 표면이 노출된다. 그 후, 제거 용액을 사용하여 나머지 포토레지스트를 제거한다. 레지스터 패턴 영역의 저항층에 인쇄에 의하여 납 정지제(solder stop-off) 등을 도포한 후 가열, 경화시켜 저항층을 덮음으로써 레지스터를 구비한 인쇄 회로 기판을 얻는다. 종래 기술의 방법의 문제는 저항층이 얇고 그것의 기계적 강도가 매우 낮다는 것이다. 따라서, 다수 회에 걸친 현상 공정이 시트 저항 및 다양한 다른 특성의 변동을 초래한다.
이러한 난점을 극복하기 위하여 다른 방법이 제안되었는데, 이 방법에서는, 회로 기판의 도체 패턴 영역을 금 도금 박막으로 보호하고, 최종 공정에서 레지스터 패턴 영역에 상응하는 구성을 갖는 구리 포일을 에칭으로 제거한다. 그러나, 당업자라면, 이러한 방법의 공정은 오히려 복잡하여 상당한 기술을 요한다는 것을 쉽게 이해할 것이다. 인쇄 회로 기판을 형성하는 다른 한 가지 방법이 미국 특허 제4,368,252호에 개시되어 있다. 이 기술은 구리 포일의 두 표면상의 예정된 위치에 레지스터 패턴 박막과 도체 패턴 박막을 형성한다. 절연 지지체를 고전도성 재료층상의 레지스터 패턴 박막과 직접적으로 또는 간접적으로 결합시킨다. 전술한 바로부터 명백한 바와 같이, 종래의 인쇄 회로 기판 처리 기술은 대단한 많은 횟수의 복잡한 처리 공정을 비롯한 여러 가지 단점을 내포하고 있다. 그러므로, 처리에 비교적 긴 시간을 요하고, 제조비가 비싸며, 수율이 제한되고, 부자재가 비싸다. 아울러, 저항성 포일을 사용하여 제조되는 매입 레지스터는 너무 높은, 즉 필요치의 ±10% 정도의 전기적인 공차를 갖는다. 이러한 변동의 상당 부분은 보다 엄격한 공차 내에서의 레지스터 패턴의 분해능 결여에 기인한다.
본 발명은 전술한 문제점들을 해결한다. 본 발명에 따르면, 전기적으로 높은 전도성 재료로 이루어지고 지지체에 부착되는 고전도성 재료 시트상에 미리 임피던스 소자가 형성된 인쇄 회로 기판이 제조된다. 임피던스 소자를 구비한 전도성 재료 시트에는 임피던스 소자 사이에 절연 시트가 적용된다. 전도성 재료 시트로부터 지지체를 제거한 후에, 고전도성 재료시트를 에칭하여 고전도성 라인 중 적어도 일부가 임피던스 소자들 중 적어도 일부와 접촉하도록 소정의 패턴의 전도성 라인을 형성한다. 선택적으로는, 절연 시트의 대향측 면에 다른 한 가지 패턴의 임피던스 소자와 전도성 라인이 형성된다. 그 결과, 절연 시트상에는 훨씬 개선된 전기적 공차를 갖는 임피던스 소자가 형성된다.
도 1은 고전도성 재료 시트의 한 쪽 면상의 성막된 임피던스 재료층과, 전도성 재료 시트의 다른 쪽 면상의 지지체와, 임피던스 재료상의 포토레지스트 재료층을 보여주는 도면.
도 2는 포토레지스트 재료를 화상을 따라 노출시킨 다음, 화상 영역을 유지시키면서 비화상 영역을 제거한 후의 결과를 보여주는 도면.
도 3은 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료층의 영역에서 임피던스 재료를 화상을 따라 에칭한 다음 포토레지스트를 제거한 후의 결과를 보여주는 도면.
도 4는 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료를 에칭하고, 포토레지스트는 제거하지 않은 결과를 보여주는 도면.
도 5는 고전도성 재료 시트 및 이 고전도성 재료 시트에 부착된 절연 재료 시트를 관통하여 천공된 타겟 구멍을 보여주는 도면.
도 6은 지지체 제거 후의 결과를 보여주는 도면.
도 7은 고전도성 재료 시트의 이면에 도포된 다른 한 층의 포토레지스트를 보여주는 도면.
도 8은 노출 및 현상 후의 포토레지스트를 보여주는 도면.
도 9는 포토레지스트 재료의 제거된 영역 아래의 고전도성 재료를 에칭하고, 몇 개의 임피던스 소자와 접촉하는 소정 패턴의 전도성 라인을 남긴 후의 결과를 보여주는 도면.
도 10은 제2 지지체에 부착되는 제2의 고전도성 재료 시트와, 이 고전도성 재료 시트 상의 제2 임피던스 재료층 및 이 제2 임피던스 재료층상의 다른 한 층의 포토레지스트 재료를 보여주는 도면.
도 11은 포토레지스트 재료를 화상을 따라 노출시킨 다음 화상 영역을 유지시키면서 비화상 영역을 제거한 후의 결과를 보여주는 도면.
도 12는 임피던스 소자를 형성하기 위하여, 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료층을 화상을 따라 에칭한 다음 포토레지스트를 제거한 후의 결과를 보여주는 도면.
도 13은 고전도성 재료 시트를 관통하여 천공된 타겟 구멍을 보여주는 도면.
도 14는 절연 재료 시트의 이면에 제2의 높은 전도성 재료 시트를 부착한 결과를 보여주는 도면.
도 15는 제2 지지체가 제거되고 이 전도성 재료 시트의 이면에 다른 한 층의 포토레지스트가 도포된 제2의 고전도성 재료 시트를 보여주는 도면.
도 16은 포토레지스트가 화상을 따라 노출되고 현상된 후의 결과를 보여주는 도면.
도 17은 전도성 라인을 형성하기 위하여 제2의 고전도성 재료 시트가 에칭되고 포토레지스트가 제거된 후의 결과를 보여주는 도면.
도면의 주요 부분에 대한 부호의 설명
2 : 고전도성 재료 시트
4 : 임피던스 재료층(임피던스 소자)
6 : 포토레지스트 재료층
8 : 지지체
10 : 타겟 구멍
12 : 절연 재료 시트
100 : 타겟 구멍
102 : 제2의 고전도성 재료
104 : 임피던스 재료(임피던스 소자)
106 : 포토레지스트 재료층
108 : 제2 지지체
본 발명은 임피던스 소자를 구비한 인쇄 회로 기판 형성 방법으로서,
(a) 전기적으로 높은 전도성의 재료로 구성된 고전도성 재료 시트의 제1 표면상에 임피던스 재료층을 성막(成膜)하는 공정과;
(b) 상기 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;
(c) 상기 임피던스 재료층상에 포토레지스트 재료층을 도포하는 공정과;
(d) 상기 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;
(e) 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료 부분을 에칭한 후에, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여 상기 고전도성 재료 시트상에 소정 패턴의 임피던스 소자를 남기는 공정
을 포함하며, 상기 (a) 공정과 (b) 공정은 서로 순서에 관계없이 수행하는인쇄 회로 기판 형성 방법을 제공한다.
바람직하기로, 상기 인쇄 회로 기판 형성 방법은
(f) 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍(target holes)을 형성하는 공정과;
(g) 절연 재료 시트와 고전도성 재료 시트 사이에 임피던스 소자가 배치되도록 절연 재료 시트의 한 쪽 면을 상기 고전도성 재료 시트에 부착하는 공정과;
(h) 상기 고전도성 재료 시트로부터 지지체를 제거하는 공정과;
(i) 상기 고전도성 재료 시트의 제2 표면에 추가적인 포토레지스트 재료층을 도포하는 공정과;
(j) 상기 추가적인 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;
(k) 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여 고전도성 재료로 이루어진 전도성 라인 중 적어도 일부가 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남기는 공정
을 더 포함한다.
더욱 바람직하기로, 상기 기판 회로 형성 방법은
(l) 제2 고전도성 재료 시트의 제1 표면에 제2 임피던스 재료층을 성막하는 공정과;
(m) 상기 제2 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;
(n) 상기 제2 임피던스 재료층에 포토레지스트 재료층을 도포하는 공정과;
(o) 상기 포토레지스트 재료를 화상을 따라 노출시켜 화상 영역 및 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;
(p) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2 임피던스 재료층 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거함으로써, 제2의 고전도성 재료 시트에 소정 패턴의 제2 임피던스 소자를 남기는 공정과;
(q) 상기 제2의 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;
(r) 상기 제2 임피던스 소자들이 상기 절연 재료층과 상기 제2의 고전도성 재료 시트 사이에 있도록 상기 제2의 고전도성 재료 시트를 상기 절연 재료 시트의 다른 쪽 면에 부착하는 공정과;
(s) 상기 제2의 고전도성 재료 시트로부터 제2 지지체를 제거하는 공정과;
(t) 상기 제2의 고전도성 재료의 이면에 추가적인 포토레지스트 재료층을 도포하는 공정과;
(u) 상기 추가적인 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;
(v) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거함으로써, 고전도성 재료로 이루어지는 제2 전도성 라인 중 적어도 일부가 제2 임피던스 소자 중 적어도 일부와 접촉하도록 소정 패턴의 제2 전도성 라인을 남기는 공정
을 더 포함하고, 상기 (l) 공정과 (m) 공정을 서로 순서에 관계없이 행할 수 있다.
본 발명의 다른 한 가지 실시예는,
(a) 전기적으로 고전도성의 재료로 구성된 고전도성 재료 시트의 제1 표면상에 소정 패턴의 임피던스 소자들을 성막하는 공정과;
(b) 상기 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;
(c) 상기 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;
(d) 절연 재료 시트와 고전도성 재료 시트 사이에 임피던스 소자가 배치되도록 절연 재료 시트의 한 쪽 면을 상기 고전도성 재료 시트에 부착하는 공정과;
(e) 상기 고전도성 재료 시트로부터 지지체를 제거하는 공정과;
(f) 상기 고전도성 재료 시트의 제2 표면상에 포토레지스트 재료층을 도포하는 공정과;
(g) 상기 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;
(h) 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여 고전도성 재료로 구성되는 전도성 라인 중 적어도 일부가 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남기는 공정
을 포함하고, 상기 (a) 공정과 (b) 공정은 서로 순서에 관계없이 수행하는 인쇄 회로 기판 형성 방법을 제공한다.
바람직하기로, 이 실시예는
(i) 제2의 고전도성 재료 시트의 제1 표면상에 소정 패턴의 제2 임피던스 소자들을 성막하는 공정과;
(j) 상기 제2의 고전도성 재료 시트의 제2 표면을 제2 지지체에 부착하는 공정과;
(k) 상기 제2의 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;
(l) 절연 재료 시트와 제2의 고전도성 재료 시트 사이에 제2 임피던스 소자가 배치되도록, 절연 재료 시트의 다른 쪽 면을 상기 제2의 고전도성 재료 시트에 부착하는 공정과;
(m) 상기 제2의 고전도성 재료 시트로부터 제2 지지체를 제거하는 공정과;
(n) 상기 제2의 고전도성 재료 시트의 제2 표면상에 추가적인 포토레지스트 재료층을 도포하는 공정과;
(o) 상기 추가적인 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;
(p) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2의 고전도성 재료시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성된 제2의 전도성 라인 중 적어도 일부가 제2의 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 제2의 전도성 라인을 남기는 공정
을 포함하고, 상기 (i) 공정과 (j) 공정은 서로 순서에 관계없이 수행하는 인쇄 회로 기판 형성 방법을 제공한다.
본 발명의 제3 실시예는,
(a) 전기적으로 높은 전도성의 재료로 구성된 고전도성 재료 시트의 제1 표면상에 감광성 임피던스 재료층을 성막하는 공정과;
(b) 상기 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;
(c) 상기 감광성 임피던스 재료를 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거함으로써, 상기 고전도성 재료 시트상에 소정 패턴의 임피던스 소자를 남기는 공정과;
(d) 상기 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;
(e) 절연 재료 시트와 고전도성 재료 시트 사이에 임피던스 소자가 배치되도록 절연 재료 시트의 한 쪽 면을 상기 고전도성 재료 시트에 부착하는 공정과;
(f) 고전도성 재료 시트로부터 지지체를 제거하는 공정과;
(g) 상기 고전도성 재료 시트의 제2 표면상에 포토레지스트 재료층을 도포하는 공정과;
(h) 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과,
(i) 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료층 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성되는 전도성 라인 중 적어도 일부가 임피던스 소자 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남기는 공정
을 포함하며, 상기 (a) 공정과 (b) 공정을 서로 순서에 관계없이 수행하는 인쇄 회로 기판 형성 방법을 제공한다.
바람직하기로, 이 실시예는,
(j) 전기적으로 높은 전도성의 재료로 구성된 제2의 고전도성 재료 시트의 제1 표면상에 제2의 감광성 임피던스 재료층을 성막하는 공정과;
(k) 상기 제2의 고전도성 재료 시트의 제2 표면을 제2 지지체에 부착하는 공정과;
(l) 상기 감광성 임피던스 재료를 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거함으로써, 상기 제2의 고전도성 재료 시트상에 소정 패턴의 제2 임피던스 소자를 남기는 공정과;
(m) 상기 제2의 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;
(n) 절연 재료 시트와 제2의 고전도성 재료 시트 사이에 제2 임피던스 소자가 배치되도록 절연 재료 시트의 다른 쪽 면을 상기 제2의 고전도성 재료 시트에 부착하는 공정과;
(o) 상기 제2의 고전도성 재료 시트로부터 제2 지지체를 제거하는 공정과;
(p) 상기 제2의 고전도성 재료 시트의 이면에 포토레지스트 재료층을 도포하는 공정과;
(q) 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과,
(r) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2의 고전도성 재료층 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성되는 제2 전도성 라인 중 적어도 일부가 제2 임피던스 소자 중 적어도 일부와 접촉하도록 소정 패턴의 제2 전도성 라인을 남기는 공정
을 더 포함하며, 상기 (j) 공정과 (k) 공정은 서로 순서에 관계없이 수행하는 인쇄 회로 기판 형성 방법을 제공한다.
도 1은 인쇄 회로 기판을 형성하는 방법의 제1 공정을 보여준다. 이 제1 공정은 고전도성 재료 시트(2)의 제1 표면상에 임피던스 재료층(4)을 성막하고, 다음에 고전도성 재료 시트(2)의 제2 표면을 지지체(8)에 부착하는 것을 포함한다. 그 후, 임피던스 재료층(4)상에 포토레지스트 재료층(6)을 도포한다. 모든 도면은 실제의 치수로 도시한 것은 아니다.
한정하는 것은 아니지만, 고전도성 재료로 적합한 재료로는, 구리, 알루미늄, 니켈, 황동, 금, 은, 스테인레스강, 주석, 아연 또는 이들의 조합으로 구성되는 포일이 있다. 이들 재료의 포일은 두께가 약 12 ㎛ 내지 35 ㎛인 것이 바람직하다.
임피던스 재료는 전도성 재료 상에 레지스터를 성막하기 위한 저항성 재료인 것이 바람직하지만, 트랜지스터나 다른 미소 전자 디바이스를 형성하기 위하여 용량성, 유도성 또는 활성 재료를 포함해도 된다. 전형적으로, 이것들은 두께가 약 100 nm 내지 약 1000 nm 이다. 저항성 재료는, 니켈, 니켈 함유 합금, 반도체, 적어도 한 종류의 금속 또는 금속 합금과 적어도 한 종류의 절연체의 조합을 포함해도 된다. 저항성 재료는 약 25 내지 1000 옴/스퀘어의 저항을 갖는 것이 바람직하다. 적합한 용량성 재료는 폴리머 재료, 금속 산화물, 반도체 재료, 또는 이들의 조합을 포함한다. 용량성 재료는 약 0.01 내지 3000 ㎋/cm2의 용량을 가지는 것이 바람직하며, 약 0.5 내지 2000 ㎋/cm2의 용량을 가지는 것이 더욱 바람직하다. 한정하는 것은 아니지만, 적합한 유도성 재료로는, Honeywell Amorphous Metals로부터 제품 2605 SA1로서 입수할 수 있는 철, 붕소 및 실리카의 복합체와 같은 비정질 금속과, 역시 Honeywell Amorphous Metals로부터 입수할 수 있는 코발트, 철, 붕소 및 실리카의 복합체인 제품 2714 A가 있다. 이들 제품은 용해된 금속을 급냉된 드럼에 쏟아 부어 그 재료들을 신속하게 냉각시킴으로써, 결과적으로 비정질 상태로 남게 하여 제조된다. 유도성 재료는 도금, 스터터링 또는 증착과 같은 기술에 의하여 전도성 재료상에 성막된다. 유도성 재료는 약 0.001 내지 1 헨리의 인덕턴스를 갖는 것이 바람직하다.
지지체는 금속, 폴리머, 또는 이들의 조합을 포함할 수 있다. 적합한 재료로는, 한정하는 것은 아니지만, 알루미늄 및 스테인레스강이 있다. 그러한 지지체는 두께가 약 0.12 mm 내지 약 0.51 mm인 것이 바람직하다.
지지체는 고전도성 재료 시트에 초음파 접합될 수 있는 재료를 포함하는 것이 바람직하다. 가장 바람직하기로, 지지체는 본 명세서에서 참고로 인용되는 미국 특허 제5,942,314호에 개시된 기술에 의하여 고전도성 재료 시트에 초음파 접합 또는 융착된다. 초음파 접합의 이점은 접합시 화학적 또는 열적인 작용에 견디는 능력이다. 이는 임피던스 재료를 적용하고 처리하는 기술을 사용할 수 있게 한다.
포토레지스트는 포지티브 작용을 하는 것이거나 또는 네가티브 작용을 하는 것으로서, 액체 또는 건조 박막일 수 있다. 네가티브 작용 포토레지스트 조성물이 화상을 따라 방사광(radiation)에 노출되면, 방사광에 노출된 영역은 현상 용액에 대하여 용해성이 더 낮아지는 반면에, 포토레지스트의 비노출 영역은 현상 용액에 대하여 비교적 용해성으로 유지된다. 그러므로, 노출된 네가티브 작용 포토레지스트를 현상제로 처리하면, 포토레지스트 피막의 비노출 영역이 제거되어 위에 포토레지스트 조성물이 성막되었던 하부 기판 표면의 필요한 부분을 노출시킨다. 포지티브 작용 조성물이 화상을 따라 방사광에 노출되는 경우, 방사광에 노출된 영역은 현상제 용액에 대하여 더 용해성이 커지는 반면, 노출되지 않은 영역은 현상제 용액에 대하여 비교적 비용해성으로 남는다. 그러므로, 포지티브 작용 포토레지스트를 현상제로 처리하면, 포토레지스트의 노출된 영역이 제거되어 포토레지스트 피막에 양화(陽畵)를 남긴다. 어떤 경우든, 하부 기판 표면의 필요한 부분은 노출된 채 남는다. 포지티브 작용 포토레지스트 조성물은 네가티브 작용 포토레지스트보다 선호되는데, 그 이유는 전자가 후자보다는 일반적으로 더 양호한 해상도를 갖기때문이다. 적합한 포토레지스트 조성물은 노볼락(novolak) 또는 폴리(4-히드록시스티렌)과 같은 수성 알카리 용해성 또는 팽창성 결합제 수지와 o-퀴논 디아지드의 혼합물을 포함할 수 있다. 적합한 포토레지스트는 미국 특허 제4,692,398호, 제4,855,086호, 제4,863,827호 및 제4,892,801호에 개시되어 있다. 적합한 포토레지스트는 뉴저지, 섬버빌에 소재하는 Clariant Corporation으로부터 AZ-4620 및 AZ-111로서 상업적으로 구입할 수 있다.
본 발명의 방법에 있어서는, 전술한 감광성 조성물을 적합한 기판상에 피복하고 건조시킨다. 준비된 포토레지스트 용액을, 침지, 분사, 롤러 피복, 회전 피복 및 스핀 피복을 비롯한 포토레지스트 기술 분야에서 사용되는 어떤 종래의 방법으로 기판에 도포할 수 있다. 예를 들면, 스핀 피복의 경우, 소정 타입의 스피닝 장치가 사용되고 스피닝 공정을 위한 충분한 시간이 허용된다면, 원하는 두께의 피막을 제공하기 위하여 포토레지스트 용액을 고체 함량과 관련하여 조절할 수 있다. 본 발명의 바람직한 실시예에 있어서, 포토레지스트층은 액체 포토레지스트 조성물을 약 500 내지 6000 rpm, 바람직하게는 약 1500 내지 4000 rpm 범위의 회전 속도의 회전 휠의 상부 표면에, 약 5 내지 60초, 바람직하기로는 약 10 내지 30초 동안 적용하여, 포토레지스트 조성물이 상부 표면을 가로질러 균등하게 퍼지도록 함으로써 형성된다. 포토레지스트 층의 두께는 적용되는 액체 포토레지스트 조성물의 양에 따라 달라질 수 있지만, 그 두께는 대개 약 500 Å 내지 약 50,000 Å 범위, 바람직하기로는 약 2000 Å 내지 약 12,000 Å 범위일 수 있다. 적용되는 포토레지스트 조성물의 양은 기판의 치수에 따라서 약 1 ㎖ 내지 10 ㎖, 바람직하기로는 약2 ㎖ 내지 8 ㎖ 까지 변동될 수 있다.
포토레지스트 조성물 용액이 기판에 피복된 후에는, 기판을 약 20 ℃ 내지 200 ℃ 의 온도에서 처리한다. 이러한 온도 처리는 감광제의 열에 의한 실질적인 열화(劣化)를 초래하지 않고 포토레지스트 중의 잔류 용매의 농도를 감소 및 조절하기 위하여 수행된다. 일반적으로, 용매의 농도를 최소화하는 것이 요망되며, 따라서 이러한 온도 처리는 실질적으로 모든 용매가 증발되고 미크론 두께 범위의 얇은 포토레지스트 조성물 피막이 기판에 남을 때까지 수행된다. 바람직한 실시예에 있어서, 온도 처리는 약 50 ℃ 내지 150 ℃에서 행해진다. 보다 바람직한 범위는 약 70 ℃ 내지 90 ℃ 이다. 이러한 처리는 용매 제거 변화율이 비교적 미미해 질 때까지 수행된다. 온도 및 시간의 선택은 사용되는 장치 및 상업적으로 필요한 피복 시간은 물론 사용자가 원하는 포토레지스트의 성질에 좌우된다. 핫 플레이트 처리(hot plate treatment)를 위한 상업적으로 허용 가능한 처리 시간은 약 3분, 더 바람직하기로는 약 1분까지 이다. 한 가지 예에 있어서, 90 ℃에서 30초간의 처리가 유용하다. 처리 시간은 이러한 온도의 컨벡션 오븐(convection oven)에서 수행되는 경우, 약 20 내지 40분까지 연장된다.
포토레지스트층은 기판상에 성막된 후에, 가령 ArF 레이저를 매개로 또는 에칭 마스크를 통해서 화상을 따라 화학성 방사광(actine radiation)에 노출된다. 이러한 노출은 포토레지스트의 화상 영역과 비화상 영역 사이에 화상에 따른 차이를 초래한다. 비화상 영역은 그 후에 현상 용액중에서 용해된다. 바람직하기로는, 화상을 따라 노출된 포토레지스트층 부분이 현상제중에서 용해가능하게 하기에충분한 양의 UV 방사광이 사용된다. UV 노출 선량은 바람직하게는 약 5 mJ/cm2내지 약 300 mJ/cm2, 더 바람직하게는 약 5 mJ/cm2내지 약 100 mJ/cm2, 더욱 더 바람직하기로는 10 mJ/cm2내지 약 30 mJ/cm2범위이다.
현상 공정은 적절한 현상 용액에 침지시키는 방법으로 행할 수 있다. 이 용액은 예컨대 질소 방출 교반(nitrogen burst agitation)에 의하여 교반되는 것이 바람직하다. 기판은 모든, 또는 거의 모든 포토레지스트 피막이 방사된 영역으로부터 용해될 때까지 현상제중에 유지될 수 있다. 현상제로서 적합한 수성 알칼라인 용액의 대표적인 예는 수산화나트륨, 수산화테트라메틸암모늄, 또는 수산화칼륨과 같은 주기율표의 Ⅰ족 및 Ⅱ족에 속하는 금속의 수산화물의 수용액을 포함한다. 수산화테트라알킬암모늄과 같이 금속 이온이 유리된 유기 염기, 예를 들면 수산화 테트라메틸암모늄(TMAH), 수산화테트라에틸암모늄(TEAH) 및 수산화테트라부틸암모늄(TBAH)가 바람직하며, 수산화테트라메틸암모늄(TMAH)이 더 바람직하다. 또한, 필요하다면, 현상제로 사용되는 염기 수용액은 최종 현상 효과를 개선하기 위하여 표면 활성제와 같은 어떤 부가제를 추가로 함유할 수 있다.
도 2는 포토레지스트 재료를 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음 화상 영역을 유지시키면서 비화상 영역을 제거한 후의 결과를 보여준다. 그 후, 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료층 부분이 에칭되어, 도 3에 도시된 바와 같이 고전도성 재료 시트(6)상에 소정 패턴의 임피던스 소자를 남긴다. 임피던스 재료의 에칭은 임피던스 재료를 에칭액과접촉시킴으로써 행할 수 있는데, 이는 수평 또는 수직의 컨베이어화된 스프레이형 장치에 의해 행해질 수 있다. 임피던스 재료를 건식으로 에칭하기 위하여 플라스마 시스템을 사용할 수도 있다. 도 3에서는, 남은 포토레지스트가 제거되었으며, 도 4에서는 남은 포토레지스트가 제거되지 않았다.
그 후, 절연 재료 시트(12)의 한 쪽 면을 고전도성 시트에 부착하여, 절연 재료 시트(12)와 고전도성 재료 시트(2) 사이에 임피던스 소자가 위치하게 한다. 도 5에 도시된 바와 같은 본 발명의 바람직한 실시예에 있어서는, 그 후에 고전도성 재료 시트(2), 지지체(8), 절연 재료 시트(12) 및 임의의 몇 개의 임피던스 소자(4)를 관통하여 2개 이상의 타겟 또는 가이드 구멍(10)을 천공하는데, 이 구멍은 임피던스 재료의 패턴을 차후에 형성되는 금속 라인들과 일치시키는 것을 용이하게 하는 작용을 한다.
절연 재료 시트는 보강이 있거나 또는 없는 열경화성 또는 열가소성 폴리머를 포함할 수 있다. 적합한 절연 재료는 에폭시 수지-유리 직물, 폴리에스터-유리 직물, 폴리이미드-유리 직물, 폴리아미도이미드-유리 직물, 페놀 수지-종이 및 에폭시 수지-종이; 폴리이미드; 폴리에스터; 폴리아미도이미드; 그리고 가요성 에폭시 수지-유리 직물 또는 가요성 폴리아미드-종이로 형성된 가요성 절연 시트로 제조되는 적층 구조체이다. 에폭시 수지, 폴리에스터, 폴리우레탄, 폴리아미드이미드, 폴리이미드 및 고무와 같은 수지류 및 고무류가 접착층으로 채용되는 세라믹 판 및 유리 판과 같은 무기 재료도 또한 절연 재료로서 채용될 수 있다. 절연 재료 시트는 에폭시 또는 폴리이미드를 포함하는 것이 바람직하다.
그 후, 지지체(8)가 제거되어, 결과적으로 도 6에 도시된 구성을 형성한다. 그 후, 고전도성 재료 시트의 이면에는 도 7에 도시되어 있는 바와 같이 다른 한 층의 포토레지스트 재료층(6)이 도포된다. 이 포토레지스트 재료층은 그 후에 전술한 것과 유사한 방법으로 노출 및 현상되어, 도 8에 도시된 구조를 형성한다. 그 후, 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 임의로 제거하여, 도 9에 도시된 바와 같이 고전도성 재료로 구성된 전도성 라인 중 적어도 일부가 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남긴다. 고전도성 재료층의 에칭 용액으로는, 잘 알려진 에칭 용액을 사용할 수 있다. 예를 들면, 구리 포일의 경우, 그 에칭 용액은 염화제2철, 과황산화암모늄, 염화구리, 크롬산 황산 혼합물 용액일 수 있으며, 임피던스 재료의 내식성을 고려하여 암모니아 킬레이트 타입의 다양한 형태의 에칭 용액이 사용된다. 전도성 라인은, 임피던스 소자들 중 적어도 일부가 임피던스 소자의 다른 접점에서 적어도 2개의 전도성 라인과 접촉하고, 접점들 사이의 간격이 액 0.025 mm 내지 100 mm가 되도록 형성된다.
도 10 내지 도 17은 본 발명의 다른 실시예를 보여주는데, 이 실시예에서는 다른 한 층의 임피던스 소자와 전도성 라인이 절연 재료 시트(12)의 대향측 면에 형성된다. 도 10은 제2의 고전도성 재료 시트(102)의 제1 표면에 제2의 임피던스 재료층(104)을 성막한 다음, 제2의 고전도성 재료 시트(108)를 제2 지지체(108)에 부착한 것을 보여준다. 그 후, 제2의 임피던스 재료층(106)상에 다른 한 층의 포토레지스트 재료층(106)을 도포한다.
도 11은 제2 포토레지스트 재료층(106)을 화상을 따라 노출시킨 다음, 화상 영역을 유지시키면서 비화상 영역을 제거한 후의 결과를 보여준다. 도 12는 제2 임피던스 재료층(104)이 포토레지스트 재료층(106)의 제거된 비화상 영역 아래의 임피던스 재료층 영역이 화상을 따라 에칭된 다음 포토레지스트가 제거된 후의 결과를 보여준다. 에칭 및 포토레지스트의 제거는 전술한 공정들과 유사하게 수행된다. 선택적으로 포토레지스트를 남기는 것은 도시되어 있지 않다. 도 13은 고전도성 재료 시트(102), 지지체(108) 및 임의의 몇 개의 임피던스 소자(104)를 관통하여 전공된 타겟 구멍(100)을 보여준다. 도 14는 제2 임피던스 소자(104)가 절연 재료 시트(12)와 제2의 고전도성 재료 시트(102) 사이에 있도록 제2의 고전도성 재료 시트(102)를 절연 재료 시트(12)의 이면에 부착한 결과를 보여준다. 그 후, 제2 지지체(108)는 제2의 고전도성 재료 시트(102)로부터 제거되고 다른 한 층의 포토레지스트 재료층(106)이 도 15에 도시된 바와 같이 제2의 고전도성 재료 시트(102)의 이면에 도포된다. 도 16은 포토레지스트 재료층(106)이 화상을 따라 노출된 후 현상된 결과를 보여준다. 도 17은 제2의 전도성 재료 시트(102)가 에칭되어 절연 재료 시트(12)의 이면에서 소정 패턴의 제2 임피던스 소자들과 접촉하는 제2 패턴의 전도성 라인들을 형성하는 제품을 보여주고 있다. 하나의 절연 재료 시트만이 양면에 임피던스 소자 및 전도성 라인이 마련된 것으로 도시되어 있지만, 추가적인 임피던스 소자, 전도성 라인 또는 절연 재료 시트 층들을 갖는 구조를 형성할 수 있다는 것도 본 발명이 의도한 범위 내에 있다.
비록, 전술한 상세한 설명은 완전한 임피던스 재료 시트를 전도성 재료 시트에 적용하고, 이어서 포토레지스트 화상 형성 및 에칭에 의한 패터닝을 행하여 임피던스 소자를 형성하는 과정을 거쳐 임피던스 소자가 형성되는 것으로 설명하고 있지만, 임피던스 소자들이 소정 패턴의 임피던스 소자를 고전도성 재료 시트상에 성막하는 방식으로도 형성될 수 있다고 하는 것은 본 발명이 의도한 범위 내에 있다. 이는, 예컨대 임피던스 소자 패턴으로서, 여러 가지 금속 충전물을 갖는 폴리머 잉크를 직접 성막함으로써 행할 수 있다. 그러한 폴리머 잉크는 미국 캘리포니아주 샌디에고에 소재하는 Ormet, 영국 켄트에 소재하는 Electra Polymers, 미국 뉴저지주 로키 힐에 소재하는 Parelec으로부터 구입할 수 있는 것들을 포함한다. 그러한 성막은 잘 알려져 있는 스크린 인쇄법으로 행할 수 있다. 다른 방법으로, 임피던스 재료 자체가 감광성일 수 있다. 한 층의 임피던스 재료를 전도성 재료 위에 도포하고, 표준 리소그래피 화상 형성 및 현상 기술로 화상을 형성할 수 있다. 적합한 감광성 임피던스 재료는 스위스 바실에 소재하는 Ciba Geigy 및 상기 Electra Polymers로부터 구입할 수 있는 것을 포함한다.
후술하는 비한정적인 예들로서 본 발명을 설명한다.
예 1
인산니켈로 구성된 저항성층을 전착된 구리 포일 롤에 도금한다. 구리 포일 롤을 지지 요소로서 알루미늄 롤과 함께 초음파 접합기를 통과시킨다. 이에 따라 상기 두 재료는 저항성층이 바깥을 향한 상태로 에지를 따라 함께 융착된다. 이것을 개별적인 시트(이하, "패널"이라 부른다)로 절단한다. 레지스터층에 핫 롤 라미네이터(hot roll laminator)를 사용하여 포토레지스트 박막을 도포하고, 할로겐화은 도판(silver halide artwork) 및 UV 노출 장치를 사용하여 노출시킨다. 노출되지 않는 포토레지스트는 탄산염 용액중에서 현상되어 인산니켈층을 노출시킨다. 이 인산니켈층은 염화제2구리 용액중에서 에칭에 의하여, 제거되어 이제 획정된 레지스터 소자를 남긴다. 그 후, 포토레지스트는 부식성 용액(KOH) 중에서 벗겨진다. 추가로, 패널의 기준 경계 영역에 타겟이 형성된다. 이들 타겟을 사용하여, 설치 구멍(tooling hole)을 패널에 천공한다. 이들 설치 구멍을 기준으로, 즉 다른 쪽의 면에 있는 레지스터에 대하여 상부면으로부터 회로의 화상을 구리에 촬상하는 데에 사용된다. 그 후, 패널을 산화시켜 노출된 구리를 부동태화하고, 다음 공정중에 양호한 접착성을 제공한다, 그 후, 패널을 위치맞춤판의 설치 핀에 배치하고, 에폭시 프리프레그(epoxy prepreg)를 레지스터층과 대향하게 배치한다. 다른 쪽의 면에는, 알루미늄에 의하여 지지된 구리상에 레지스터층을 갖는 다른 하나의 패널을 배치하거나 또는 구리층을 사용할 수 있다. 수지를 경화시키기에 필요한 열 및 압력을 가하면서 패널을 프레스한다. 프레스 후에, 패널을 트리밍하여 수지 플래시를 제거하고 알루미늄 지지체를 제거한다. 이렇게 하여 형성되는 심부(芯部)를 이제 양면에 포토레지스트층을 도포하고 할로겐화은 도판 및 UV 노출 유닛을 사용하여 노출시킴으로써 마무리 가공을 행한다. 할로겐화은 도판을 미리 형성된 설치 구멍을 사용하여 상기 심부에 정렬시킨다. 노출되지 않은 영역을 현상하고, 아래의 인산니켈 레지스터 재료에 영향을 미치지 않는 암모니아 에칭으로 구리를 에칭한다. 그 후, 포토레지스트를 벗기고 마무리된 심부를 남긴다. 이제, 레지스터 소자의 상부에 전도성 라인을 형성하여 회로를 완성한다.
심부를 산화시켜 구리를 부동태화하고, 보다 양호한 접착성을 부여하여 다른 심부들과 다층 인쇄 회로 기판으로 적층한다.
예 2
저항 소자의 에칭 후에 포토레지스트를 벗겨내지 않는다는 것을 제외하고는 예 1의 공정을 반복한다.
예 3
초음파 접합기를 사용하여, 구리 포일 롤을 알루미늄 지지체 요소의 롤에 부착한다. 이들 롤을 개별적인 패널로 절단한다. 이들 패널에, 후속 작업을 위한 기준용 설치 구멍을 천공한다. 패널의 구리측 면에(구리 포일은 처리면이 내측 또는 외측을 향하게 알루미늄에 부착된다) 스크린 인쇄법을 사용하여 저항성 잉크를 도포한다. 다른 방법으로, 잉크는 자동화된 디스펜싱 장치를 사용하여 도포될 수 있다. 잉크를 오븐 내에서 건조 경화시킨다. 이로써 저항 소자가 형성된다. 패널을 위치맞춤판의 설치 핀상에 배치하고 프리프레그(파이버 글라스상의 반경화 에폭시)를 레지스터 소자와 대향하게 배치한다. 수지 침투 가공재의 다른 측에는 레지스터 소자 또는 오로지 구리 포일 시트(역시 알루미늄에 부착됨)만을 갖는 다른 하나의 패널을 배치한다. 상기 패널을 열 및 압력을 가하면서 적층하여 프리프레그를 경화시킨다. 프레스에서 패널들을 취출하여 트리밍한다. 예 1의 공정에서 처럼 알루미늄을 제거하고 구리에 화상을 촬상한다.
예 4
저항성 재료가 감광성으로서 전체 구리 표면상에 도포된다는 것을 제외하고는, 예 3의 공정을 반복한다. 그 후, 할로겐화은 도판 및 UV 노출 유닛을 사용하여 저항성 재료에 화상을 촬상하고, 비노출 영역을 현상하여 제거한다. 나머지 저항성 재료는 오븐 내에서 충분히 경화된 다음, 예 3에서와 같은 공정 흐름을 따른다.
본 발명을 바람직한 실시예와 관련하여 구체적으로 도시하고 설명하였으나. 당업자라면 본 발명의 정신 및 범위에서 벗어나지 않고도 여러 가지 변경 및 수정이 행해질 수 있다는 것을 쉽게 인식할 것이다. 특허 청구 범위는 개시된 실시예, 전술한 변형예 및 모든 균등물을 포괄하는 것으로 해석되도록 의도되어 있다.
본 발명에 따르면 매우 단순화된 공정으로, 특히 임피던스 소자들이 엄격한 공차로서 매입 형성되는 인쇄 회로 기판 제조 방법이 제공된다.
Claims (31)
- 임피던스 소자를 구비하는 인쇄 회로 기판 형성 방법으로서,(a) 전기적으로 높은 전도성의 재료로 구성되는 고전도성 재료 시트의 제1 표면상에 임피던스 재료층을 성막하는 공정과;(b) 상기 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;(c) 상기 임피던스 재료층상에 포토레지스트 재료층을 도포하는 공정과;(d) 상기 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;(e) 포토레지스트 재료의 제거된 비화상 영역 아래의 임피던스 재료층 부분을 에칭한 후에, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여 상기 고전도성 재료 시트상에 소정 패턴의 임피던스 소자를 남기는 공정을 포함하며, 상기 (a) 및 (b) 공정은 서로 순서에 관계없이 수행하는 것인 인쇄 회로 기판 형성 방법
- 제1항에 있어서,(f) 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;(g) 절연 재료 시트와 고전도성 재료 시트 사이에 임피던스 소자가 배치되도록 절연 재료 시트의 한 쪽 면을 상기 고전도성 재료 시트에 부착하는 공정과;(h) 상기 고전도성 재료 시트로부터 지지체를 제거하는 공정과;(i) 상기 고전도성 재료 시트의 제2 표면에 추가적인 포토레지스트 재료층을 도포하는 공정과;(j) 상기 추가적인 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;(k) 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여 고전도성 재료로 구성되는 전도성 라인 중 적어도 일부가 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남기는 공정을 더 포함하는 것인 인쇄 회로 기판 형성 방법
- 제2항에 있어서,(l) 제2 고전도성 재료 시트의 제1 표면에 제2 임피던스 재료층을 성막하는 공정과;(m) 상기 제2 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;(n) 제2 임피던스 재료층에 포토레지스트 재료층을 도포하는 공정과;(o) 포토레지스트 재료를 화상을 따라 노출시켜 화상 영역 및 비화상 영역을 형성한 다음 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;(p) 포토레지스트 재료의 제거된 비화상 영역 아래에 있는 제2 임피던스 재료층 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거함으로써, 제2의 고전도성 재료 시트에 소정 패턴의 제2 임피던스 소자를 남기는 공정과;(q) 상기 제2의 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;(r) 상기 절연 재료층과 상기 제2의 고전도성 재료 시트 사이에 상기 제2 임피던스 소자들이 배치되도록 상기 제2의 고전도성 재료 시트를 상기 절연 재료 시트의 다른 쪽 면에 부착하는 공정과;(s) 상기 제2의 고전도성 재료 시트로부터 제2 지지체를 제거하는 공정과;(t) 상기 제2의 고전도성 재료의 이면에 추가적인 포토레지스트 재료층을 도포하는 공정과;(u) 상기 추가적인 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;(v) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거함으로써, 고전도성 재료로 구성되는 제2 전도성 라인 중 적어도 일부가 제2의 임피던스 소자 중 적어도 일부와 접촉하도록 소정 패턴의 제2 전도성 라인을 남기는 공정을 더 포함하고, 상기 (l) 공정과 (m) 공정은 서로 순서에 관계없이 수행하는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 (e) 공정에서 포토레지스트 재료의 제거를 수행하는 것인 인쇄 회로 기판 형성 방법.
- 제3항에 있어서, 상기 (v) 공정에서 포토레지스트 재료의 제거를 수행하는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 고전도성 재료는 구리, 니켈, 알루미늄, 금, 은, 황동 또는 스테인레스강인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 임피던스 재료는 저항성 재료를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제7항에 있어서, 상기 저항성 재료는 니켈, 니켈 함유 합금, 반도체, 또는 금속이나 금속 합금과 한 종류 이상의 절연체의 조합을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제7항에 있어서, 상기 저항성 재료는 약 25 내지 1000 오옴/스퀘어의 저항을 갖는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 임피던스 재료는 용량성 재료를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제10항에 있어서, 상기 용량성 재료는 폴리머 재료, 금속 산화물, 반도체 재료 또는 이들의 조합을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제10항에 있어서, 상기 용량성 재료는 약 0.01 내지 3000 ㎋/cm2의 용량을 갖는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 지지체는 상기 고전도성 재료 시트에 초음파 접합 가능한 재료를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 지지체는 상기 고전도성 재료 시트에 초음파 접합되는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 지지체는 금속, 폴리머 또는 이들의 조합을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 지지체는 알루미늄을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 지지체는 스테인레스강을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 포토레지스트 재료는 액체로서 도포되는 것인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 포토레지스트 재료는 건조 박막으로서 도포되는 것인 인쇄 회로 기판 형성 방법.
- 제2항에 있어서, 상기 절연 재료 시트는 에폭시 또는 폴리이미드를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제2항에 있어서, 상기 절연 재료 시트는 보강부를 갖거나 또는 갖지 않는 열경화성 또는 열가소성 폴리머를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제2항에 있어서, 상기 임피던스 소자 중 적어도 일부가 이들 임피던스 소자의 다른 접점에서 2개 이상의 전도성 라인과 접촉하며, 상기 접점 사이의 간격은 약 0.025 내지 1000 mm 사이인 인쇄 회로 기판 형성 방법.
- 제1항에 있어서, 상기 고전도성 재료는 구리를 포함하고, 상기 임피던스 재료는 니켈 또는 니켈 합금을 포함하며, 상기 지지체는 알루미늄을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제2항에 있어서, 상기 고전도성 재료는 구리를 포함하고, 상기 임피던스 재료는 니켈 또는 니켈 합금을 포함하며, 상기 지지체는 알루미늄을 포함하고, 상기 절연 재료는 에폭시를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제3항에 있어서, 상기 고전도성 재료는 구리를 포함하고, 상기 임피던스 재료는 니켈 또는 니켈 합금을 포함하며, 상기 지지체는 알루미늄을 포함하고, 상기 절연 재료는 에폭시를 포함하며, 상기 제2 고전도성 재료는 구리를 포함하고, 상기 제2 임피던스 재료는 니켈 또는 니켈 합금을 포함하며, 상기 제2 지지체는 알루미늄을 포함하는 것인 인쇄 회로 기판 형성 방법.
- 임피던스 소자를 구비하는 인쇄 회로 기판 형성 방법으로서,(a) 전기적으로 높은 전도성의 재료로 구성된 고전도성 재료 시트의 제1 표면상에 소정 패턴의 임피던스 소자들을 성막하는 공정과;(b) 상기 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;(c) 상기 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;(d) 절연 재료 시트와 고전도성 재료 시트 사이에 임피던스 소자가 배치되도록 절연 재료 시트의 한 쪽 면을 상기 고전도성 재료 시트에 부착하는 공정과;(e) 상기 고전도성 재료 시트로부터 지지체를 제거하는 공정과;(f) 상기 고전도성 재료 시트의 제2 표면상에 포토레지스트 재료층을 도포하는 공정과;(g) 상기 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;(h) 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성되는 전도성 라인 중 적어도 일부가 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남기는 공정을 포함하고, 상기 (a) 공정과 (b) 공정은 서로 순서에 관계없이 수행하는 것인 인쇄 회로 기판 형성 방법.
- 제26항에 있어서,(i) 제2의 고전도성 재료 시트의 제1 표면상에 소정 패턴의 제2 임피던스 소자들을 성막하는 공정과;(j) 상기 제2의 고전도성 재료 시트의 제2 표면을 제2 지지체에 부착하는 공정과;(k) 상기 제2의 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;(l) 절연 재료 시트와 제2의 고전도성 재료 시트 사이에 제2 임피던스 소자가 배치되도록, 절연 재료 시트의 다른 쪽 면을 상기 제2의 고전도성 재료 시트에 부착하는 공정과;(m) 상기 제2의 고전도성 재료 시트로부터 제2 지지체를 제거하는 공정과;(n) 상기 제2의 고전도성 재료 시트의 제2 표면상에 추가적인 포토레지스트 재료층을 도포하는 공정과;(o) 상기 추가적인 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과;(p) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2의 고전도성 재료 시트 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성되는 제2의 전도성 라인 중 적어도 일부가 제2의 임피던스 소자들 중 적어도 일부와 접촉하도록 소정 패턴의 고전도성 재료로 구성된 제2의 전도성 라인들을 남기는 공정을 포함하고, 상기 (i) 공정과 (j) 공정은 서로 순서에 관계없이 수행하는 것인 인쇄 회로 기판 형성 방법.
- 제26항에 있어서, 상기 임피던스 소자는 폴리머 잉크를 포함하는 것인 인쇄 회로 기판 형성 방법.
- 제26항에 있어서, 상기 임피던스 소자는 스크린 인쇄 공정에 의하여 성막되는 것인 인쇄 회로 기판 형성 방법.
- 임피던스 소자를 구비하는 인쇄 회로 기판 형성 방법으로서,(a) 전기적으로 높은 전도성의 재료로 구성된 고전도성 재료 시트의 제1 표면상에 감광성 임피던스 재료층을 성막하는 공정과;(b) 상기 고전도성 재료 시트의 제2 표면을 지지체에 부착하는 공정과;(c) 상기 감광성 임피던스 재료를 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거함으로써, 상기 고전도성 재료 시트상에 소정 패턴의 임피던스 소자를 남기는 공정과;(d) 상기 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;(e) 절연 재료 시트와 고전도성 재료 시트 사이에 임피던스 소자가 배치되도록 절연 재료 시트의 한 쪽 면을 상기 고전도성 재료 시트에 부착하는 공정과;(f) 고전도성 재료 시트로부터 지지체를 제거하는 공정과;(g) 상기 고전도성 재료 시트의 제2 표면상에 포토레지스트 재료층을 도포하는 공정과;(h) 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과,(i) 포토레지스트 재료의 제거된 비화상 영역 아래의 고전도성 재료층 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성되는 전도성 라인 중 적어도 일부가 임피던스 소자 중 적어도 일부와 접촉하도록 소정 패턴의 전도성 라인을 남기는 공정을 포함하며, 상기 (a) 공정과 (b) 공정은 서로 순서에 관계없이 수행하는 것인 인쇄 회로 기판 형성 방법.
- 제30항에 있어서,(j) 전기적으로 높은 전도성의 재료로 구성된 제2의 고전도성 재료 시트의 제1 표면상에 제2의 감광성 임피던스 재료층을 성막하는 공정과;(k) 상기 제2의 고전도성 재료 시트의 제2 표면을 제2 지지체에 부착하는 공정과;(l) 상기 감광성 임피던스 재료를 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음, 화상 영역을 유지시키면서 비화상 영역을 제거함으로써, 상기 제2의 고전도성 재료 시트상에 소정 패턴의 제2 임피던스 소자를 남기는 공정과;(m) 상기 제2의 고전도성 재료 시트를 관통하여 복수 개의 타겟 구멍을 형성하는 공정과;(n) 절연 재료 시트와 고전도성 재료 시트 사이에 제2 임피던스 소자가 배치되도록 절연 재료 시트의 다른 쪽 면을 상기 제2의 고전도성 재료 시트에 부착하는 공정과;(o) 상기 제2의 고전도성 재료 시트로부터 제2 지지체를 제거하는 공정과;(p) 상기 제2의 고전도성 재료 시트의 제2 표면상에 포토레지스트 재료층을 도포하는 공정과;(q) 포토레지스트 재료층을 화상을 따라 노출시켜 화상 영역과 비화상 영역을 형성한 다음 화상 영역을 유지시키면서 비화상 영역을 제거하는 공정과,(r) 포토레지스트 재료의 제거된 비화상 영역 아래의 제2의 고전도성 재료층 부분을 에칭한 다음, 포토레지스트 재료의 화상 영역을 선택적으로 제거하여, 고전도성 재료로 구성되는 제2 전도성 라인 중 적어도 일부가 제2 임피던스 소자 중 적어도 일부와 접촉하도록 소정 패턴의 제2 전도성 라인을 남기는 공정을 더 포함하며, 상기 (j) 공정과 (k) 공정은 서로 순서에 관계없이 수행하는 것인 인쇄 회로 기판 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/578,424 US6606792B1 (en) | 2000-05-25 | 2000-05-25 | Process to manufacturing tight tolerance embedded elements for printed circuit boards |
| US09/578,424 | 2000-05-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010107703A true KR20010107703A (ko) | 2001-12-07 |
| KR100777994B1 KR100777994B1 (ko) | 2007-11-21 |
Family
ID=24312824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010028568A KR100777994B1 (ko) | 2000-05-25 | 2001-05-24 | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6606792B1 (ko) |
| EP (1) | EP1161123A3 (ko) |
| JP (1) | JP4591987B2 (ko) |
| KR (1) | KR100777994B1 (ko) |
| CN (1) | CN1203735C (ko) |
| CA (1) | CA2345829C (ko) |
| MY (1) | MY127243A (ko) |
| SG (1) | SG114489A1 (ko) |
| TW (1) | TW511429B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134084B2 (en) | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1990832A3 (en) | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| KR100797422B1 (ko) * | 2000-09-25 | 2008-01-23 | 이비덴 가부시키가이샤 | 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법 |
| US6767445B2 (en) * | 2002-10-16 | 2004-07-27 | Peter Kukanskis | Method for the manufacture of printed circuit boards with integral plated resistors |
| TW200418716A (en) * | 2003-03-21 | 2004-10-01 | Hon Hai Prec Ind Co Ltd | A cavity and the method for fabricating the same |
| US8240036B2 (en) | 2008-04-30 | 2012-08-14 | Panasonic Corporation | Method of producing a circuit board |
| JP2009143233A (ja) * | 2008-12-24 | 2009-07-02 | Nippon Mining & Metals Co Ltd | キャリア付金属箔 |
| JP6000334B2 (ja) | 2011-04-17 | 2016-09-28 | ストラタシス リミテッド | 造形物を積層造形するシステムおよび方法 |
| JP2013113939A (ja) * | 2011-11-25 | 2013-06-10 | Dainippon Printing Co Ltd | ３次元表示用パターン配向膜用原版の製造方法 |
| US9407117B2 (en) * | 2012-04-12 | 2016-08-02 | Eastman Kodak Company | Shaped electrical conductor |
| CN104360443A (zh) * | 2014-11-14 | 2015-02-18 | 四川飞阳科技有限公司 | 一种刻蚀方法 |
| US10285283B2 (en) * | 2016-06-03 | 2019-05-07 | International Business Machines Corporation | Heating of printed circuit board core during laminate cure |
| CN107466157A (zh) * | 2017-06-20 | 2017-12-12 | 深圳崇达多层线路板有限公司 | 一种埋阻板及使用该埋阻板制作印制线路板的方法 |
| CN107333393A (zh) * | 2017-07-19 | 2017-11-07 | 深圳崇达多层线路板有限公司 | 一种埋阻板材的制作方法 |
| CN109819582A (zh) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技（深圳）有限公司 | 电路板、电量监测电路、电路板制作方法及电子设备 |
| CN109963406B (zh) * | 2017-12-25 | 2021-10-19 | 宏启胜精密电子(秦皇岛)有限公司 | 具内埋电阻的柔性电路板及其制作方法 |
| CN110099511A (zh) * | 2018-01-30 | 2019-08-06 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075420A (en) * | 1975-08-28 | 1978-02-21 | Burroughs Corporation | Cover layer for flexible circuits |
| JPS5469768A (en) | 1977-11-14 | 1979-06-05 | Nitto Electric Ind Co | Printing circuit substrate with resistance |
| DE3041777A1 (de) * | 1980-11-05 | 1982-06-09 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur serienmaessigen herstellung von elektrischen folienschaltungen |
| US4926292A (en) | 1989-08-09 | 1990-05-15 | Avantek, Inc. | Broadband printed spiral |
| US5069628A (en) * | 1990-03-13 | 1991-12-03 | Hughes Aircraft Company | Flexible electrical cable connector with double sided dots |
| US5153050A (en) | 1991-08-27 | 1992-10-06 | Johnston James A | Component of printed circuit boards |
| US5274912A (en) * | 1992-09-01 | 1994-01-04 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| JP3756580B2 (ja) * | 1995-11-07 | 2006-03-15 | セイコープレシジョン株式会社 | 多層基板の製造方法及びその製造装置 |
| US5942314A (en) | 1997-04-17 | 1999-08-24 | Mitsui Mining & Smelting Co., Ltd. | Ultrasonic welding of copper foil |
| CA2267492C (en) * | 1998-04-29 | 2003-09-23 | Morton International, Inc. | Formation of thin film resistors |
| US6171921B1 (en) * | 1998-06-05 | 2001-01-09 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
| US6247229B1 (en) * | 1999-08-25 | 2001-06-19 | Ankor Technology, Inc. | Method of forming an integrated circuit device package using a plastic tape as a base |
| US6356455B1 (en) * | 1999-09-23 | 2002-03-12 | Morton International, Inc. | Thin integral resistor/capacitor/inductor package, method of manufacture |
| US6212078B1 (en) * | 1999-10-27 | 2001-04-03 | Microcoating Technologies | Nanolaminated thin film circuitry materials |
-
2000
- 2000-05-25 US US09/578,424 patent/US6606792B1/en not_active Expired - Lifetime
-
2001
- 2001-05-01 CA CA002345829A patent/CA2345829C/en not_active Expired - Fee Related
- 2001-05-18 SG SG200102999A patent/SG114489A1/en unknown
- 2001-05-19 EP EP01112305A patent/EP1161123A3/en not_active Withdrawn
- 2001-05-23 JP JP2001153756A patent/JP4591987B2/ja not_active Expired - Fee Related
- 2001-05-24 KR KR1020010028568A patent/KR100777994B1/ko not_active IP Right Cessation
- 2001-05-24 MY MYPI20012493 patent/MY127243A/en unknown
- 2001-05-24 CN CNB011195339A patent/CN1203735C/zh not_active Expired - Fee Related
- 2001-06-22 TW TW090112538A patent/TW511429B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134084B2 (en) | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| TW511429B (en) | 2002-11-21 |
| CA2345829C (en) | 2009-08-11 |
| EP1161123A2 (en) | 2001-12-05 |
| MY127243A (en) | 2006-11-30 |
| CA2345829A1 (en) | 2001-11-25 |
| JP2002055462A (ja) | 2002-02-20 |
| CN1335742A (zh) | 2002-02-13 |
| CN1203735C (zh) | 2005-05-25 |
| JP4591987B2 (ja) | 2010-12-01 |
| US6606792B1 (en) | 2003-08-19 |
| EP1161123A3 (en) | 2004-07-28 |
| SG114489A1 (en) | 2005-09-28 |
| KR100777994B1 (ko) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100777994B1 (ko) | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 | |
| KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
| US6383401B1 (en) | Method of producing flex circuit with selectively plated gold | |
| US6606793B1 (en) | Printed circuit board comprising embedded capacitor and method of same | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| EP0096701B1 (en) | Circuit board fabrication leading to increased capacity | |
| US6013417A (en) | Process for fabricating circuitry on substrates having plated through-holes | |
| WO1995031886A1 (fr) | Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production | |
| WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
| US20100035187A1 (en) | Method for smoothing printed circuit boards | |
| JPS59198792A (ja) | 厚膜フアインパタ−ン回路の製造方法 | |
| JPH10335779A (ja) | パターン形成方法 | |
| JP3562166B2 (ja) | 検査電極を有する配線回路基板の形成方法 | |
| JP4153602B2 (ja) | 回路基板の製造方法、回路基板及び磁気ヘッドサスペンション | |
| JP3265366B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JPH11261201A (ja) | 回路基板およびその製造方法 | |
| US20010041308A1 (en) | Method of reducing defects in I/C card and resulting card | |
| JPH10246736A (ja) | 検査電極を有する配線回路基板及びその形成方法 | |
| JP3828205B2 (ja) | 転写用部材の製造方法及び転写用部材 | |
| US6444403B1 (en) | Resin laminated wiring sheet, wiring structure using the same, and production method thereof | |
| JP2000151078A (ja) | 微細パターンの製造方法およびそれを用いたプリント配線板 | |
| JP4582277B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
| JP2720511B2 (ja) | ヴィアフィル形成方法 | |
| JPH10335788A (ja) | 配線パターン形成方法 | |
| JP2000183502A (ja) | 転写用部材、導電性パターン転写体、および転写用部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120828 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130809 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140813 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |