CN1203735C - 制造用于印刷电路板的严格容限埋入元件的方法 - Google Patents

制造用于印刷电路板的严格容限埋入元件的方法 Download PDF

Info

Publication number
CN1203735C
CN1203735C CNB011195339A CN01119533A CN1203735C CN 1203735 C CN1203735 C CN 1203735C CN B011195339 A CNB011195339 A CN B011195339A CN 01119533 A CN01119533 A CN 01119533A CN 1203735 C CN1203735 C CN 1203735C
Authority
CN
China
Prior art keywords
high conductive
conductive material
sheet material
impedance
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011195339A
Other languages
English (en)
Other versions
CN1335742A (zh
Inventor
J·A·安德雷萨基斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Oak Mitsui Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Inc filed Critical Oak Mitsui Inc
Publication of CN1335742A publication Critical patent/CN1335742A/zh
Application granted granted Critical
Publication of CN1203735C publication Critical patent/CN1203735C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种形成包括阻抗元件的印刷电路板的方法,其中在绝缘载体上引入阻抗元件图形和导体图形。该方法涉及:将一层阻抗材料沉积于高导电材料片材的第一表面上,并将高导电材料片材的第二表面附着于载体上。然后将一层光刻胶材料涂于阻抗材料层上并对其进行成像曝光和显影。将处于已除去的光刻胶材料非图像区域下面的阻抗层材料部分蚀刻掉后,在高导电材料片材上保留阻抗元件图形。如此可制造具有高电容限的具有阻抗元件的印刷电路板。

Description

制造用于印刷电路板的严格容限埋入元件的方法
技术领域
本发明涉及包括阻抗元件的印刷电路板,更具体涉及在绝缘载体上设置有阻抗元件图案和导体图案的印刷电路板。按照这种方式,可制造高容限度的具有阻抗元件的印刷电路板。
背景技术
在生产印刷电路板的一种常规方法中,提供一在载体的整个表面上设置有电阻层的绝缘载体,并在该电阻层上设置一高导电材料层。采用此常规方法,通过负掩模刻蚀法形成印刷电路衬底、绝缘区、电阻区和导体区。在另一先有方法中,通过用可除去的掩蔽片材覆盖高导电材料层(如铜箔),制造印刷电路衬底,并在该高导电材料层的另一面上通过电沉积形成电阻层。接着除去掩蔽片,然后将绝缘载体与电阻层结合。随后将铜箔表面用光刻胶覆盖,对导体图形和电阻图形一起进行成像曝光并显影,如此光刻胶残留于图形区内。通过蚀刻除去未覆盖光刻胶的区域中的铜箔,并用蚀刻溶液除去暴露的电阻层,结果使绝缘载体的表面暴露。接着将残留的光刻胶用除去溶液除去。然后将衬底再次用光刻胶覆盖,通过一具有导体图形的照相底片曝光,并显影衬底,以使光刻胶保留于导体图形区。通过蚀刻除去未覆盖光刻胶的区域中的铜箔,结果使相应于电阻图形区的电阻层表面暴露。然后用除去溶液除去残留的光刻胶。将一焊剂防护涂层(solderstop-off)通过印刷施于电阻图形区中的电阻层上,然后加热并固化以覆盖电阻层,由此获得具有电阻的印刷电路板。该先有方法的一个缺点是电阻层薄并且其机械强度极低。因此多个显影步骤导致薄层电阻和其它很多特性变化。
为克服这些不同的困难,已提出了另一种方法,其中将印刷电路衬底的导体图形区用镀金膜保护,并在最后工艺中通过蚀刻除去具有对应于电阻图形区构型的铜箔。然而,本领域熟练技术人员容易理解,在此方法中,工艺相当复杂,需要非常熟练的技巧。另一形成印刷电路衬底的方法描述于US 4,368,252中。该工艺在铜箔的两个表面上的预定区域形成电阻图形膜和导体图形膜。将一绝缘层与高导电材料层上的电阻图形层膜直接或间接结合。从上面的描述显而易见,常规印刷电路衬底加工工艺存在种种缺点,包括大量的复杂加工步骤。因此需要相当长的加工时间,制造成本高,收率受限,并且辅料费用高。此外,用电阻膜制造的埋入电阻具有非常高的电容差,即数量级为所需值的±10%,这种变化的绝大部分是由于不能在较严格的容限范围内分辨电阻图形所致。本发明在于解决这些问题。
发明内容
根据本发明,制造一种具有处于高导电材料片上且附着于载体上的预形成阻抗元件的印刷电路板。将一绝缘片材施于其间具有阻抗元件的导电材料片材上。从导电材料的片材上除去载体后,将该导电材料蚀刻形成所需图形,使至少一些导线接触至少某些阻抗元件。在绝缘片材的背面任意形成其它图形的阻抗元件和导线。结果,在绝缘片材上形成阻抗元件,这些阻抗元件具有大大改进的电容限。
本发明提供一种形成具有阻抗元件的印刷电路板的方法,包括按任意顺序进行的步骤(a)和(b):
(a)将一层阻抗材料沉积于高导电材料片材的第一表面上;
(b)将高导电材料片材的第二表面附着于载体上;然后
(c)将一层光刻胶材料涂于阻抗材料层上;
(d)对该光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(e)将处于已除去的光刻胶材料非图像区域下面的阻抗层部分蚀刻掉,然后必要时除去光刻胶材料的成像区域,如此在高导电材料片材上留下阻抗元件图形。
该方法优选还包括后续步骤:
(f)形成多个穿过高导电材料片材的目标孔;
(g)将一绝缘材料片材的一面附着于高导电材料片材上,使阻抗元件处于绝缘材料片材与高导电材料片材之间;
(h)自高导电材料片材除去载体;
(i)将另一层光刻胶材料涂于高导电材料片材的第二表面上;
(j)对该另一层光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(k)将处于已除去的光刻胶材料非图像区域下面的高导电材料片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的导线图形,这样使至少一些导线接触至少某些阻抗元件。
该方法更优选提供按任意顺序进行步骤(l)和(m)的另一些步骤:
(l)将第二层阻抗材料沉积于高导电材料第二片材的第一表面上;
(m)将高导电材料第二片材的第二表面附着于载体上;然后
(n)将一层光刻胶材料涂于阻抗材料层上;
(o)对该光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(p)将处于已除去的光刻胶材料非图像区域下面的第二阻抗层部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此在高导电材料第二片材上留下第二阻抗元件的图形;
(q)形成多个穿过高导电材料第二片材的目标孔;
(r)将该高导电材料第二片材附着于绝缘材的另一面上,使第二阻抗元件处于绝缘材料层与高导电材料第二片材之间;
(s)自高导电材料第二片材除去第二载体;
(t)将另一层光刻胶材料涂于高导电材料第二片材的背面上;
(u)对该另一层光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(v)将处于已除去的光刻胶材料非图像区域下面的高导电材料第二片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的第二导线图形,从而使至少一些第二导线接触至少某些第二阻抗元件。
本发明另一实施方案提供按任意顺序进行步骤(a)和(b):
(a)将阻抗元件图形沉积于高导电材料片材的第一表面上;
(b)将高导电材料片材的第二表面附着于载体上;
(c)形成多个穿过高导电材料片材的目标孔;
(d)将一绝缘材料片材的一面附着于高导电材料片材上,使阻抗元件处于绝缘材料片材与高导电材料片材之间;
(e)自高导电材料片材除去载体;
(f)将一层先刻胶材料涂于高导电材料片材的第二表面上;
(g)对该光刻胶材料层进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(h)将处于已除去的光刻胶材料非图像区域下面的高导电材料片的部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材导线图形,从而使至少一些导线接触至少某些阻抗元件。
本实施方案进一步包括按任意顺序进行步骤(i)和(j):
(i)将阻抗元件的第二图形沉积于高导电材料第二片材的第一表面上;
(j)将高导电材料第二片材的第二表面附着于第二载体上;然后
(k)形成多个穿过高导电材料第二片材的目标孔;
(l)将该高导电材料第二片材附着于绝缘材片材的另一面上,使第二阻抗元件处于绝缘材料层与高导电材料第二片材之间;
(m)自高导电材料第二片材除去第二载体;
(n)将另一层光刻胶材料涂于高导电材料第二片材的背面上;
(o)对该另一层光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(p)将处于已除去的光刻胶材料非图像区域下面的高导电材料第二片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的第二导线图形,从而使至少一些第二导线接触至少某些第二阻抗元件。
本发明的第三个实施方案提供一种形成具有阻抗元件的印刷电路板的方法,包括按任意顺序进行步骤(a)和(b):
(a)将一层光敏阻抗材料沉积于高导电材料片材的第一表面上;
(b)将高导电材料片材的第二表面附着于载体上;然后
(c)对该光敏阻抗材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域,从而在高导电材料片材上留下阻抗元件图形;
(d)形成多个穿过高导电材料片材的目标孔;
(e)将一绝缘材料片材的一面附着于高导电材料片材上,使阻抗元件处于绝缘材料片材与高导电材料片材之间;
(f)自高导电材料片材除去载体;
(g)将一层光刻胶材料涂于高导电材料片材的第二表面上;
(h)对该光刻胶材料层进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(i)将处于已除去的光刻胶材料非图像区域下面的高导电材料片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的导线图形,这样使至少一些导线接触至少某些阻抗元件。
本实施方案优选进一步提供按任意顺序进行步骤(j)和(k):
(j)将第二层光敏阻抗材料沉积于高导电材料第二片材的第一表面上;
(k)将高导电材料片材的第二表面附着于第二载体上;然后
(l)对该光敏阻抗材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域,从而在高导电材料第二片材上留下第二阻抗元件图形;
(m)形成多个穿过高导电材料第二片材的目标孔;
(n)将高导电材料第二片材附着于绝缘材料片材的另一面上,使第二阻抗元件处于绝缘材料层与高导电材料第二片材之间;
(o)自高导电材料第二片材除去第二载体;
(p)将一层光刻胶材料涂于高导电材料第二片材的背面上;
(q)对该光刻胶材料层进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(r)将处于已除去的光刻胶材料非图像区域下面的高导电材料第二片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的第二导线图形,这样使至少一些第二导线接触至少某些第二阻抗元件。
附图说明
图1给出在高导电材料片材一面上的阻抗材料沉积层,在导电材料片材另一面上的载体和在阻抗材料上的光刻胶层。
图2给出在光刻胶材料成像曝光、接着除去非图像区域同时保留图像区域后的结果。
图3给出在将处于已除去的光刻胶材料非图像区域下面的阻抗层材料区域内的阻抗材料成像蚀刻掉、接着除去光刻胶后的结果。
图4给出在将处于已除去的光刻胶材料非图像区域下面的阻抗层材料区域内的阻抗材料成像蚀刻掉但不除去光刻胶后的结果。
图5给出穿过高导电材料片材和附着于该高导电材料片材上的绝缘材料片材的钻出的目标孔。
图6给出除去载体后的结果。
图7给出涂于高导电材料片材背面的另一光刻胶层。
图8给出曝光和显影后的光刻胶。
图9给出蚀刻掉处于已除去的光刻胶材料区域下面的高导电材料、留下接触某些阻抗元件的导线图形后的结果。
图10给出在高导电材料第二片材上的第二阻抗材料层,所述高导电材料第二片材附着于第二载体上,并在第二阻抗材料层上具有另一光刻胶材料层。
图11给出对光刻胶材料成像曝光、接着除去非图像区域同时保留图像区域后的结果。
图12给出在将处于已除去的光刻胶材料非图像区域下面的阻抗层材料区域内的阻抗材料成像蚀刻掉由此形成阻抗元件、接着除去光刻胶后的结果。
图13给出穿过高导电材料片材的钻出的目标孔。
图14给出将高导电材料第二片材附着于绝缘材料背面上的结果。
图15给出从高导电材料第二片材除去的第二载体,并将另一光刻胶层涂于该导电片材的背面。
图16给出已将光刻胶成像曝光和显影后的结果。
图17给出已将第二导电片材蚀刻形成导线并除去光刻胶后的结果。
图1说明在形成印刷电路板衬底方法中的第一步骤。它包括(按任意顺序):将一层阻抗材料4沉积于高导电材料片2的第一面上,然后将高导电材料片2的第二表面附着于载体8上。接着将一层光刻胶材料6涂于阻抗材料层4上。在所有附图中,都未按比例标注。
用于高导电材料的合适材料不仅仅包括由铜、铝、镍、黄铜、金、银、不锈钢、锡、锌或其组合构成的箔。这些箔优选具有厚度约12μm至约35μm。
该阻抗材料优选为用于在导电材料上沉积电阻的阻性材料,但也可包括电容、电感或用于形成晶体管或其它微电子器件的有源材料。它们通常厚约100nm至约1000nm。阻性材料可包括镍、含镍的合金、半导体或至少一种金属或金属合金和至少一种绝缘体的组合。该阻性材料优选具有约25至约1000欧姆每平方的电阻。合适的容性材料包括聚合物材料、金属氧化物、半导体材料或其组合。容性材料优选具有电容约0.01至约3000纳法拉/cm2,优选约0.5至约2000纳法拉/cm2。合适的电感材料不仅仅包括无定形金属如铁、硼和二氧化硅的复合物,如购自Honeywell Amorphous Metals的产品2605 SA1,以及产品2714 A,其为钴、铁、硼和二氧化硅的复合物,同样购自Honeywell Amorphous Metals。这些产品通过如下方法生产:将熔化的金属倒入已冷冻的转鼓中使物料迅速冷却并形成无定形状态。可将感应材料通过诸如电镀、溅射或蒸气沉积技术沉积到导电材料上。电感材料优选具有电感约0.001至1亨利。
载体包括金属、聚合物或其组合物。合适的金属不仅仅包括铝和不锈钢。这些载体优选具有厚度约0.12mm至约0.51mm。该载体优选包括能够与高导电材料片超声键合的材料。该载体最优选通过US5,942,314(该专利这里作为参考引入)中公开的技术超声键合或焊接于高导电材料片材上。超声键合的益处是能够承受对结合的化学或热冲击。这样给出了对涂布和加工阻抗元件技术的宽容度。
光刻胶可为正工作或负工作光刻胶并可为液体或干膜。当对负工作光刻胶组合物进行辐射成像曝光时,暴露于辐射下的区域变为几乎不可溶于显影溶液中,同时光刻胶的未曝光区域保持基本上可溶于显影溶液中。因此,用显影剂处理已曝光的负工作光刻胶导致除去光刻胶涂层的未曝光区域,由此露出下面的其上沉积有光刻胶组合物的衬底表面的所需部分。当将正工作光刻胶组合物进行辐射成像曝光时,那些暴露于辐射下的区域变为更可溶于显影剂溶液中,而未曝光的区域保持基本上不可溶于显影剂溶液中。因此,用显影剂处理已曝光的正工作光刻胶导致除去光刻胶涂层的曝光区域,并在正光刻胶涂层中形成正图像。在任一情况下,下面的衬底表面的所需部分保持暴露。正工作光刻胶组合物优于负工作光刻胶,原因在于前者通常具有更好的分辨率。合适的光刻胶组合物是本领域公知的,可包括邻-醌二叠氮化物与碱水可溶或可溶涨粘结剂树脂如线型酚醛清漆或聚(4-羟基苯乙烯)的混合物。合适的光刻胶描述于US 4,692,398、4,835,086、4,863,827和4,892,801中。合适的光刻胶可市购,如购自ClariantCorporation of Somerville,New Jersey的AZ-4620和AZ-111。
在本发明方法中,将上述光敏组合物涂于合适的衬底上。制备的光刻胶溶液可通过光刻胶领域使用的任何常规方法包括浸涂、喷涂、辊涂、旋涡和旋转涂布施于衬底上。在旋涂时,例如,可调节光刻胶溶液的固体含量以在给定的所用旋转涂布装置类型和该旋涂方法允许的时间下提供所需的厚度。在本发明的优选实施方案中,通过在以速度约500至约6000rpm、优选约1500至约4000rpm旋转的旋转轮上,将液体光刻胶组合物在约5至约60秒内,优选约10至约30秒内涂于上表面中心以使该组合物沿上表面均匀分布的方式,形成光刻胶层。光刻胶层的厚度可根据涂布的液体光刻胶组合物的量而变化,但厚度通常可为约500至约50,000,优选约2000至约12000。涂布的光刻胶的量可为约1ml至约10ml,优选约2ml至约8ml,取决于衬底的尺寸。
将光刻胶组合物溶液涂于衬底上后,将衬底在温度约20℃至200℃下处理。进行此温度处理的目的在于降低并控制光刻胶中的残余溶剂的浓度同时不使光敏剂明显热降解。通常人们希望最大限度地降低溶剂的浓度,因此进行此温度处理,直至基本上所有溶剂已蒸发并使一薄层厚度为微米数量级的光刻胶组合物涂层保留于衬底上为止。在优选的实施方案中,该温度处理在约50℃至约150℃下进行。更优选的范围为约70℃至约90℃。进行该处理,直至溶剂除去的速率变化变得相对不明显为止。温度和时间选择取决于用户所需的性能、使用的装置和从经济角度考虑希望的时间。用于热板处理的经济上可接受的处理时间为至多约3分钟,更优选至多约1分钟。在一个实施例中,可在90℃下处理约30秒。当在这些温度下在对流烘箱中进行时,处理时间增加至约20min-约40min。
沉积在衬底上后,将光刻胶层例如通过ArF激光器或经蚀刻光掩模实施光化辐射进行成像曝光。此曝光带来光刻胶的图像与非图像区域之间的成像差。然后,用显影液将非图像区溶解掉。使用的UV辐射量优选应足以使光刻胶层成像曝光部分可溶于合适的显影剂中。UV曝光的剂量优选为约5mJ/cm2至约300mJ/cm2,更优选约5mJ/cm2至约100mJ/cm2,最优选10mJ/cm2至约30mJ/cm2
显影步骤可通过将在合适的显影溶液中浸渍进行。将该溶液优选通过例如喷入氮气搅拌的方式进行搅拌。将衬底放置于显影剂中,直至所有或基本上所有光刻胶涂层已从辐射区域溶解。适宜作为显影剂的碱性水溶液的典型例子包括氢氧化钠、四甲基氢氧化铵,或属于元素周期表第I和II族的金属的氢氧化物水溶液如氢氧化钾。不含金属离子的有机碱水溶液如四烷基氢氧化铵如四甲基氢氧化铵(TMAH)、四乙基氢氧化铵(TEAH)和四丁基氢氧化铵(TBAH)。更优选四甲基氢氧化铵(TMAH)。另外,如果需要,用作显影剂的碱性水溶液还可含有任何添加剂如表面活性剂以改善得到的显影效果。
图2给出将光刻胶物质成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域后的结果。然后蚀刻掉在处于已除去的光刻胶材料的非图像区域下面的阻抗层材料部分中的阻抗材料,如此在高导电材料片2上留下阻抗元件的图形,如图3所示。蚀刻阻抗材料可通过使阻抗材料与蚀刻剂接触进行,该蚀刻可通过水平或垂直连续喷雾型装置进行。也可用等离子体系统干蚀刻此材料。图3中已除去平衡的光刻胶,图4中未除去平衡的光刻胶。
接着将绝缘材料片12的一面附着于高导电材料片上,使阻抗元件处于绝缘材料片12与高导电材料片2之间。在如图5所示的本发明优选实施方案中,钻出穿过高导电材料片2、载体8、绝缘材料12和根据需要的一些阻抗元件4a的两个或多个目标或引导孔10,这些孔起到促使阻抗材料图形与后面形成的金属线重合(registration)的作用。
绝缘材料片材可包括增强或非增强热固性或热塑性聚合物。合适的绝缘材料为由环氧树脂-玻璃布、聚酯树脂-玻璃布、聚酰亚胺-玻璃布、聚酰胺酰亚胺-玻璃布、酚树脂-纸和环氧树脂-纸,聚酰亚胺,聚酯,聚酰胺酰亚胺构成的多层叠层结构;和由柔韧性环氧树脂-玻璃布或柔韧性聚酰胺-纸构成的柔韧的绝缘片材或薄膜。也可将无机材料如陶瓷板和玻璃板作为绝缘材料,其中将树脂和橡胶如环氧树脂、聚酯、聚氨酯、聚酰胺酰亚胺、聚酰亚胺和橡胶作为粘结剂层使用。绝缘材料片材包括环氧或聚酰亚胺。
然后除去载体8形成图6的结果。接着将另一光刻胶层6施于高导电材料片材的背面,如图7所示。将该光刻胶曝光并按类似于上述形成图8的结果的方式显影。然后蚀刻掉处于已除去的光刻胶材料的非成像区域下面的高导电材料片材部分,接着视需要除去光刻胶材料的图像区域,如此留下高导电材料的导线图形,这样至少一些导线接触至少某些阻抗元件,如图9所示。可将公知的蚀刻溶液用作导电材料层的蚀刻溶液。例如,对于铜箔,该蚀刻溶液可为氯化铁、过硫酸铵、氯化铜、铬酸硫酸混合溶液,同时考虑到阻抗材料的耐腐蚀性,采用各种氨敖合剂型蚀刻溶液。形成导线,使至少一些阻抗元件在阻抗元件的不同接触点接触至少两根导线,其中接触点之间的距离为约0.025mm至约100mm。
图10至17给出本发明的另一实施方案,其中在绝缘材料片12的背面上形成阻抗元件层和导线。图10给出阻抗材料104在第二片材高导电材料102的第一表面上的第二沉积层,然后使该第二片材高导电材料102的第二表面附着于第二载体108上。接着将另一光刻胶材料106层施于第二层阻抗材料104的上。
图11给出对第二光刻胶材料106进行成像曝光、接着除去非图像区域同时保留图像区域后的结果。图12给出在将处于已除去的光刻胶材料106非图像区域下面的阻抗层材料区域内的第二阻抗材料104成像蚀刻掉,接着除去光刻胶后的结果。蚀刻和光刻胶除去按与上述类似的方式进行。未给出非必要保留的光刻胶。图13给出穿过第二片材高导电材料102、载体108和和视需要的一些阻抗元件104钻出的目标孔100。图14给出将第二片材高导电材料102附着于绝缘材料片12的背面的结果,这样使第二阻抗元件104处于绝缘材料层12与第二片材高导电材料102之间。然后从第二片材高导电材料102上除去第二载体108,并将另一光刻胶层106涂于第二片材高导电材料102的背面,如图15所示。图16给出已将光刻胶106成像曝光和显影后的结果。图17给出这样一种产品,即其中已将第二片材高导电材料102进行蚀刻形成第二图形的导线,该图形与绝缘材料片12的背面上的第二图形的阻抗元件接触。尽管已给出了制备的在两面上具有阻抗元件和导线的绝缘材料片材,但在本发明范围内可形成具有另一些阻抗元件层、导线和绝缘片材或层的结构。
尽管上面已对其中通过将一完整的阻抗材料片材涂于导电材料片材上、随后借助光刻胶成像图形化并蚀刻形成阻抗元件的方式形成阻抗元件进行了详细描述,但在本发明范围内还可通过将阻抗元件图形沉积于高导电材料片材上形成阻抗元件。这可例如通过将具有各种金属填料的聚合物油墨以阻抗元件图形方式沉积来进行。这些聚合物油墨包括购自Ormet,of San Diego,California,Electra Polymersof Kent,England和Parelec,of Rocky Hill,New Jersey的那些。这种沉积可通过公知的丝网印刷工艺进行。此外,阻抗材料本身可为光敏性的。可将一层阻抗材料涂于导电材料上并借助标准平版印刷成像和显影工艺进行成像。合适的光敏性阻抗材料包括购自CibaGeigy of Basil,Switzerland和Electra Polymers的那些。
具体实施方式
用下面的非限制性实施例说明本发明。
实施例1
将一磷酸镍电阻层电镀于电沉积铜箔的卷上。将该铜箔卷与作为载体元件的铝卷一起通过超声焊接机。该焊接机将此两种材料一起沿其边与面向外的电阻层焊接。然后将其切割为各个片材(现在称为嵌板)。用热辊层压机将光刻胶干膜施于电阻层上并用卤化银原图和UV曝光部件曝光。将未曝光的光刻胶在碳酸盐溶液中显影除去,使磷酸镍层曝光。将此层通过在氯化铜溶液中蚀刻除去,如此留下形成的电阻元件。然后用苛性溶液(KOH)溶液剥离光刻胶。此外,在板的边缘区域形成靶子作为参照。使用这些靶子,将加工孔钻入嵌板内。将这些加工孔用作参照,即在铜内形成电路图像(从上表面至另一面的电阻上)。然后将该嵌板氧化以使暴露的铜钝化并在下一步骤期间提供良好的粘结。然后将该嵌板放置于在配套(registration)板内的加工钉上并将环氧半固化片放置在电阻层背面。在另一面上,可放置另一嵌板,该嵌板具有一在铝支撑的铜上的电阻层或可使用铜层。将该嵌板在所需的热和压力下压制使树脂固化。压制后,将该嵌板修剪以除去树脂溢出物,然后除去铝隔离物。接着可通过将光刻胶层施于两面并用卤化银原图和UV曝光部件曝光,完成形成的芯体。用前面制成的加工孔将原图与芯体对准。将未曝光的区域显影并用不影响下面的磷酸镍电阻的含氨蚀刻剂蚀刻。剥离光刻胶,留下完成的芯体。现在在电阻元件顶部上形成导电条以构成电路。将芯体氧化使铜钝化且得到更好的粘结力,将其与其它芯体层压为多层印刷电路板。
实施例2
重复实施例1的方法,不同的是在蚀刻电阻元件后不剥离光刻胶。
实施例3
将一铜箔卷用超声焊接机附着于铝支撑元件。将卷切割为各个嵌板。将加工孔钻入嵌板内,用作后续操作的参照物。将阻性油墨用丝网印刷工艺施于嵌板的铜一侧(将铜箔与具有面向内或向外的处理面的铝焊接)上。此外,也可用自动分散系统涂布油墨。将该油墨在烘箱中干燥并固化。如此形成电阻元件。将该嵌板放置于在配套(registration)板内的加工钉上并将半固化片(在玻璃纤维上的半固化环氧)放置在电阻元件背面。在半固化片的另一面上,放置另一嵌板,该嵌板具有电阻元件或就是一铜箔片材(同样与铝附着在一起)。将该嵌板在热和压力下压制使半固化片固化。从压机中取出嵌板并进行修剪。除去铝并按实施例1中的方法进行铜成像。
实施例4
重复实施例3,不同的是阻性材料为光敏性的,并向下放置于整个铜表面上。然后用卤化银原图和UV曝光部件成像,同时显影除去未曝光的区域。将余下的阻性材料在烘箱中充分固化,然后按实施例3进行方法流程。
尽管本发明已参考优选的实施方案进行具体展现和描述,但可在不离开本发明精神和范围下进行各种变化和替换。试图用给出的权利要求覆盖公开的实施方案、已讨论的那些变化和其所有等价物。

Claims (31)

1.一种形成具有阻抗元件的印刷电路板的方法,包括步骤(a)或(b):
(a)将一层阻抗材料沉积于高导电材料片材的第一表面上并将高导电材料片材的第二表面附着于载体上;
(b)将高导电材料片材的第二表面附着于载体上并将一层阻抗材料沉积于高导电材料片材的第一表面上;然后
(c)将一层光刻胶材料涂于阻抗材料层上;
(d)对该光刻胶材料成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(e)将处于已除去的光刻胶材料非图像区域下面的阻抗层材料部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,从而在高导电材料片材上留下阻抗元件图形;
(f)形成多个穿过高导电材料片材的目标孔;
(g)将一绝缘材料片材的一面附着于高导电材料片材上,使阻抗元件处于绝缘材料片材与高导电材料片材之间;
(h)自高导电材料片材上除去载体;
(i)将另一层光刻胶材料涂于高导电材料片材的第二表面上;
(j)对该另一层光刻胶材料成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(k)将处于已除去的光刻胶材料非图像区域下面的高导电材料片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的导线图形,从而使至少一些导线接触至少某些阻抗元件。
2.权利要求1的方法,还包括步骤(l)或(m):
(l)将第二层阻抗材料沉积于高导电材料第二片材的第一表面上,将该高导电材料第二片材的第二表面附着于第二载体上;
(m)将一高导电材料第二片材的第二表面附着于第二载体上,将第二层阻抗材料沉积于该高导电材料第二片材的第一表面上;然后
(n)将一层光刻胶材料涂于阻抗材料的第二层上;
(o)对该光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(p)将处于已除去的光刻胶材料非图像区域下面的第二层阻抗材料部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,从而在高导电材料第二片材上留下第二阻抗元件的图形;
(q)形成多个穿过高导电材料第二片材的目标孔;
(r)将该高导电材料第二片材附着于绝缘材料的另一面上,从而使第二阻抗元件处于绝缘材料层与高导电材料第二片材之间;
(s)自高导电材料第二片材上除去第二载体;
(t)将另一层光刻胶材料涂于高导电材料第二片材的背面上;
(u)对该另一层光刻胶材料进行成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(v)将处于已除去的光刻胶材料非图像区域下面的高导电材料第二片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的第二导线图形,从而使至少一些第二导线接触至少某些第二阻抗元件。
3.权利要求1的方法,其中在步骤(e)中,进行除去光刻胶材料的成像区域。
4.权利要求2的方法,其中在步骤(v)中,进行除去光刻胶材料的成像区域。
5.权利要求1的方法,其中高导电材料包括铜、镍、铝、金、银、黄铜或不锈钢。
6.权利要求1的方法,其中阻抗材料包括阻性材料。
7.权利要求6的方法,其中阻性材料包括镍、含镍的合金、半导体或至少一种金属或金属合金和至少一种绝缘体的组合。
8.权利要求6的方法,其中阻性材料具有电阻约25至约1000欧姆每平方。
9.权利要求1的方法,其中阻抗材料包括容性材料。
10.权利要求9的方法,其中容性材料包括聚合物材料、金属氧化物、半导体材料或其组合。
11.权利要求9的方法,其中容性材料容性材料具有电容约0.01至约3000纳法拉每平方厘米。
12.权利要求1的方法,其中载体包括能够与高导电材料超声键合的材料。
13.权利要求1的方法,其中载体与高导电材料超声键合。
14.权利要求1的方法,其中载体包括金属、聚合物或其组合。
15.权利要求1的方法,其中载体包括铝。
16.权利要求1的方法,其中载体包括不锈钢。
17.权利要求1的方法,其中将光刻胶以液体形式涂布。
18.权利要求1的方法,其中将光刻胶材料以干膜形式涂布。
19.权利要求1的方法,其中绝缘材料片材包括环氧或聚酰亚胺。
20.权利要求1的方法,其中绝缘材料片材包括增强或非增强热固性或热塑性聚合物。
21.权利要求1的方法,其中至少一些阻抗元件在阻抗元件的不同接触点接触至少两根导线,其中接触点之间的距离为约0.025mm至约100mm。
22.权利要求1的方法,其中高导电材料包括铜,阻抗材料包括镍或镍合金,载体包括铝。
23.权利要求1的方法,其中高导电材料包括铜,阻抗材料包括镍或镍合金,载体包括铝,绝缘材料包括环氧树脂。
24.权利要求2的方法,其中高导电材料包括铜,阻抗材料包括镍或镍合金,载体包括铝,绝缘材料包括环氧树脂,第二高导电材料包括铜,第二阻抗材料包括镍或镍合金,第二载体包括铝。
25.一种形成具有阻抗元件的印刷电路板的方法,包括步骤(a)或(b):
(a)将阻抗元件图形沉积于高导电材料片材的第一表面上,将该高导电材料片材的第二表面附着于载体上;
(b)将高导电材料片材的第二表面附着于载体上,将阻抗元件图形沉积于该高导电材料片材的第一表面上;
(c)形成多个穿过高导电材料片材的目标孔;
(d)将一绝缘材料片材的一面附着于高导电材料片材上,使阻抗元件处于绝缘材料片材与高导电材料片材之间;
(e)自高导电材料片材上除去载体;
(f)将一层光刻胶材料涂于高导电材料片材的第二表面上;
(g)对该光刻胶材料层成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(h)将处于已除去的光刻胶材料非图像区域下面的高导电材料片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的导线图形,从而使至少一些导线接触至少某些阻抗元件。
26.权利要求25的方法,还包括步骤(i)或(j):
(i)将阻抗元件的第二图形沉积于高导电材料第二片材的第一表面上,将该高导电材料第二片材的第二表面附着于第二载体上;
(j)将高导电材料第二片材的第二表面附着于第二载体上,将阻抗元件第二图形沉积于该高导电材料第二片材的第一表面上;然后
(k)形成多个穿过该高导电材料第二片材的目标孔;
(l)将该高导电材料第二片材附着于绝缘材片材的另一面上,从而使第二阻抗元件处于该绝缘材料层与该高导电材料第二片材之间;
(m)自高导电材料第二片材上除去第二载体;
(n)将另一层光刻胶材料涂于高导电材料第二片材的背面上;
(o)对该另一层光刻胶材料层成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(p)将处于已除去的光刻胶材料非图像区域下面的高导电材料第二片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的第二导线图形,从而使至少一些第二导线接触至少某些第二阻抗元件。
27.权利要求25的方法,其中阻抗元件包括聚合物油墨。
28.权利要求25的方法,其中阻抗元件通过丝网印刷沉积。
29.一种形成具有阻抗元件的印刷电路板的方法,包括步骤(a)或(b):
(a)将一层光敏阻抗材料沉积于高导电材料片材的第一表面上,将该高导电材料片材的第二表面附着于载体上;
(b)将高导电材料片材的第二表面附着于载体上,将一层光敏阻抗材料沉积于该高导电材料片材的第一表面上;然后
(c)对该光敏阻抗材料成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域,如此在高导电材料片材上留下阻抗元件图形;
(d)形成多个穿过高导电材料片材的目标孔;
(e)将一绝缘材料片材的一面附着于高导电材料片材上,从而使阻抗元件处于绝缘材料片材与高导电材料片材之间;
(f)自高导电材料片材上除去载体;
(g)将一层光刻胶材料涂于高导电材料片材的第二表面上;
(h)对该层光刻胶材料层成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(i)将处于已除去的光刻胶材料非图像区域下面的高导电材料片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的导线图形,这样使至少一些导线接触至少某些阻抗元件。
30.权利要求29的方法,还包括步骤(j)或(k):
(j)将第二层光敏阻抗材料沉积于高导电材料第二片材的第一表面上并将高导电材料第二片材的第二表面附着于第二载体上;
(k)将高导电材料第二片材的第二表面附着于第二载体上并将第二层光敏阻抗材料沉积于高导电材料第二片材的第一表面上;然后
(l)对该光敏阻抗材料成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域,如此在高导电材料第二片材上留下第二阻抗元件图形;
(m)形成多个穿过高导电材料第二片材的目标孔;
(n)将高导电材料第二片材附着于绝缘材料片材的另一面上,从而使第二阻抗元件处于绝缘材料层与高导电材料第二片材之间;
(o)自高导电材料第二片材除去第二载体;
(p)将一层光刻胶材料涂于高导电材料第二片材的背面上;
(q)对该光刻胶材料层成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(r)将处于已除去的光刻胶材料非图像区域下面的高导电材料第二片材部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此留下高导电材料的第二导线图形,从而使至少一些第二导线接触至少某些第二阻抗元件。
31.一种形成具有阻抗元件的印刷电路板的方法,包括按任意顺序进行步骤(a)和(b):
(a)将一层阻抗材料沉积于高导电材料片材的第一表面上;
(b)将高导电材料片材的第二表面附着于载体上;然后
(c)把一层光刻胶材料涂布到阻抗材料层上;
(d)把该光刻胶材料成像曝光,如此形成图像和非图像区域,然后除去非图像区域同时保留图像区域;
(e)将处于已除去的光刻胶材料非图像区域下面的阻抗材料层部分蚀刻掉,然后视需要除去光刻胶材料的成像区域,如此在高导电材料上留下阻抗元件图形;
其中,阻性材料包括具有电容约0.01至约3000纳法拉每平方厘米的容性材料,具有电阻约25至约1000欧姆每平方的电阻材料,或者具有电感约0.001至1亨利的电感材料。
CNB011195339A 2000-05-25 2001-05-24 制造用于印刷电路板的严格容限埋入元件的方法 Expired - Fee Related CN1203735C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/578,424 US6606792B1 (en) 2000-05-25 2000-05-25 Process to manufacturing tight tolerance embedded elements for printed circuit boards
US09/578424 2000-05-25

Publications (2)

Publication Number Publication Date
CN1335742A CN1335742A (zh) 2002-02-13
CN1203735C true CN1203735C (zh) 2005-05-25

Family

ID=24312824

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011195339A Expired - Fee Related CN1203735C (zh) 2000-05-25 2001-05-24 制造用于印刷电路板的严格容限埋入元件的方法

Country Status (9)

Country Link
US (1) US6606792B1 (zh)
EP (1) EP1161123A3 (zh)
JP (1) JP4591987B2 (zh)
KR (1) KR100777994B1 (zh)
CN (1) CN1203735C (zh)
CA (1) CA2345829C (zh)
MY (1) MY127243A (zh)
SG (1) SG114489A1 (zh)
TW (1) TW511429B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US6767445B2 (en) * 2002-10-16 2004-07-27 Peter Kukanskis Method for the manufacture of printed circuit boards with integral plated resistors
TW200418716A (en) * 2003-03-21 2004-10-01 Hon Hai Prec Ind Co Ltd A cavity and the method for fabricating the same
US8134084B2 (en) 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP2009143233A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
ES2777174T3 (es) 2011-04-17 2020-08-04 Stratasys Ltd Sistema y método para la fabricación aditiva de un objeto
JP2013113939A (ja) * 2011-11-25 2013-06-10 Dainippon Printing Co Ltd 3次元表示用パターン配向膜用原版の製造方法
US8623226B2 (en) * 2012-04-12 2014-01-07 Eastman Kodak Company Making stacked pancake motors using patterned adhesives
CN104360443A (zh) * 2014-11-14 2015-02-18 四川飞阳科技有限公司 一种刻蚀方法
US10285283B2 (en) * 2016-06-03 2019-05-07 International Business Machines Corporation Heating of printed circuit board core during laminate cure
CN107466157A (zh) * 2017-06-20 2017-12-12 深圳崇达多层线路板有限公司 一种埋阻板及使用该埋阻板制作印制线路板的方法
CN107333393A (zh) * 2017-07-19 2017-11-07 深圳崇达多层线路板有限公司 一种埋阻板材的制作方法
CN109819582A (zh) * 2017-11-22 2019-05-28 奇酷互联网络科技(深圳)有限公司 电路板、电量监测电路、电路板制作方法及电子设备
CN109963406B (zh) * 2017-12-25 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 具内埋电阻的柔性电路板及其制作方法
CN110099511A (zh) * 2018-01-30 2019-08-06 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN117677081B (zh) * 2023-10-09 2024-08-02 四川泰瑞创通讯技术股份有限公司 Pcb板和pcb板的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075420A (en) * 1975-08-28 1978-02-21 Burroughs Corporation Cover layer for flexible circuits
JPS5469768A (en) 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
DE3041777A1 (de) * 1980-11-05 1982-06-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zur serienmaessigen herstellung von elektrischen folienschaltungen
US4926292A (en) 1989-08-09 1990-05-15 Avantek, Inc. Broadband printed spiral
US5069628A (en) * 1990-03-13 1991-12-03 Hughes Aircraft Company Flexible electrical cable connector with double sided dots
US5153050A (en) 1991-08-27 1992-10-06 Johnston James A Component of printed circuit boards
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3756580B2 (ja) * 1995-11-07 2006-03-15 セイコープレシジョン株式会社 多層基板の製造方法及びその製造装置
US5942314A (en) 1997-04-17 1999-08-24 Mitsui Mining & Smelting Co., Ltd. Ultrasonic welding of copper foil
CA2267492C (en) * 1998-04-29 2003-09-23 Morton International, Inc. Formation of thin film resistors
US6171921B1 (en) * 1998-06-05 2001-01-09 Motorola, Inc. Method for forming a thick-film resistor and thick-film resistor formed thereby
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6212078B1 (en) * 1999-10-27 2001-04-03 Microcoating Technologies Nanolaminated thin film circuitry materials

Also Published As

Publication number Publication date
KR100777994B1 (ko) 2007-11-21
EP1161123A3 (en) 2004-07-28
JP4591987B2 (ja) 2010-12-01
JP2002055462A (ja) 2002-02-20
US6606792B1 (en) 2003-08-19
CN1335742A (zh) 2002-02-13
KR20010107703A (ko) 2001-12-07
SG114489A1 (en) 2005-09-28
TW511429B (en) 2002-11-21
CA2345829A1 (en) 2001-11-25
MY127243A (en) 2006-11-30
EP1161123A2 (en) 2001-12-05
CA2345829C (en) 2009-08-11

Similar Documents

Publication Publication Date Title
CN1203735C (zh) 制造用于印刷电路板的严格容限埋入元件的方法
CN1671270A (zh) 制造带式线路基底的方法
CN1755522A (zh) 形成光敏性聚酰亚胺图案的方法和具有该图案的电子器件
CN1630454A (zh) 印刷线路板及半导体装置
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1930928A (zh) 具有导电特性的部分蚀刻的电介质膜
CN1713799A (zh) 带电路悬挂基板的制造方法
JP2920854B2 (ja) ビィアホール構造及びその形成方法
JP2000188473A (ja) スル―ホ―ルの新規の充填方法
US6606793B1 (en) Printed circuit board comprising embedded capacitor and method of same
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1610488A (zh) 布线电路板的制造方法
CN1503729A (zh) 可湿式蚀刻的叠层体、绝缘薄膜及使用其的电子电路部件
TW592009B (en) Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
JP4990966B2 (ja) 金属電極の製造方法
CN1689381A (zh) 具有整体镀覆电阻器的印刷电路板的制造方法
CN101330065B (zh) 凸点制作方法
JP5231863B2 (ja) 導電層を有する三次元構造物及び三次元金属構造物の製造方法
CN1515012A (zh) 在印刷电路板中形成磁性层的改进方法
JP3956408B2 (ja) 多層配線板の製造方法
JP3400535B2 (ja) 電着転写用原版およびその製造方法
JP2003023009A (ja) 半導体装置及びその製造方法
CN1724251A (zh) 聚酰亚胺金属层积板及其制造方法
US6908684B2 (en) Promoting adhesion between a polymer and a metallic substrate
JPH04179297A (ja) 多層配線基板における回路パターン接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171220

Address after: Japan Osaki Tokyo Shinagawa, 1 chome 11 No. 1

Patentee after: Mitsui Mining & Smelting Co.

Address before: American New York

Patentee before: Oak Mitsui Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050525

Termination date: 20180524

CF01 Termination of patent right due to non-payment of annual fee