CN1689381A - 具有整体镀覆电阻器的印刷电路板的制造方法 - Google Patents

具有整体镀覆电阻器的印刷电路板的制造方法 Download PDF

Info

Publication number
CN1689381A
CN1689381A CNA038240726A CN03824072A CN1689381A CN 1689381 A CN1689381 A CN 1689381A CN A038240726 A CNA038240726 A CN A038240726A CN 03824072 A CN03824072 A CN 03824072A CN 1689381 A CN1689381 A CN 1689381A
Authority
CN
China
Prior art keywords
metal
plating
plated
resistor
resistance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038240726A
Other languages
English (en)
Other versions
CN100442951C (zh
Inventor
彼得·库坎斯基斯
弗兰克·杜尔索
戴维·萨沃斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Inc
Original Assignee
MacDermid Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MacDermid Inc filed Critical MacDermid Inc
Publication of CN1689381A publication Critical patent/CN1689381A/zh
Application granted granted Critical
Publication of CN100442951C publication Critical patent/CN100442951C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0565—Resist used only for applying catalyst, not for plating itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

本发明是一种通过将电阻器镀覆在绝缘基板上以制造与印刷电路板成为整体的电阻器的方法。本发明在活化步骤中使用掩模以选择性地活化表面的仅仅选择出的部分，从而因不使用镀覆掩模而使印刷电路板上待镀覆的面积较小。根据本发明的制造方法所制造的印刷电路板，与现有技术相比，具有更高的均匀性和可靠性。

Description

具有整体镀覆电阻器的印刷电路板的制造方法
技术领域
本发明涉及具有整体镀覆电阻器的双面或多层印刷电路板的制造方法。本发明所提出的方法选择性地活化覆金属层压板的曝露区域，以在印刷电路板的制造过程中接受在其上进行的镀覆。本发明的方法并不使用镀覆掩模，因此可以使更小的区域镀覆到印刷电路板上。与现有技术相比，本发明的方法还可以实现其它优点。
背景技术
在制造印刷电路时，通常要提供在每侧均有电路的平板。通常还制造包含绝缘基板和导电金属的整体平的层压板的板，其中在具有包含印刷电路图案的层压板的外露表面的结构中，沿着内平板的方向，具有通过绝缘基板分隔的、一个或多个导电金属的平行内层或平板。
生产印刷电路板的典型制造顺序由覆铜层压板开始。覆铜层压板包含玻璃增强的环氧树脂绝缘基板以及粘附在基板两个平的表面上的铜箔，尽管其它类型的绝缘基板如纸基酚醛和聚酰亚胺基板也曾经被使用。在多层板的情形中，起始材料为覆铜层压板，其包含称作内层的电路内板。
单纯的印刷电路板，以及多层电路板的内层，通常都是通过被称作印刷和蚀刻的技术而制造的。以此方式，将光聚合物层压或涂布在覆铜层压板的铜表面上。然后使用负型或正型光掩模技术，使该光聚合物选择性成像并显影，以在覆铜层压板的表面上产生想要的电路图案。然后蚀刻掉曝露的铜并剥离光聚合物，显露出想要的电路图案。
嵌入式无源元件技术(EPT)是一种相对较新的技术，其已在电路板装配过程中用于将无源元件(如电阻器和电容器)装配到印刷电路板中。与集成的无源元件(其中无源元件阵列和网络排列在承载基板上)相比，嵌入式无源元件是在制造过程中装配到基板中。EPT通过各种不同的因素推动，包括更好电性能的需求，更高的无源元件封装密度，以及可能的成本节省。使用EPT，无源元件可以直接放置在有源器件之下，因此使得无源和有源组件之间的距离较短，并可减少有关表面贴装无源元件的寄生效应，因此有更好的信号传输和更低的串话干扰。
EPT制造方法的一个例子描述于授予Kukanskis等人的美国第6,281,090号专利，在此将其主题的全部并入本文作为参考。该方法包括如下顺序的处理步骤：1)在覆金属层压板(或多层预组件)的表面上，以想要的图案涂敷抗蚀剂，其中图案最好以正像方式界定想要的导电电路，并以负像方式界定电路与电阻器位置之间的区域；2)蚀刻掉曝露的铜，并最好再去除抗蚀剂；3)活化表面，以在其上接受镀覆；4)涂敷镀覆掩模，其覆盖基本所有的表面(除了要镀覆电阻器的区域外)；5)用电阻材料镀覆曝露的区域；6)剥离掉镀覆掩模；及7)用保护涂层涂布板的表面。
相比之下，本发明的方法在镀覆步骤并没有使用掩模，而是选择性地活化覆金属层压板的表面，以防止基板的整个表面都被活化。选择性活化步骤通常是使用掩模完成，以防止基板的整个表面都被活化。该方法的其余步骤与6,281,090号专利中所描述的方法相似。
本发明的方法提供了多种优于现有技术的方法的关键优点。
本发明的方法的一个值得注意的优点就是没有由铜覆层所造成的电流镀覆效应。电流效应会改变电阻器位置的镀覆电位，使得电阻金属的沉积率变得较差，从而会造成漏镀，或使镀覆的厚度显著减少，从而产生很高的电阻值或多孔板，该多孔板在测试时会不合格。本发明的方法通过去除镀覆掩模，在铜电路上露出非本质区，并使这些区域镀覆，因此可以改变电阻器位置的电位，使得可以实现均匀镀覆，从而解决了电流效应的问题。通过本发明新的方法镀覆所有的电阻器，发明人发现可以消除电流效应。
因为没有使用镀覆掩模，所以本发明的方法的第二优点是能够在印刷电路板上镀覆较小的区域。镀覆掩模会在由蚀刻铜电路所产生的三维表面上产生较高的纵横比，因此可以防止溶液接近和/或移入较小的镀覆区域。通常需要使用镀覆掩模以避免整片板镀覆，该镀覆在任何活化的表面上发生。本发明的方法有利地不使用镀覆掩模，而是在镀覆前使用只选择性活化表面的掩模。
本发明的方法也可以实现很好的均匀性和一致性。对于不同尺寸的电阻器，本发明人意外地观察到有很好的电阻均匀性。
最后，用于本发明方法的电阻金属可以消除铜电路对氧化的需求。通常，用于制造多层板芯板的铜电路必须涂布氧化物，以减少铜与基板的相互影响，从而将多层板在组装操作时发生分层的可能性降到最低。本发明的镀覆解决方式提供了不需进一步处理的阻挡层，以避免在后续的处理步骤中发生分层。
发明内容
本发明公开了一种对作为印刷电路板一整体部分的电阻器印刷并镀覆的方法。上述的方法通过下述的处理步骤描述了其基本形式：
(a)在覆金属层压板(或多层预组件)的表面上，印刷并蚀刻出想要图案的电子电路，该想要的图案最好以正像方式界定想要的导电电路，并以负像方式界定电路与电阻器位置之间的区域，该层压板通常包含：聚合物基的芯板，该芯板具有以想要电路图案的形式包覆于其上的金属；以及在所述电子电路的所述想要图案中的空隙(opening)，电阻材料可以镀覆于其上；
(b)用抗蚀剂涂布所述已印刷并蚀刻好的电子电路(层压板)，使得曝露出所述想要图案中的空隙和部分的金属覆层；
(c)调节并选择性地活化层压板的曝露区域，以在其上接受镀覆；
(d)剥离抗蚀剂；及
(e)用所述电阻材料镀覆该活化的区域，以产生整体镀覆的电阻器。
在另外的并优选的一个实例中，在涂布光致抗蚀剂之前，而不是在活化步骤之中，对已印刷并蚀刻好的电子电路进行调节。
在一个优选实例中，为了均匀化电介质表面，在步骤(b)之后，但在步骤(c)之前，可对基板进行电介质蚀刻剂处理。本发明人发现，对于大部分的材料，在这一点上为均匀化电介质表面而进行的蚀刻，可提供具有更固定的和可预测的电阻值的镀覆电阻器。
在另一优选实例中，在步骤(e)之后，用介电材料涂布镀覆电阻器，以保护电路板在后续的处理步骤中不会受到损害，并可增强最终产品的耐用性。
具体实施方式
此处所描述的处理方法提供了一种在两个导电区域之间形成电阻器的方法，其中这些区域在绝缘基板之上且被绝缘基板分隔。所描述的方法规定了将电阻材料镀覆在处于导电区域之间的绝缘基板之上，使得电阻材料和导电区域连接。所描述的处理方法对于生产具有镀覆电阻器的印刷电路板特别有用，该镀覆电阻器与电路成为一体。此处所描述的处理方法还提供一种印刷电路板的后续层压的方法，用于制造多层板。
本发明方法的处理顺序的一个实施例描述如下：
(a)将抗蚀剂涂敷在覆金属层压板的表面上，使抗蚀剂以正像方式界定想要的电路图，而以负像方式界定电路(包括电阻器位置)之间的区域；
(b)蚀刻掉曝露的铜表面，然后剥离抗蚀剂；
(c)非强制性地，用选自化学蚀刻、等离子蚀刻、激光校正(lasernormalization)、蒸汽喷净、砂纸打磨、喷射法和喷砂法的一种方法，处理曝露的电介质表面；
(d)通过掩模活化该曝露的电介质表面，以对仅仅曝露的电介质表面的部分进行选择性地活化；
(e)剥离抗蚀剂；
(f)用电阻材料镀覆活化的表面；
(g)非强制性地，用氧化剂接触镀覆区域；
(h)非强制性地，用永久保护涂层涂布电阻器。
步骤(a)和步骤(b)统称为在覆金属电介质层压板(或多层预组件--包含一个或更多电路图内层的电路图多层，它们已被层压为单一的平面预组件。该内层可包含，或可不包含本发明的镀覆电阻器。假如这样，则该内层可通过此处所描述的方法而装配)表面上规定电路图的形成步骤。覆金属层压板可以非强制性地在其中以想要的阵列具有通孔。该通孔在这一点上可以被镀覆，或可以不被镀覆。步骤(a)和步骤(b)的关键是：在覆金属层压板表面上的电路图案的界定与产生，以及电路图中特定中断区的界定与产生，在该特定中断区，电阻器将被镀覆(“电阻器区域”)。特定电阻器区域的长度和宽度明显会直接影响镀覆后所获得的电阻值。
电路图和电阻器区域的界定和产生可以以多种方式完成。最普遍的方式是通过如本发明步骤(a)和(b)中所描述的减法过程(subtractive process)。在减法过程中，使用覆金属(通常是铜)层压板。覆金属层压板包含平面电介质基板，该板的两个外表面都粘附有金属箔片。如所述，电介质基板通常是玻璃增强的环氧树脂，但也可以是现有技术中各种其它的绝缘材料。在任何情形下，都要将抗蚀剂图案涂敷到金属表面，使得抗蚀剂可以以正像方式界定电路，而以负像方式界定电路和电阻器区域之间的区域。完成此目的的最普遍方式是使用抗蚀剂。在此情形下，抗蚀剂以液体或干的形式涂敷到金属表面。然后通过掩模使抗蚀剂选择性曝露在光化辐射下。根据所使用的掩模技术，要将抗蚀剂的未曝光或曝光区域显影掉，以显现想要的图案。作为可替代的方案，可将抗蚀剂直接以想要的图案网版印刷在金属表面上。在用抗蚀剂界定电路之后，蚀刻掉曝露的铜区域，然后剥离掉抗蚀剂，显现出电路。因此，现在位于电路和电阻器区域之间的区域是裸电介质。
步骤(c)是非强制性的，但是推荐使用。为了使电阻器可用而且可靠，电阻值必须是可预测的、相对恒定及可靠的。本发明人发现为了能获得具有可预测的、相对恒定及可靠的电阻值的镀覆电阻器，要用电阻器镀覆的电介质表面必须要均匀。关于这一点，本发明人已通过使电介质表面(电阻器将在其上被镀覆)均匀化，获得电介质表面的均匀性和镀覆电阻器的可预测的、相对恒定及可靠的电阻值。均匀化可以通过多种方式完成，如蒸汽喷净、化学蚀刻、等离子蚀刻、激光校正或机械均匀化。机械均匀化可以通过砂纸打磨、喷砂法或喷射法来完成。本发明人发现通过化学蚀刻进行的表面均匀化是最可靠的和最有效的方式。此处所使用的特定的蚀刻剂必须与所使用的电介质匹配。但是，如果使用玻璃增强的环氧树脂，本发明人发现碱性高锰酸盐、浓硫酸、铬酸或等离子体对于电介质表面的蚀刻或均匀化特别有用。关于这一点，最好是使用浓度超过50克/升的高锰酸钠或钾的溶液(在10重量％苛性碱溶液中)，在超过140°F的温度下，经历2至20分钟的时间。关于这一点，如果使用高锰酸盐，可使用一种溶胀剂或敏化剂对它们进行预处理，使电介质更易接受高锰酸盐蚀刻。适合环氧树脂的典型溶胀剂是在90～120°F下全强度涂敷1至5分钟的间吡咯(m-pyrol)。另外，通常在高锰酸盐蚀刻后使用一种酸性还原溶液，其可除去高锰酸盐的残留物。
步骤(d)包括选择性活化要镀覆的表面。使用掩模，使得只选择性活化没有被掩模覆盖的表面。表面的活化可以在很复杂的范围内进行，该范围从在贵金属活化剂(或非贵金属或其它本领域公知的活化剂)中的单次浸渍，到包含许多步骤的完整镀覆循环。典型地，活化过程从调节剂(表面活化剂或其它类型的调节剂)开始，接着使用活化剂(PdCl2/SnCl2胶体)和加速剂。在每一步化学处理之间，要穿插清水冲洗。不考虑所选择的活化循环，其主要的目的是处理表面，使其初始化并可接受镀覆。在本领域，公知有很多方法可以完成调节和活化，此处可以有利地利用其中任何一种方法。美国第5,032,427号专利(Kukanskis等人)、美国第4,976,990号专利(Bach等人)和美国第4,863,758号专利(Rhodenizer)，其教示全部并入本文以作参考，公开了适用于本发明方法的调节和活化方法。
在一可替代实例中，本发明人发现：在步骤(a)和(b)涂敷光致抗蚀剂之前，而不是在活化步骤中，调节表面是有利的。调节通常包括用有机物质(如表面活化剂或有机硅烷)的水溶液处理表面，以增强后续的活化和镀覆。调节在上述所引用的专利中有进一步的描述。
步骤(e)包括单纯的抗蚀剂的剥离。根据所使用的抗蚀剂，剥离发生在碱性水溶液或有机溶剂的溶液中。使用含水可剥离抗蚀剂是优选的。此外，应该要确定抗蚀剂剥离操作对表面调节和活化或后续的镀覆不会有负面的影响。
步骤(f)包括镀覆电阻器，及非强制性地但优选地，镀覆曝露的铜表面。在该步骤，镀覆将只发生在步骤(d)中选择性活化的区域上(即电阻器区域，优选连同与电路的部分重叠，在该部分电阻器与电路和曝露的铜表面连接)。可有利地使用多种镀覆浴。关于这一点，本发明人发现化学镀镍-磷、化学镀和贵金属镀覆浴，包括钯-磷或钌-磷化学镀覆浴特别有用。此外，可能需要非强制性地在镀覆前清洁和/或加速表面。
明显地，金属镀覆的厚度会直接影响最终电阻器的电阻率。本发明人发现，通常有利的是金属镀覆厚度范围从0.05到0.2微米，优选是0.10微米。镀覆有利的是需要5到10分钟，更优选是2到3分钟，取决于所用的镀覆浴及想要的最终电阻值。
根据想要的最终电阻值，可以调整下列几项因素以改变最终电阻器的电阻率：镀覆金属的类型、镀覆金属的厚度、电阻器的长度以及电阻器的宽度。关于镀覆金属的类型，金属一磷的磷含量将会影响最后沉积物的电阻率。上述所有的因素都可以改变，以获得想要的最终电阻值。本发明人发现镀覆金属的固有电阻值会随着金属中磷含量的增加而增加。例如，他们发现用具有磷含量大于10重量％的镍来镀覆电阻器最有利。本发明人发现高磷含量金属可以产生具有相当高固有电阻值的镀覆涂层。因此，对于电阻器任何给定的想要的最终电阻值而言，可以镀覆较厚的材料(保持长度和宽度固定)，从而可以产生更可靠的镀覆电阻器。这也允许商业上可接受的镀覆次数。
步骤(g)非强制性地规定了通过受控化学氧化作用对镀覆电阻器金属的受控氧化。本发明人发现受控氧化是一种用于增加镀覆电阻器的电阻率的方法，而且更重要的是可以在可靠的基础上提供更可预测的电阻值。关于这一点，多种氧化剂可以使用，包括碘酸钾，其是优选的。如果使用碘酸钾，则温度90℃的10-75克/升的碘酸钾水溶液，以及5分钟的时间已证明是有效的。此处，更高固有电阻值的材料允许电阻材料的更大的厚度(其它变量固定)、更可靠的镀覆电阻器和商业上可接受的镀覆次数。
最后，步骤(h)规定了用永久保护涂层来涂布电阻器。通常会希望用电介质材料，如焊接掩模或环氧树脂或其它树脂体系，涂布板(包括镀覆电阻器)的表面。其它体系对于本领域的技术人员也是很容易了解的。该保护涂层保护板在后续处理步骤中不受损害，并增强最终产品的耐用性。典型的焊接掩模处理描述在例如美国第5,296,3344号专利中，该专利的教示全部并入本文以作参考。
如下实施例仅为示意性目的提供，并非以任何方式作为对本发明的限制。
实施例I
通过如下的顺序对涂布铜的层压板进行处理：
1)在层压板的两个铜表面上层压液体的或干的膜；
2)将抗蚀剂曝光和显影，从而想要的电路被保护，而露出电阻器区域；
3)印刷并蚀刻电阻器区域和想要的电路图；
4)从表面剥离光致抗蚀剂，然后用另外的液体或干膜光致抗蚀剂涂布板的表面；
5)将抗蚀剂曝光和显影，从而露出电阻器区域和部分的相邻铜电路；
6)通过通常用于通孔电路板活化的活化循环来处理平板，在活化前，先将掩模涂敷到平板上，使得表面仅被选择性地活化；
7)从表面剥离光致抗蚀剂，然后使用加速剂准备金属和树脂活化的电阻器区域，然后用电阻材料化学镀覆电阻器和电路图，直到产生预定电阻器值的厚度为止。
实施例II
通过如下的顺序对涂布铜的层压板进行处理：
1)在层压板的两个铜表面上层压液体的或干的膜；
2)将抗蚀剂曝光和显影，从而想要的电路被保护，而露出电阻器区域；
3)印刷并蚀刻电阻器区域和想要的电路图；
4)从表面剥离光致抗蚀剂；
5)调节板的表面；
6)用另外的液体或干膜光致抗蚀剂涂布板的表面；
7)将抗蚀剂曝光和显影，从而露出电阻器区域和部分的相邻铜电路；
8)活化平板；及
9)从表面剥离光致抗蚀剂，然后使用加速剂准备金属和树脂活化的电阻器区域，然后用电阻材料化学镀覆电阻器和电路图，直到产生预定电阻器值的厚度为止。

Claims (26)

1.一种具有整体镀覆电阻器的印刷电路板的制造方法，包括下述步骤：
(a)在覆金属层压板的表面上，以想要的电路图案印刷并蚀刻出电子电路，该层压板包含具有金属覆于其上的聚合物基的芯板，以及在所述电子电路的所述想要的电路图案中留出的空隙，在该空隙上可以镀覆电阻材料；
(b)用抗蚀剂涂布所述已印刷并蚀刻好的电子电路，然后将所述电子电路曝光，以曝露出所述想要图案中的空隙和部分的金属覆层；
(c)调节并选择性地活化覆金属层压板的曝露区域，以在其上接受镀覆；
(d)剥离抗蚀剂；及
(e)用所述电阻材料镀覆该活化的区域和金属电路的剩余部分，以产生整体镀覆的电阻器。
2.根据权利要求1所述的方法，其中该金属覆层包含铜。
3.根据权利要求1所述的方法，其中重复步骤(a)到步骤(e)，以在覆金属层压板的表面上制造多个整体镀覆电阻器。
4.根据权利要求1所述的方法，进一步包括用永久电介质涂层涂布所述整体镀覆电阻器的步骤，以保护该镀覆电阻器不会受到另外的处理步骤的影响。
5.根据权利要求4所述的方法，其中所述永久电介质涂层选自环氧树脂或其它树脂体系和焊接掩模所构成的组。
6.根据权利要求1所述的方法，其中所述步骤(c)使用掩模完成，从而只活化覆金属层压板曝露区域的选择出的部分。
7.根据权利要求1所述的方法，其中所述抗蚀剂包含负型或正型作用的干膜或液体光致抗蚀剂。
8.根据权利要求1所述的方法，其中所述电阻材料包含选自化学镀镍-磷、钯-磷和化学镀钌-磷的材料。
9.根据权利要求1所述的方法，其中所述电阻材料镀覆到约0.5～约0.2微米的厚度。
10.根据权利要求9所述的方法，其中所述电阻材料镀覆到约0.1微米的厚度。
11.根据权利要求1所述的方法，其中在步骤(c)之前，先使表面均匀。
12.根据权利要求11所述的方法，其中通过选自化学蚀刻、等离子蚀刻、激光校正、蒸汽喷净、砂磨喷射法和喷砂法的一种方法使表面均匀。
13.根据权利要求1所述的方法，其中在步骤(e)所形成的整体镀覆电阻器在步骤(e)之后曝露在氧化剂中。
14.一种具有整体镀覆电阻器的印刷电路板的制造方法，包括下述步骤：
(a)在覆金属层压板的表面上，以想要的电路图案印刷并蚀刻出电子电路，该层压板包含具有金属覆于其上的聚合物基的芯板，以及在所述电子电路的所述想要的电路图案中留出的空隙，在该空隙上可以镀覆电阻材料；
(b)调节所述已印刷并蚀刻好的电子电路；
(c)用抗蚀剂涂布所述已印刷并蚀刻好的电子电路，然后将所述电子电路曝光，以曝露出所述想要图案中的空隙和部分的金属覆层；
(d)选择性地活化覆金属层压板的曝露区域，以在其上接受镀覆；
(e)剥离抗蚀剂；及
(f)用所述电阻材料镀覆该活化的区域和金属电路的剩余部分，以产生整体镀覆的电阻器。
15.根据权利要求14所述的方法，其中该金属覆层包含铜。
16.根据权利要求14所述的方法，其中重复步骤(a)到步骤(f)，以在覆金属层压板的表面上制造多个整体镀覆电阻器。
17.根据权利要求14所述的方法，进一步包括用永久电介质涂层涂布所述整体镀覆电阻器的步骤，以保护该镀覆电阻器不会受到另外的处理步骤的影响。
18.根据权利要求17所述的方法，其中所述永久电介质涂层选自环氧树脂或其它树脂体系和焊接掩模所构成的组。
19.根据权利要求14所述的方法，其中所述步骤(d)使用掩模完成，从而只活化覆金属层压板曝露区域的选择出的部分。
20.根据权利要求14所述的方法，其中所述抗蚀剂包含负型或正型作用的干膜或液体光致抗蚀剂。
21.根据权利要求14所述的方法，其中所述电阻材料包含选自化学镀镍-磷、钯-磷和化学镀钌-磷的材料。
22.根据权利要求14所述的方法，其中所述电阻材料镀覆到约0.5～约0.2微米的厚度。
23.根据权利要求22所述的方法，其中所述电阻材料镀覆到约0.1微米的厚度。
24.根据权利要求14所述的方法，其中在步骤(d)之前，先使表面均匀。
25.根据权利要求24所述的方法，其中通过选自化学蚀刻、等离子蚀刻、激光校正、蒸汽喷净、砂磨喷射法和喷砂法的一种方法使表面均匀。
26.根据权利要求14所述的方法，其中在步骤(f)所形成的整体镀覆电阻器在步骤(f)之后曝露在氧化剂中。
CNB038240726A 2002-10-16 2003-08-06 具有整体镀覆电阻器的印刷电路板的制造方法 Expired - Fee Related CN100442951C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/271,817 2002-10-16
US10/271,817 US6767445B2 (en) 2002-10-16 2002-10-16 Method for the manufacture of printed circuit boards with integral plated resistors

Publications (2)

Publication Number Publication Date
CN1689381A true CN1689381A (zh) 2005-10-26
CN100442951C CN100442951C (zh) 2008-12-10

Family

ID=32092532

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038240726A Expired - Fee Related CN100442951C (zh) 2002-10-16 2003-08-06 具有整体镀覆电阻器的印刷电路板的制造方法

Country Status (7)

Country Link
US (1) US6767445B2 (zh)
EP (1) EP1552729A4 (zh)
JP (1) JP2006502590A (zh)
CN (1) CN100442951C (zh)
AU (1) AU2003265371A1 (zh)
TW (1) TWI232711B (zh)
WO (1) WO2004036964A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617969A (zh) * 2013-12-04 2014-03-05 广州先艺电子科技有限公司 一种焊接金锡合金薄膜的热沉及其制备方法
CN106572601A (zh) * 2016-10-19 2017-04-19 衢州顺络电路板有限公司 具有多孔结构电阻层的印刷线路板及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100482037C (zh) * 2004-04-30 2009-04-22 诠脑电子（深圳）有限公司 印刷电路板的嵌入式薄膜电阻制造方法
JP4376706B2 (ja) * 2004-06-30 2009-12-02 東京応化工業株式会社 ネガ型ホトレジスト組成物を用いたメッキ形成物の形成方法
US7022464B2 (en) * 2004-08-25 2006-04-04 Peter Kukanskis Integral plated resistor and method for the manufacture of printed circuit boards comprising the same
US20070210426A1 (en) * 2006-03-07 2007-09-13 Gerber Mark A Gold-bumped interposer for vertically integrated semiconductor system
JP4865381B2 (ja) * 2006-03-30 2012-02-01 古河電気工業株式会社 フィルム金属積層体、その製造方法、前記フィルム金属積層体を用いた回路基板、および前記回路基板の製造方法
CN103002660B (zh) * 2011-09-13 2016-06-15 深南电路有限公司 一种线路板及其加工方法
JP2013084816A (ja) * 2011-10-11 2013-05-09 Hitachi Chemical Co Ltd プリント配線板及びその製造方法並びに熱硬化性樹脂組成物
CN102523689B (zh) * 2011-12-26 2014-06-25 深圳市星河电路有限公司 一种高铜厚线路板的制作方法
DE102014109990B4 (de) 2014-07-16 2022-10-27 Infineon Technologies Austria Ag Messwiderstand mit vertikalem Stromfluss, Halbleiterpackage mit einem Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes
CN111642075A (zh) * 2020-07-03 2020-09-08 广东兴达鸿业电子有限公司 单面电阻线路板的制作方法及多层pcb板的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19540570A1 (de) * 1995-03-18 1996-09-19 Hartmann Karlheinz Elektronic Leiterplatte und Verfahren zu ihrer Herstellung
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
EP0848585A1 (en) * 1996-12-13 1998-06-17 Macdermid Incorporated Process for the manufacture of printed circuit boards with plated resistors
IE980461A1 (en) * 1998-06-15 2000-05-03 Univ Cork Method for selective activation and metallisation of materials
TW539763B (en) * 1999-06-18 2003-07-01 Ibm Method for printing a catalyst on substrates for electroless deposition
US6606792B1 (en) * 2000-05-25 2003-08-19 Oak-Mitsui, Inc. Process to manufacturing tight tolerance embedded elements for printed circuit boards
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
US6585904B2 (en) * 2001-02-15 2003-07-01 Peter Kukanskis Method for the manufacture of printed circuit boards with plated resistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617969A (zh) * 2013-12-04 2014-03-05 广州先艺电子科技有限公司 一种焊接金锡合金薄膜的热沉及其制备方法
CN106572601A (zh) * 2016-10-19 2017-04-19 衢州顺络电路板有限公司 具有多孔结构电阻层的印刷线路板及其制造方法

Also Published As

Publication number Publication date
EP1552729A4 (en) 2008-06-25
EP1552729A2 (en) 2005-07-13
AU2003265371A1 (en) 2004-05-04
JP2006502590A (ja) 2006-01-19
CN100442951C (zh) 2008-12-10
TWI232711B (en) 2005-05-11
US20040076743A1 (en) 2004-04-22
WO2004036964A2 (en) 2004-04-29
US6767445B2 (en) 2004-07-27
TW200407057A (en) 2004-05-01
WO2004036964A3 (en) 2004-07-01
AU2003265371A8 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
CN1209814C (zh) 具有电镀电阻器的印刷电路板的制造方法
KR100273887B1 (ko) 배선구조물및그의제조방법
EP0273376B1 (en) Embedded catalyst receptors for metallization of dielectrics
EP1523869A1 (en) Process for creating vias for circuit assemblies
CN100442951C (zh) 具有整体镀覆电阻器的印刷电路板的制造方法
JP2007158362A (ja) 絶縁基板に抵抗体を形成する方法
KR20010105366A (ko) 다층 배선 기판의 제조 방법
JP2003273498A (ja) プリント配線板の製造方法
US3756891A (en) Multilayer circuit board techniques
JP3650514B2 (ja) メッキした抵抗体をもつ印刷回路板の製造方法
JPH09312471A (ja) 多層配線板及びその製造方法
KR100343389B1 (ko) 다층 배선기판의 제조방법
JPH11126974A (ja) 多層配線板の製造方法
GB2030781A (en) Multilayer printed circuit
WO2005004558A2 (en) Method for the manufacture of printed circuit boards with embedded resistors
JPH06260763A (ja) 多層配線基板の製造方法
JPH09307234A (ja) 多層配線構造体およびその製造方法
JPH08222834A (ja) 配線回路の形成方法および多層配線回路基板の製造方法
EP0848585A1 (en) Process for the manufacture of printed circuit boards with plated resistors
CN1199874A (zh) 正色调可光致成像并可交联的涂料
JPH11307934A (ja) 多層プリント配線板及びその製造方法
JPH1140951A (ja) 多層配線基板の製造方法
JP2000306429A (ja) 絶縁材料組成物及び多層配線板
JP2755019B2 (ja) 多層配線基板の製造方法
JPH1065343A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20200806

CF01 Termination of patent right due to non-payment of annual fee