CN100482037C - 印刷电路板的嵌入式薄膜电阻制造方法 - Google Patents

印刷电路板的嵌入式薄膜电阻制造方法 Download PDF

Info

Publication number
CN100482037C
CN100482037C CNB2004100372602A CN200410037260A CN100482037C CN 100482037 C CN100482037 C CN 100482037C CN B2004100372602 A CNB2004100372602 A CN B2004100372602A CN 200410037260 A CN200410037260 A CN 200410037260A CN 100482037 C CN100482037 C CN 100482037C
Authority
CN
China
Prior art keywords
film
resistive
circuit board
resistance
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100372602A
Other languages
English (en)
Other versions
CN1691874A (zh
Inventor
苏崧棱
徐志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinqiang Science & Technology Co., Ltd.
Original Assignee
COPAM ELECTRONIC (SHENZHEN) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by COPAM ELECTRONIC (SHENZHEN) Co Ltd filed Critical COPAM ELECTRONIC (SHENZHEN) Co Ltd
Priority to CNB2004100372602A priority Critical patent/CN100482037C/zh
Priority to DE200560007417 priority patent/DE602005007417D1/de
Priority to EP20050009384 priority patent/EP1592289B1/en
Publication of CN1691874A publication Critical patent/CN1691874A/zh
Application granted granted Critical
Publication of CN100482037C publication Critical patent/CN100482037C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明提供一种印刷电路板的嵌入式薄膜电阻制造方法，其主要是在具有导电线路的印刷电路板中形成一电阻层，以达到节省电路板放置电阻的空间，缩小电路板的尺寸；减低传统电阻两端接脚产生的电容效应，增强信号传输的速度及品质；可通过传统印刷电路板制程设备而完成，而无需添购太多新型的设备；并具有产量化及降低制造成本的优点。

Description

印刷电路板的嵌入式薄膜电阻制造方法
技术领域
本发明是关于一种印刷电路板的嵌入式薄膜电阻制造方法，其主要是在印刷电路板中形成具有数个电阻元件的电阻层。
背景技术
一般的印刷电路板的电阻除了是使用被动式元件，另外，又有以厚膜及薄膜两种制程方法。其中，厚膜制程是利用碳浆，印刷于电路板上，再使用雷射调组机，调适至所需电阻值；而薄膜电阻制造方法则是在电路板的压合制程中，以镀镍铜箔代替纯铜箔，将镀镍铜箔及环氧树酯压成一体，镀镍铜箔的含镍面朝内，与玻璃纤维布黏合，铜箔面朝外，再依传统电路板的制作方法，进行显影，利用酸性蚀刻液同时蚀刻该镍层及铜层，再以碱性蚀刻液吃掉铜层，因而形成数个具有特定的长宽比的镍层区块，再通过雷射调组机修整各个镍层区块，而调适其精确的阻值。
另外，目前亦发展一种无电解浸镀技术，其主要是取代前述各铜箔层及电阻层的形成方法，并可产生薄膜电阻。
发明内容
《所欲解决的问题》
在前述习用的印刷电路板的厚膜或薄膜电阻制造方法中，高温碳浆所制造的厚膜电阻，制造成本较低，方法成熟简单，可惜因电路板基材不耐高温，只能使用低温碳浆，低温碳浆中掺入的高分子黏合剂在低温烧烤过程后，仍会存在于电阻中，其亲水性将成为日后电阻的阻值随环境变化的主因，以致于无法制造阻值精确，且恒久不变的电阻。再者，薄膜电阻的制造过程中，所使用的温度及药液均是传统电路板制作方法相同，所制成的嵌入式电阻，其阻值精确度及阻值稳定性均远优于厚膜式。可惜镀镍铜箔生产困难，目前只有国外少数厂商有办法制造生产，而导致价格十分昂贵。另外，虽然有相关技术是使用无电解浸镀技术，其却因制程因素而导致所制造的薄膜电阻附着不佳，因而无法正式产量化上市。因此，本发明基于习用印刷电路板的嵌入式薄膜电阻制造方法所具有的缺点进行发明。
《解决问题的技术手段》
本发明是利用一印刷电路板的嵌入式薄膜电阻制造方法，以实际解决一个甚至系数个前述相关技术中的限制及缺点。
本发明的印刷电路板的嵌入式薄膜电阻制造方法，再者，本发明印刷电路板的嵌入式薄膜电阻制造方法制程及其达成的电路板结构，只是一具体化的实施例。本发明主要是欲在单面或双面或多层电路板或增层式(build-up)电路板中，至少形成一电阻层，使得该电阻层可通过蚀刻技术，而形成数个依电路板的电路设计所需的电阻元件。
《相较于先前技术的功效》
基于前述本发明印刷电路板的嵌入式薄膜电阻制造方法，其可达到以下效果：
1.本发明印刷电路板的嵌入式薄膜电阻制造方法，在印刷电路板中形成薄膜电阻，可达到节省电路板放置电阻的空间，进而让电路布的更密，缩小电路板的尺寸。
2.本发明印刷电路板的嵌入式薄膜电阻制造方法，在印刷电路板中形成薄膜电阻，可减低甚至免除传统电阻两端接脚的电容效应，增强信号传输的速度及品质，尤其在高频线路上，效果更明显。
3.本发明印刷电路板的嵌入式薄膜电阻制造方法，其中，该薄膜电阻层的制程与一般导电线路的制程相去不大，因此，可通过相同的设备完成，而无需添购太多新型的设备。
4.本发明印刷电路板的嵌入式薄膜电阻制造方法，其中，该薄膜电阻层的制程与一般导电线路的制程一样，皆具有产量化及降低制造成本的优点。
为使本领域的技术人员了解本发明的目的、特征及功效，现通过下述具体实施例，并配合所附附图，对本发明详加说明如后。
附图说明
图1为显示本发明印刷电路板的嵌入式薄膜电阻制造方法的具体化实施例的流程图；
图2A—图2F为显示关于图1的制程示意图；
图3为显示本发明印刷电路板的嵌入式薄膜电阻制造方法的另一具体化实施例的流程图；
图4A—图4I为显示关于图3的制程示意图；
图5A—图5E为显示本发明印刷电路板的嵌入式薄膜电阻制造方法中关于多次沉积电阻层制程示意图。
图中
1   基材             2  导电层
21  布线             22 电阻井
23  电阻窗           3  活化层
4   电阻层           41 电阻元件
42  接触点           5  隔离膜
具体实施方式
参考图1为显示本发明印刷电路板的嵌入式薄膜电阻结构具体实施例的流程图，其各步骤依次说明如下：
步骤101，在绝缘材料所制成的一基材1上表面形成一导电层2，该导电层2并形成电路所需的布线21，且依电路所需的电阻位置及尺寸，而截断该布线21形成对应的数个电阻井22，参考图2A所显示。
前述的该导电层2中的布线21及各个电阻井22是通过一般的导线制程所形成，例如减成法(subtractive)或加成法(additive)或半加成法(semi-additive)等制程，且该导电层2的材质是铜或铝或其它良导电体或其合金。
步骤102，在该导电层2中的各个电阻井22上分别涂布一活化层3，通过活化该基材1于各个电阻井22所裸露的化学聚合物绝缘接口，参考图2B所显示。
前述的该活化层3可以是胶体钯或其它适当的活化剂，且可通过网版印刷或移印法或喷涂法或浸泡法所形成。
步骤103，接着将电路板浸入一无电解化学浸镀镍液中，在该活化层3上镀上一电阻层4，直到该电阻层4厚度沉积至预期厚度，参考图2C所显示。
前述的电阻层4可以是磷镍或磷钯合金，或其它金属材质，而具有相当的电阻特性。
步骤104，依电路所需的电阻位置及尺寸，在该电阻层4上表面涂布一层抗蚀刻的隔离膜5，参考图2D所显示。
前述的隔离膜5可以是通过网版印刷或曝光显影技术所形成，且其材料可以是抗蚀刻干膜或湿膜或油墨或胶膜或防焊油墨。
步骤105，蚀刻该电阻层4，使得该电阻层4对应该隔离膜5的布置位置及尺寸而形成数个电阻元件41，且各个电阻元件41两端会分别形成一接触点42以连接该导电层2中所对应的布线21，参考图2E所显示。
步骤106，剥除该电阻层4上的隔离膜5，参考图2F所显示。
前述的电阻层4上的隔离膜5若是使用防焊油墨，则可不剥除。
步骤107，使用一雷射调阻器，将该电阻层4的各个电阻元件41进行精密切割，由此调整各个电阻元件41的形状及尺寸，而增进各电阻元件41的阻值精确度。
前述步骤中，为保护该电阻层4中各个电阻元件41的阻值不受后续制程的影响而改变，可于各个电阻元件41上涂布保护油墨并烤固；此保护油墨亦可于雷射调阻前先进行涂布并烤固后，再进行雷射调阻，以减少调阻后，印刷烤固对电阻的影响。
参考图3为显示本发明印刷电路板的嵌入式薄膜电阻结构另一具体实施例的流程图，其各步骤依次说明如下：
步骤201，在绝缘材料所制成的一基材1上表面，形成一导电层2，且该导电层2依电路所需的电阻位置及尺寸，而贯穿形成对应的数个电阻窗23，参考图4A所显示。
前述的该导电层2的材质是铜或铝或其它良导电体或其合金。
步骤202，在至少包含该导电层2中的各个电阻窗23上分别涂布一活化层3，由此活化该基材1于各个电阻窗23所裸露的化学聚合物绝缘接口，参考图4B所显示。
前述的该活化层3可以是胶体钯或其它适当的活化剂，且可通过网版印刷或移印法或喷涂法或浸泡法所形成。
步骤203，接着将电路板浸入一无电解化学浸镀镍液中，在该活化层3上镀上一电阻层4，直到该电阻层4厚度沉积至预期厚度，参考图4C所显示。
前述的电阻层4可以是磷镍或磷钯合金，或其它金属材质，而具有相当的电阻特性。
步骤204，依电路所需的导电线路位置及尺寸，在该电阻层4上表面涂布一层抗蚀刻的隔离膜5，参考图4D所显示。
前述的隔离膜5可以是通过网版印刷或曝光显影技术所形成，且其材料可以是抗蚀刻干膜或湿膜或油墨或胶膜或防焊油墨。
步骤205，蚀刻该电阻层4及导电层2，使得该导电层2对应该隔离膜5的布置位置及尺寸而形成电路所需的布线21，参考图4E所显示。
步骤206，剥除该电阻层4上的隔离膜5，参考图4F所显示。
步骤207，依电路所需的电阻位置及尺寸，在该电阻层4上表面涂布一层抗蚀刻的隔离膜5’，参考图4G所显示。
步骤208，蚀刻该电阻层4，使得该电阻层4对应该隔离膜5’的布置位置及尺寸而形成数个电阻元件41，且各个电阻元件41会分别形成两个接触点42以连接该导电层2中所对应的布线21，参考图4H所显示。
步骤209，剥除该电阻层4上的隔离膜5’，参考图4I所显示。
前述的电阻层4上的隔离膜5’若是使用防焊油墨，则可不剥除。
步骤210，使用一雷射调阻器，将该电阻层4的各个电阻元件41进行精密切割，由此调整各个电阻元件41的形状及尺寸，而增进各电阻元件41的阻值精确度。
前述步骤205至209是先蚀刻进行该导电层2的布线21布置，再进行蚀刻该电阻层4而形成各个电阻元件41，如果需更严格的精确度，则可同时进行该导电层2及电阻层4的蚀刻，因此，首先蚀刻该导电层2及电阻层4，使得该导电层2及电阻层4分别对应该隔离膜5的布置位置及尺寸而形成电路所需的布线21及该电阻层4的各个电阻元件41；接着，剥除该导电层2及该电阻层4上的隔离膜5后，依电路所需的电阻位置及尺寸，在该导电层2及该电阻层4上表面涂布一层抗蚀刻的隔离膜5’；最后蚀刻该电阻层4，由此去除该导电层2上多余的电阻层4，而留下各个电阻元件41且各个电阻元件41分别形成两个接触点42以连接该导电层2中所对应的布线21，再剥除该电阻层4上的隔离膜5’。
前述步骤中，为保护该电阻层4中各个电阻元件41的阻值不受后续制程的影响而改变，可于各个电阻元件41上涂布保护油墨并烤固；此保护油墨亦可于雷射调阻前先进行涂布并烤固后，再进行雷射调阻，以减少调阻后，印刷烤固对电阻的影响。
前述步骤中，该电阻层4主要是通过其电阻材质本身的电阻系数、电阻材质的沉积厚度及各个电阻元件41的几何尺寸而达成所需的电阻值，然而，由于同一次沉积的电阻层4所形成的各个电阻元件41的电阻系数及沉积厚度都一样，使得只能通过调整各个电阻元件41的几何尺寸而达到所需的电阻值。若这些电阻元件41中的电阻值差异很大时，会形成部分电阻元件41尺寸过大，且其电阻值会有所限制。因此，此时必须分次沉积该电阻层4，其电阻层4各个电阻元件41的形成方法是先沉积一种特定电阻系数及沉积厚度的电阻层4，参考图5A所显示，接着依照前述的制程，完成所需的数个电阻元件41，参考图5B所显示，各个电阻元件41将具有相同的电阻系数及沉积厚度，而可以有不同几何尺寸，用以达到其所需的电阻值。当完成前述的第一层电阻层4后，可先形成一隔离膜5保护第一层电阻层4，参考图5C所显示，再沉积另一种特定电阻系数及沉积厚度的第二电阻层4’，参考图5D所显示，且同样依照前述的制程，完成所需的数个电阻元件41’，参考图5E所显示，各个电阻元件41’将具有相同的电阻系数及沉积厚度，而可以有不同几何尺寸，用以达到其所需的电阻值。依照前述二层电阻层4的方式，可再增加数道电阻层4沉积制程，因此可达到电阻值差异很大的电阻元件41或41’。
前述通过多次沉积所形成的各个电阻层4或4’中的电阻元件41或41’，可最后再以蚀刻或雷射雕刻的方式，一起进行尺寸修正，由此达到所需的电阻值。
参考图2F及图4I所显示，通过前述的制程，所完成的电路板主要是由一基材1顶端依次形成一导电层2及一电阻层4所构成。其中，该电阻层4具有数个电阻元件41，各个电阻元件41依电路板的电路设计所需，而分别具有特定的电阻值。前述的各个电阻元件41分别形成两个接触点42，各个接触点42是对应该导电层2中的各个布线21而形成电气连接。
再者，本发明印刷电路板的嵌入式薄膜电阻制造方法制程及其达成的电路板结构，只是一具体化的实施例。本发明是可通过一般的电路板压合技术而形成单面或双面或多层电路板或增层式电路板，并在任一层中形成一电阻层4，使得该电阻层4可通过蚀刻技术，而形成数个依电路板的电路设计所需的电阻元件41；且至少形成一导电层2，使得该导电层2形成数个依电路板的电路设计所需的布线21，并以电气连接对应的各个电阻元件41及各个布线21。
虽然本发明已以一具体实施例揭示如上，但是其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应当视后附的权利要求书所界定的范围为准。

Claims (28)

1.一种印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，其步骤包括：
(a)绝缘材料所制成的一基材上表面，形成一导电层，该导电层并形成电路所需的布线，且依电路所需的电阻位置及尺寸，而截断在该布线形成对应的数个电阻井；
(b)在该导电层中的各个电阻井上分别涂布一活化层，由此活化该基材于各个电阻井所裸露的化学聚合物绝缘接口；
(c)电路板浸入一无电解化学浸镀镍液中，在该活化层上镀上一电阻层，直到该电阻层厚度沉积至预期厚度；
(d)依电路所需的电阻位置及尺寸，在该电阻层上表面涂布一层抗蚀刻的隔离膜；
(e)蚀刻该电阻层，使得该电阻层对应该隔离膜的布置位置及尺寸而形成数个电阻元件，且各个电阻元件会分别形成两个接触点以连接该导电层中所对应的布线。
2.根据权利要求1所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该活化层可以是胶体钯或其它适当的活化剂，且可通过网版印刷或移印法或喷涂法或浸泡法所形成。
3.根据权利要求1所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层可以是磷镍或磷钯合金，或其它金属材质，而具有相当的电阻特性。
4.根据权利要求1所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该隔离膜可以是通过网版印刷或曝光显影技术所形成。
5.根据权利要求1所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层上的隔离膜可以是使用抗蚀刻干膜或湿膜或油墨或胶膜或防焊油墨。
6.根据权利要求1所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，最后可使用一雷射调阻器，将该电阻层中的各个电阻元件进行精密切割，藉以调整各个电阻元件的形状及尺寸，而增进各电阻元件的阻值精确度。
7.根据权利要求6所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，可于各个电阻元件上涂布保护油墨并烤固；此保护油墨亦可于雷射调阻前先进行涂布并烤固后，再进行雷射调阻，以减少调阻后，印刷烤固对电阻的影响。
8.根据权利要求1所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层的加工程序是首先沉积第一种电阻系数及沉积厚度的电阻层，并加工形成数个电阻元件，用以配合电路所需；接着，再沉积第二种特定电阻系数及沉积厚度的电阻层，并加工形成数个电阻元件，用以配合电路所需。
9.根据权利要求8所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，各个电阻层中的电阻元件，可最后再以蚀刻或雷射雕刻的方式，一起进行尺寸修正，由此达到所需的电阻值。
10.根据权利要求8所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，可重复各层电阻层的加工制程，用以增加数层电阻层，而形成数个电阻元件。
11.一种印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，其步骤包括：
(a)在绝缘材料所制成的一基材上表面，形成一导电层，该导电层并形成电路所需的布线，且依电路所需的电阻位置及尺寸，而截断该布线形成对应的数个电阻井；
(b)依电路所需的电阻位置、尺寸及数个接触点，于该导电层上所对应的区域及该导电层中的各个电阻井上分别涂布一活化层；
(c)将电路板浸入一无电解化学浸镀镍液中，在该活化层上镀上一电阻层，直到该电阻层厚度沉积至预期厚度。
12.根据权利要求11所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该活化层可以是胶体钯或其它适当的活化剂，且可通过网版印刷或移印法或喷涂法或浸泡法所形成。
13.根据权利要求11所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层可以是磷镍或磷钯合金，或其它金属材质，而具有相当的电阻特性。
14.根据权利要求11所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层上的隔离膜可以是使用抗蚀刻干膜或湿膜或油墨或胶膜或防焊油墨。
15.根据权利要求11所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，最后可使用一雷射调阻器，将该电阻层中的各个电阻元件进行精密切割，由此调整各个电阻元件的形状及尺寸，而增进各电阻元件的阻值精确度。
16.根据权利要求15所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，可于各个电阻元件上涂布保护油墨并烤固；此保护油墨亦可于雷射调阻前先进行涂布并烤固后，再进行雷射调阻，以减少调阻后，印刷烤固对电阻的影响。
17.根据权利要求11所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层的加工程序是首先沉积第一种电阻系数及沉积厚度的电阻层，并加工形成数个电阻元件，用以配合电路所需；接着，再沉积第二种特定电阻系数及沉积厚度的电阻层，并加工形成数个电阻元件，用以配合电路所需。
18.根据权利要求17所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，各个电阻层中的电阻元件，可最后再以蚀刻或雷射雕刻的方式，一起进行尺寸修正，由此达到所需的电阻值。
19.根据权利要求17所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，可重复各层电阻层的加工制程，用以增加数层电阻层，而形成数个电阻元件。
20.一种印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，其步骤包括：
(a)在绝缘材料所制成的一基材上表面，至少形成一导电层，且该导电层依电路所需的电阻位置及尺寸，而贯穿形成对应的数个电阻窗；
(b)在该导电层中的各个电阻窗上分别涂布一活化层，由此活化该基材于各个电阻窗所裸露的化学聚合物绝缘接口；
(c)将电路板浸入一无电解化学浸镀镍液中，在该活化层上镀上一电阻层，直到该电阻层厚度沉积至预期厚度；
(d)依电路所需的导电线路位置及尺寸，在该电阻层上表面涂布一层抗蚀刻的隔离膜；
(e)蚀刻该电阻层及导电层，使得该导电层对应该隔离膜的布置位置及尺寸而形成电路所需的布线；
(f)剥除该电阻层上的隔离膜；
(g)依电路所需的电阻位置及尺寸，在该电阻层上表面涂布一层抗蚀刻的隔离膜；
(h)蚀刻该电阻层，使得该电阻层对应该隔离膜的布置位置及尺寸而形成数个电阻元件，且各个电阻元件会分别形成两个接触点以连接该导电层中所对应的布线。
21.根据权利要求20所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该活化层可以是胶体钯或其它适当的活化剂，且可通过网版印刷或移印法或喷涂法或浸泡法所形成。
22.根据权利要求20所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层可以是磷镍或磷钯合金，或其它金属材质，而具有相当的电阻特性。
23.根据权利要求14所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层上的隔离膜可以是使用抗蚀刻干膜或湿膜或油墨或胶膜或防焊油墨。
24.根据权利要求20所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，最后可使用一雷射调阻器，将该电阻层中的各个电阻元件进行精密切割，由此调整各个电阻元件的形状及尺寸，而增进各电阻元件的阻值精确度。
25.根据权利要求24所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，可于各个电阻元件上涂布保护油墨并烤固；此保护油墨亦可于雷射调阻前先进行涂布并烤固后，再进行雷射调阻，以减少调阻后，印刷烤固对电阻的影响。
26.根据权利要求20所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，该电阻层的加工程序是首先沉积第一种电阻系数及沉积厚度的电阻层，并加工形成数个电阻元件，用以配合电路所需；接着，再沉积第二种特定电阻系数及沉积厚度的电阻层，并加工形成数个电阻元件，用以配合电路所需。
27.根据权利要求26所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，各个电阻层中的电阻元件，可最后再以蚀刻或雷射雕刻的方式，一起进行尺寸修正，由此达到所需的电阻值。
28.根据权利要求26所述的印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，可重复各层电阻层的加工制程，用以增加数层电阻层，而形成数个电阻元件。
CNB2004100372602A 2004-04-30 2004-04-30 印刷电路板的嵌入式薄膜电阻制造方法 Expired - Fee Related CN100482037C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2004100372602A CN100482037C (zh) 2004-04-30 2004-04-30 印刷电路板的嵌入式薄膜电阻制造方法
DE200560007417 DE602005007417D1 (de) 2004-04-30 2005-04-28 Verfahren zur Herstellung von eingebetteten Dünnschichtwiderständen
EP20050009384 EP1592289B1 (en) 2004-04-30 2005-04-28 Method for fabricating embedded thin film resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100372602A CN100482037C (zh) 2004-04-30 2004-04-30 印刷电路板的嵌入式薄膜电阻制造方法

Publications (2)

Publication Number Publication Date
CN1691874A CN1691874A (zh) 2005-11-02
CN100482037C true CN100482037C (zh) 2009-04-22

Family

ID=34935917

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100372602A Expired - Fee Related CN100482037C (zh) 2004-04-30 2004-04-30 印刷电路板的嵌入式薄膜电阻制造方法

Country Status (3)

Country Link
EP (1) EP1592289B1 (zh)
CN (1) CN100482037C (zh)
DE (1) DE602005007417D1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222819B (zh) * 2007-01-09 2011-05-18 健鼎科技股份有限公司 嵌入式被动元件的制造方法
JP6110113B2 (ja) * 2012-11-20 2017-04-05 株式会社日本マイクロニクス 多層配線基板、及びその製造方法
WO2019066815A1 (en) * 2017-09-27 2019-04-04 Intel Corporation SUBSTRATE WITH INTEGRATED RESISTIVE CIRCUIT MEMBER AND METHOD FOR PROVIDING THE SAME
CN108990270A (zh) * 2018-08-07 2018-12-11 江苏普诺威电子股份有限公司 平面内埋薄膜电阻pcb板及其加工工艺
CN111642075A (zh) * 2020-07-03 2020-09-08 广东兴达鸿业电子有限公司 单面电阻线路板的制作方法及多层pcb板的制作方法
CN115720414B (zh) * 2023-01-10 2023-05-05 四川斯艾普电子科技有限公司 一种厚薄膜防打火电路板形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163760A2 (de) * 1984-06-05 1985-12-11 Nippon Mektron, Ltd. Gedruckte Schaltung mit integriertem elektronischem Widerstand und Verfahren zu ihrer Herstellung
ES2224209T3 (es) * 1996-10-16 2005-03-01 Macdermid Incorporated Procedimiento para la fabricacion de placas de circuito impreso con resistencias metalizadas impresas.
US6767445B2 (en) * 2002-10-16 2004-07-27 Peter Kukanskis Method for the manufacture of printed circuit boards with integral plated resistors

Also Published As

Publication number Publication date
EP1592289B1 (en) 2008-06-11
DE602005007417D1 (de) 2008-07-24
CN1691874A (zh) 2005-11-02
EP1592289A1 (en) 2005-11-02

Similar Documents

Publication Publication Date Title
US7617591B2 (en) Method for fabricating embedded thin film resistors of printed circuit board
US6021050A (en) Printed circuit boards with integrated passive components and method for making same
EP1895820B1 (en) Wired circuit board and production method thereof
US6631551B1 (en) Method of forming integral passive electrical components on organic circuit board substrates
CN100473258C (zh) 电子零部件及其制造方法
JPS5852900A (ja) セラミツク多層配線板の製造方法
CN101467501B (zh) 印制电路板及该印制电路板的制造方法
CN100482037C (zh) 印刷电路板的嵌入式薄膜电阻制造方法
KR20220010523A (ko) 맞춤형 저항을 갖는 후막 저항기 및 제조방법
CN101321436A (zh) 内置电阻元件的印刷布线板的制造方法
CN101184363B (zh) 具有埋置电阻器的印刷电路板及其制备方法
WO2000060622A1 (en) Thick-film on metal encoder element
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
TWI831415B (zh) 厚膜電阻元件的製作方法
JPH0595071U (ja) 厚膜回路基板
KR100714354B1 (ko) 인쇄회로기판의 임베디드 박막 저항기의 제조 방법
JPH0834350B2 (ja) セラミック多層配線基板
JP2839262B2 (ja) チップ抵抗器とその製造方法
TW202416302A (zh) 厚膜電阻元件的製作方法
CN118053639A (zh) 厚膜电阻元件及其制作方法
JPH0744343B2 (ja) 抵抗内蔵型多層基板
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP2005332870A (ja) プリント基板の埋め込み式薄膜抵抗の製造方法
Clatterbaugh et al. Electrical Characterisation and Design of Multilayer Thick Film Circuit Boards for High Speed Digital Applications
CN115349034A (zh) 电路上的灰色层或黑色层的电沉积方法，以及用于包括该层的芯片卡的电子模块的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: XINQIANG SCIENCE AND TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: ACE TRY ELECTRONICS( SHENZHEN ) CO., LTD.

Effective date: 20091225

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20091225

Address after: Taipei City, Taiwan, China

Patentee after: Xinqiang Science & Technology Co., Ltd.

Address before: 9 floor, building 413, four Bagua Road, Futian District, Shenzhen, Guangdong

Patentee before: COPAM Electronic (Shenzhen) Co.,Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20130430