CN118053639A - 厚膜电阻元件及其制作方法 - Google Patents

厚膜电阻元件及其制作方法 Download PDF

Info

Publication number
CN118053639A
CN118053639A CN202211396400.XA CN202211396400A CN118053639A CN 118053639 A CN118053639 A CN 118053639A CN 202211396400 A CN202211396400 A CN 202211396400A CN 118053639 A CN118053639 A CN 118053639A
Authority
CN
China
Prior art keywords
layer
resistor
thick film
protective layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211396400.XA
Other languages
English (en)
Inventor
叶秀兰
曾俊伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Day Two Polytron Technologies Inc
Original Assignee
Day Two Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Day Two Polytron Technologies Inc filed Critical Day Two Polytron Technologies Inc
Priority to CN202211396400.XA priority Critical patent/CN118053639A/zh
Publication of CN118053639A publication Critical patent/CN118053639A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一种厚膜电阻元件及其制作方法,包含绝缘材料构成的基板、分别形成于所述基板的正面与背面的多个正电极和多个背电极、形成于所述基板的正面且由铜和镍构成的电阻层、披覆于所述电阻层的保护层单元、两个分别形成于所述基板的端面且用以连接所述正电极与背电极的侧边导体,及包覆所述侧边导体、所述正电极及所述背电极的镀层单元。本发明通过以卑金属作为所述电阻层的构成材料,而可减低所述厚膜电阻元件的生产成本。此外,本发明还提供所述厚膜电阻元件的制作方法。

Description

厚膜电阻元件及其制作方法
技术领域
本发明涉及一种电阻元件及其制作方法,特别是涉及一种厚膜电阻元件及其制作方法。
背景技术
电阻元件作为被动元件之一而被广泛地配置于各类电子产品中,所述电阻元件大致包含基材、设置于所述基材上的电阻,以及多个位于所述基材两侧且分别与所述电阻连接的端电极。且依据电阻的结构态样不同,可形成例如厚膜电阻元件、薄膜电阻元件,或是绕线电阻元件等不同种类的电阻元件。其中,以所述厚膜电阻元件为例,其电阻是以印刷方式设置于所述基材上,且为厚度介于数微米至数十微米的膜层结构,而有利于承受较高的电压及功率。此外,由于所述厚膜电阻元件的制程简便,且在电阻结构的设计上较为弹性,因此,适用于批量生产的小型电子元件。然而,厚膜电阻元件的电阻通常选自钌、银,或钯等贵金属材料,使所述厚膜电阻元件的生产成本较高。
发明内容
本发明的目的在于提供一种厚膜电阻元件的制作方法,以降低生产成本。
本发明厚膜电阻元件的制作方法,包含基板成型步骤、电极形成步骤、电阻形成步骤、惰性气体烧结步骤、修阻步骤、保护层形成步骤、第一分割步骤、侧边导体成型步骤、第二分割步骤及电镀步骤。
所述基板成型步骤提供由绝缘材料构成,具有彼此相对的正面及背面的箔片,于所述箔片上形成彼此间隔成阵列排列的多条纵向沟槽,及多条位于任意两条相邻的纵向沟槽之间且彼此间隔的横向沟槽,而于所述箔片上形成多个由所述纵向沟槽与所述横向沟槽共同定义而成且成阵列排列的基板,其中,每一条纵向沟槽沿第一方向延伸,每一条横向沟槽沿与所述第一方向垂直的第二方向延伸。
所述电极形成步骤是以导电材料于每一个基板的背面形成多个分别位于相对的两个侧边的背电极,以及于所述正面形成多个位于所述背电极的投影范围的正电极,且所述背电极分别邻靠于与所述基板相邻的纵向沟槽。
所述电阻形成步骤是以导电材料于所述基板的正面形成与所述正电极连接的电阻层,以取得第一半成品,其中,所述电阻层的组成材料包括铜及镍。
所述惰性气体烧结步骤是将所述第一半成品置于含有惰性气体的烧结炉中进行烧结,以取得第二半成品。
所述修阻步骤是以激光方式移除所述第二半成品的电阻层的部分结构。
所述保护层形成步骤是于所述修阻步骤后,以绝缘材料形成覆盖于经电阻修值过的所述电阻层上的保护层单元,以取得第三半成品。
所述第一分割步骤是沿着所述纵向沟槽进行切割,得到多个第四半成品,每一个第四半成品具有多个沿所述第一方向排列的基板,且每一个基板具有连接所述基板的正面及背面并对外裸露的端面。
所述侧边导体成型步骤是以导电材料于任一个第四半成品的所述基板露出的端面分别形成用以连接所述正电极与所述背电极的侧边导体,以取得第五半成品。
所述第二分割步骤是将所述第五半成品沿所述横向沟槽进行切割,得到多个各自独立的电阻半成品。
所述电镀步骤是以电镀方式于每一个电阻半成品形成包覆所述侧边导体、所述正电极及所述背电极的镀层单元,以取得多个厚膜电阻元件。
较佳地,本发明所述的厚膜电阻元件的制作方法,其中,于所述电阻层的组成材料,所述铜及镍的重量比为1:1。
较佳地,本发明所述的厚膜电阻元件的制作方法,其中,于所述惰性气体烧结步骤,是将所述第一半成品置于含有氮气的烧结炉中,以介于890℃至910℃的烧结温度进行烧结。
较佳地,本发明所述的厚膜电阻元件的制作方法,其中,所述保护层形成步骤是先以绝缘材料形成覆盖所述电阻层的保护层后,再于所述保护层的表面以印刷方式或是激光方式形成至少一个标记图案,以得到所述保护层单元。
较佳地,本发明所述的厚膜电阻元件的制作方法,其中,所述保护层单元包括依序覆盖于所述电阻层上的第一保护层及第二保护层,所述第一保护层及所述第二保护层能选自绝缘材料,且所述第一保护层及所述第二保护层的构成材料彼此可为相同或不同。
较佳地,本发明所述的厚膜电阻元件的制作方法,其中,所述镀层单元包括第一电镀层及第二电镀层,所述第一电镀层及所述第二电镀层能选自镍或锡,且所述第一电镀层的构成材料不同于所述第二电镀层的构成材料。
又,本发明的另一目的在于提供一种厚膜电阻元件。
本发明厚膜电阻元件,包含基板、电极单元、电阻层、保护层单元、两个侧边导体及镀层单元。
所述基板由绝缘材料构成,具有彼此相对的正面、背面,及连接所述正面及所述背面的端面。
所述电极单元由导电材料构成,包括多个形成于所述基板的正面,且分别位于所述基板的相对两个侧边的正电极,及多个形成于所述背面且与所述正电极的投影范围彼此对应的背电极。
所述电阻层形成于所述基板的正面,且与所述正电极连接,所述电阻层的组成材料包括铜及镍。
所述保护层单元由绝缘材料构成,且覆盖所述电阻层。
所述侧边导体由导电材料构成,形成于所述基板的端面,且邻近于形成有所述正电极及所述背电极的所述两个侧边,用以分别连接相应的所述正电极与所述背电极。
所述镀层单元由导电材料构成,用以包覆所述侧边导体及所述电极单元。
较佳地,本发明所述的厚膜电阻元件,其中,所述电阻层的组成材料所包括的铜及镍的重量比为1:1。
较佳地,本发明所述的厚膜电阻元件,其中,所述保护层单元还包括至少一个形成于所述保护层单元表面的标记图案。
较佳地,本发明所述的厚膜电阻元件,其中,所述电阻层上形成有至少一个修阻沟。
本发明的有益效果在于:利用卑金属材料(铜、镍)作为所述电阻层的构成材料,并利用含有惰性气体的烧结炉进行烧结,以避免所述电阻层在烧结过程中发生与所述烧结炉中含有惰性气体的气氛发生化学反应,可取代现有由贵金属材料构成的电阻层,进而降低所述厚膜电阻元件的生产成本。
附图说明
图1是剖视示意图,说明本发明厚膜电阻元件的实施例;
图2是流程图,说明本发明厚膜电阻元件的制作方法的实施例;
图3是示意图,说明所述制作方法的基板成型步骤中所制得的箔片;
图4~6是流程示意图,说明所述厚膜电阻元件的制作方法,且所述流程示意图是对应于图3的IV-IV割面线的剖视结构。
具体实施方式
在本发明被详细描述前,应当注意在以下的说明内容中,类似的元件是以相同的编号来表示。此外,要说明的是,本发明附图仅为表示元件间的结构及/或位置相对关系,与各元件的实际尺寸并不相关
参阅图1,本发明厚膜电阻元件,包含基板2、电极单元3、电阻层4、保护层单元5、两个侧边导体6及镀层单元7。
所述基板2由绝缘材料构成,具有彼此相对的正面21、背面22,及连接所述正面21及所述背面22的端面23。在本实施例中,所述基板2由陶瓷材料构成,并选自氧化铝。
所述电极单元3由导电材料构成,包括多个形成于所述基板2的正面21且分别位于所述基板2的相对两个侧边的正电极31,及多个形成于所述背面22且与所述正电极31的投影范围彼此对应的背电极32。在本实施例中,是以所述电极单元3具有两个分别位于所述基板2的相对两个侧边的正电极31,以及两个对应于所述正电极31的背电极32为例作说明,且所述正电极31及所述背电极32选自铜。然,实际实施时,所述正电极31及所述背电极32的材料选择及数量并不以前述的举例为限。
所述电阻层4形成于所述基板2的正面21,且部分覆盖位在所述两个侧边的所述正电极31而与所述正电极31连接,所述电阻层4由卑金属材料构成,且其组成材料包括铜及镍。较佳地,所述电阻层4的构成材料的铜及镍的重量比为1:1。在本实施例中,所述电阻层4的厚度介于7μm至15μm,并具有一条自所述电阻层4表面向下延伸形成且沿所述电阻层4表面直向延伸而成长条状的修阻沟41,且所述修阻沟41的深度约等于所述电阻层4的厚度,利用所述修阻沟41的成型可调整所述电阻层4的电阻值。
要说明的是,所述修阻沟41的深度、形状及数量等依产品设计需求可以有不同变化,例如可于所述电阻层4表面形成多条间隔排列的修阻沟41,或是形成一条成圆弧形状的修阻沟41等,只要可利用所述修阻沟41的成型以调整所述电阻层4的电阻值即可,并不以前述的举例为限。
所述保护层单元5覆盖于所述电阻层4上,用以提供保护作用以避免所述电阻层4在后续封装(Package)制程中受到毁损,包括依序覆盖于所述电阻层4上的第一保护层51、第二保护层52及多个标记图案53。所述第一保护层51及所述第二保护层52选自绝缘材料,且可为相同或不同。所述标记图案53可经由印刷或是激光等方式形成于所述绝缘材料(所述第二保护层52)表面。所述标记图案53可以为字码、几何图案,或是其它图案,且所述标记图案53的结构态样、材料及数量依实际需求及依其使用的制程方式而可以有不同变化。
于本实施例中,是以所述保护层单元5具有双层绝缘结构,且所述第一保护层51及所述第二保护层52选自环氧树脂,而所述标记图案53是利用印刷方式而于所述第二保护层52表面形成多个由绝缘材料(如环氧树脂)构成且间隔排列地标记图案53为例。然而,实际实施时,所述保护层单元5也可仅具有单层保护层,且标记图案53也可仅为一个,其数量或形式并不以附图所示为限。此外,当所述标记图案53为利用激光方式形成时,则是由直接自所述绝缘材料(所述第二保护层52)表面向下形成的图案化凹槽所构成,而无须再使用其它材料。
要说明的是,在一些实施例中,也可以视需求而无须形成所述标记图案53。
所述侧边导体6由导电材料构成,形成于所述基板2的端面23,且邻近于形成有所述正电极31及所述背电极32的所述两个侧边,用以分别连接相应的所述正电极31与所述背电极32,使位于所述基板2同一侧边的正电极31与背电极32彼此电连接,且所述侧边导体6可选自镍、铬或是镍铬合金。
所述镀层单元7由导电材料构成,用以包覆所述侧边导体6及所述电极单元3,可选自镍或锡。在本实施例中,所述镀层单元7为多层结构,并包括第一电镀层71及第二电镀层72,且所述第一电镀层71的构成材料不同于所述第二电镀层72的构成材料。在本实施例中,是以所述第一电镀层71由镍构成,所述第二电镀层72由锡构成为例。
配合图2至图6说明本发明厚膜电阻元件的制作方法,用以制得如图1所示的厚膜电阻元件200,所述制作方法包含基板成型步骤S1、电极形成步骤S2、电阻形成步骤S3、惰性气体烧结步骤S4、修阻步骤S5、保护层形成步骤S6、第一分割步骤S7、侧边导体成型步骤S8、第二分割步骤S9及电镀步骤S10。
参阅图2与图3,所述基板成型步骤S1提供由绝缘材料构成,具有彼此相对的正面21及背面22的箔片20,并以激光切割方式于所述箔片20上形成彼此间隔而成阵列排列的多条纵向沟槽201,及多条位于任意两条相邻的纵向沟槽201之间的横向沟槽202,而于所述箔片20上形成多个由所述纵向沟槽201与所述横向沟槽202共同定义而成,且成阵列排列的基板2。每一纵向沟槽201沿第一方向X延伸,每一横向沟槽202沿与所述第一方向X垂直的第二方向Y延伸。在本实施例中,所述纵向沟槽201与所述横向沟槽202为自所述箔片20的正面21向下延伸形成的刻痕,以作为后续供所述第一分割步骤S7及第二分割步骤S9的分割线。
要说明的是,所述纵向沟槽201与所述横向沟槽202依据制程方式或是所述箔片20的材料选择不同而有不同的深度。在一些实施例中,所述纵向沟槽201与所述横向沟槽202为贯穿所述箔片20,且所述横向沟槽202不与相邻的纵向沟槽201彼此连通。
续参阅图2与图4,所述电极形成步骤S2是以导电材料经由印刷或是涂布方式于每一基板2的背面22形成两个分别位于所述基板2相对两个侧边的背电极32,以及于所述正面21形成两个与所述背电极32的投影范围彼此对应的正电极31,且所述背电极32分别邻靠于与所述基板2相邻的所述纵向沟槽201。
所述电阻形成步骤S3是以导电材料经由印刷或是涂布方式于每一基板2的正面21形成与所述正电极31连接,且厚度介于7μm至15μm的所述电阻层4,以取得第一半成品300。所述电阻层4由卑金属构成,其组成材料包括铜及镍。较佳地,所述铜与镍的重量比为1:1。
所述惰性气体烧结步骤S4是将所述第一半成品300置于含有惰性气体的烧结炉(图未示)中进行烧结,以取得第二半成品400。在本实施例中,是将所述第一半成品300置于含有氮气(N2)的烧结炉中,且控制令所述烧结炉中的氧气含量不大于10ppm,接着以介于890℃至910℃的烧结温度进行烧结,使所述电阻层4与所述基板2之间发生熔结以提升所述电阻层4与所述基板2间的接合力,进而固化所述电阻层4。此外,通过将所述第一半成品300置于充满惰性气体的气氛的烧结炉中进行烧结,可防止由卑金属(铜及/或镍)构成的所述电阻层4在烧结的过程中与所述烧结炉中的气氛发生化学反应,导致所述电阻层4的电性不符合预期。较佳地,于所述惰性气体烧结步骤S4的烧结温度为900℃。
所述修阻步骤S5是以激光方式移除所述第二半成品400的电阻层4的部分结构,以在所述电阻层4上形成沿所述第一方向X直向延伸且贯穿所述电阻层4的修阻沟41,而可经由所述修阻沟41的成型对所述电阻层4进行电阻修值,使其电阻值符合预期。
配合参阅图2与图5,所述保护层形成步骤S6是于所述修阻步骤S5后,以绝缘材料经由印刷方式形成依序覆盖于经电阻修值过的所述电阻层4上的由环氧树脂构成的所述第一保护层51,及由环氧树脂构成的所述第二保护层52,且所述第一保护层51部分填入所述修阻沟41,以防止所述保护层单元5与所述电阻层4间产生空隙。之后,以环氧树脂经由印刷方式于所述保护层单元5的表面上形成间隔排列的所述标记图案53,并在形成所述标记图案53后,以热处理方式(制程温度约为200℃)固化所述保护层单元5,提升所述电阻层4与所述保护层单元5之间的接合力,以取得第三半成品500。
在其它实施例中,所述标记图案53也可以为经由激光方式移除所述保护层单元5表面的部分结构,而形成的图案化凹槽(图未示),或是,也可依需求无须形成所述标记图案53,而于所述保护层单元5形成后直接以热处理方式进行固化。此外,所述热处理方式的参数条件(例如制程温度、环境气氛,以及加热时间等)会依据所述保护层单元5的材料组成、厚度而不同,其具体的制程步骤以及参数细节如何调整已为相关领域者所知悉,在此不多加赘述。
所述第一分割步骤S7是沿着所述第三半成品500的所述纵向沟槽201(见图3)进行切割,得到多个彼此独立的第四半成品600,且每一第四半成品600具有多个沿所述第一方向X排列的基板2,且令每一基板2沿所述第一方向X的端面23对外露出。
配合参阅图2与图6,所述侧边导体成型步骤S8是以导电材料经由溅镀方式于任一第四半成品600(见图5)的所述基板2露出的端面23分别形成用以连接所述正电极31与所述背电极32的所述侧边导体6,以取得第五半成品700。在本实施例中,所述侧边导体6可选自镍、铬或是镍铬合金。
所述第二分割步骤S9是将所述第五半成品700沿所述横向沟槽202(见图3)进行切割,得到多个如图6所示的各自独立的电阻半成品800。
所述电镀步骤S10是以电镀方式于每一电阻半成品800上形成包覆所述侧边导体6、所述正电极31及所述背电极32的镀层单元7,以取得多个如图1所示的厚膜电阻元件200。且所述镀层单元7包括自所述侧边导体6及所述电极单元3表面依序形成由镍构成的所述第一电镀层71及由锡构成的所述第二电镀层72。
最后,可将以前述制作方法所取得的厚膜电阻元件200进行封装制程(Package)。首先,利用电阻测量器测量所述厚膜电阻元件200的电阻值,并进行外观质量的筛选,进而筛除电阻值不符合预期,或是外观不良(例如其标记图案53毁损,或是所述镀层单元7的披覆度不完整等)的厚膜电阻元件200,即可将经筛选后的所述厚膜电阻元件200进行后续的封装制程,以确保本制作方法的厚膜电阻元件200具有较高的良率。
综上所述,本发明厚膜电阻元件200利用卑金属材料(铜、镍)作为所述电阻层4的构成材料,且于所述惰性气体烧结步骤S4中经由烧结以固化所述电阻层4的过程中,利用氮气作为烧结炉的气氛,可防止所述电阻层4在烧结固化的过程中发生化学反应,而能取代现有由贵金属材料构成的电阻层,进而降低所述厚膜电阻元件200的生产成本,故确实可达成本发明的目的。

Claims (10)

1.一种厚膜电阻元件的制作方法,其特征在于:包含:
基板成型步骤,提供由绝缘材料构成,具有彼此相对的正面及背面的箔片,于所述箔片上形成彼此间隔成阵列排列的多条纵向沟槽,及多条位于任意两条相邻的纵向沟槽之间且彼此间隔的横向沟槽,而于所述箔片上形成多个由所述纵向沟槽与所述横向沟槽共同定义而成且成阵列排列的基板,其中,每一条纵向沟槽沿第一方向延伸,每一条横向沟槽沿与所述第一方向垂直的第二方向延伸;
电极形成步骤,以导电材料于每一个基板的背面形成多个分别位于相对的两个侧边的背电极,以及于所述正面形成多个位于所述背电极的投影范围的正电极,且所述背电极分别邻靠于与所述基板相邻的纵向沟槽;
电阻形成步骤,以导电材料于所述基板的正面形成与所述正电极连接的电阻层,以取得第一半成品,其中,所述电阻层的组成材料包括铜及镍;
惰性气体烧结步骤,将所述第一半成品置于含有惰性气体的烧结炉中进行烧结,以取得第二半成品;
修阻步骤,以激光方式移除所述第二半成品的电阻层的部分结构;
保护层形成步骤,于所述修阻步骤后,以绝缘材料形成覆盖于经电阻修值过的所述电阻层上的保护层单元,以取得第三半成品;
第一分割步骤,沿着所述纵向沟槽进行切割,得到多个第四半成品,每一个第四半成品具有多个沿所述第一方向排列的基板,且每一个基板具有连接所述基板的正面及背面并对外裸露的端面;
侧边导体成型步骤,以导电材料于任一个第四半成品的所述基板露出的端面分别形成用以连接所述正电极与所述背电极的侧边导体,以取得第五半成品;
第二分割步骤,将所述第五半成品沿所述横向沟槽进行切割,得到多个各自独立的电阻半成品;及
电镀步骤,以电镀方式于每一个电阻半成品形成包覆所述侧边导体、所述正电极及所述背电极的镀层单元,以取得多个厚膜电阻元件。
2.根据权利要求1所述的厚膜电阻元件的制作方法,其特征在于:于所述电阻层的组成材料,所述铜及镍的重量比为1:1。
3.根据权利要求1所述的厚膜电阻元件的制作方法,其特征在于:于所述惰性气体烧结步骤,是将所述第一半成品置于含有氮气的烧结炉中,以介于890℃至910℃的烧结温度进行烧结。
4.根据权利要求1所述的厚膜电阻元件的制作方法,其特征在于:所述保护层形成步骤是先以绝缘材料形成覆盖所述电阻层的保护层后,再于所述保护层的表面以印刷方式或激光方式形成至少一个标记图案,以得到所述保护层单元。
5.根据权利要求1所述的厚膜电阻元件的制作方法,其特征在于:所述保护层单元包括依序覆盖于所述电阻层上的第一保护层及第二保护层,所述第一保护层及所述第二保护层能选自绝缘材料,且所述第一保护层及所述第二保护层的构成材料彼此为相同或不同。
6.根据权利要求1所述的厚膜电阻元件的制作方法,其特征在于:所述镀层单元包括第一电镀层及第二电镀层,所述第一电镀层及所述第二电镀层能选自镍或锡,且所述第一电镀层的构成材料不同于所述第二电镀层的构成材料。
7.一种厚膜电阻元件,其特征在于:包含:
基板,由绝缘材料构成,具有彼此相对的正面、背面,
及连接所述正面及所述背面的端面;
电极单元,由导电材料构成,包括多个形成于所述基板的正面且分别位于所述基板的相对两个侧边的正电极,及多个形成于所述背面且与所述正电极的投影范围彼此对应的背电极;
电阻层,形成于所述基板的正面,且与所述正电极连接,
所述电阻层的组成材料包括铜及镍;
保护层单元,由绝缘材料构成,且覆盖所述电阻层;
两个侧边导体,由导电材料构成,形成于所述基板的端面,且邻近于形成有所述正电极及所述背电极的所述两个侧边,用以分别连接相应的所述正电极与所述背电极;及
镀层单元,由导电材料构成,用以包覆所述侧边导体及所述电极单元。
8.根据权利要求7所述的厚膜电阻元件,其特征在于:所述电阻层的组成材料所包括的铜及镍的重量比为1:1。
9.根据权利要求7所述的厚膜电阻元件,其特征在于:所述保护层单元还包括至少一个形成于所述保护层单元表面的标记图案。
10.根据权利要求7所述的厚膜电阻元件,其特征在于:所述电阻层上形成有至少一个修阻沟。
CN202211396400.XA 2022-11-09 2022-11-09 厚膜电阻元件及其制作方法 Pending CN118053639A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211396400.XA CN118053639A (zh) 2022-11-09 2022-11-09 厚膜电阻元件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211396400.XA CN118053639A (zh) 2022-11-09 2022-11-09 厚膜电阻元件及其制作方法

Publications (1)

Publication Number Publication Date
CN118053639A true CN118053639A (zh) 2024-05-17

Family

ID=91047040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211396400.XA Pending CN118053639A (zh) 2022-11-09 2022-11-09 厚膜电阻元件及其制作方法

Country Status (1)

Country Link
CN (1) CN118053639A (zh)

Similar Documents

Publication Publication Date Title
EP0829886B1 (en) Chip resistor and a method of producing the same
KR100333297B1 (ko) 저항기 및 그 제조방법
US6631551B1 (en) Method of forming integral passive electrical components on organic circuit board substrates
US5680092A (en) Chip resistor and method for producing the same
JPH01302803A (ja) チップ抵抗およびその製造方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP2000077205A (ja) 抵抗器およびその製造方法
US8854175B2 (en) Chip resistor device and method for fabricating the same
CN118053639A (zh) 厚膜电阻元件及其制作方法
US4446355A (en) Crossover construction of thermal-head and method of manufacturing same
CN100482037C (zh) 印刷电路板的嵌入式薄膜电阻制造方法
TWI831415B (zh) 厚膜電阻元件的製作方法
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JP2741762B2 (ja) 感温抵抗器およびその製造方法
JP3444240B2 (ja) チップ形ptcサーミスタの製造方法
JP2718232B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JP2718196B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JP2718178B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JPH07297006A (ja) チップ状電子部品
JPH0513201A (ja) 角形チツプ抵抗器
JPH07211509A (ja) チップ抵抗器とその製造方法
JP3739830B2 (ja) チップ状電子部品およびその製造方法
JPH1097954A (ja) 積層チップ形のcrフィルタおよびcrフィルタアレイ
JP3063333B2 (ja) 角形チップ抵抗器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination