JP2006502590A - プリント回路基板の製造方法 - Google Patents

Abstract

【課題】 メッキ処理により形成された抵抗素子を備えたプリント回路基板の製造方法であって、メッキ処理マスクを用いずにメッキ処理することが可能なプリント回路基板を提供する。
【解決手段】メッキ処理により形成される抵抗素子を備えたプリント回路基板の製造方法であって、下記工程（ａ）〜（ｅ）を含む。
（ａ）ポリマー基体を金属で被覆した金属被覆積層体の表面に、電子回路用配線パターンを印刷方法及びエッチング処理して形成するとともに、電子回路用配線パターン内に抵抗性材料をメッキ処理するための所定領域を設ける工程。
（ｂ）電子回路用配線パターンに対してレジストを適用するとともに、金属の一部が露出した露出領域を形成する工程。
（ｃ）露出領域を活性化して、活性領域を形成する工程。
（ｄ）レジストを剥離する工程。
（ｅ）活性領域と、当該活性領域外の電子回路用配線パターンと、を抵抗性材料でメッキ処理して抵抗素子を形成する工程。

Description

本発明は、メッキ処理により形成された抵抗素子を備えた両面構造又は多層構造のプリント回路基板の製造方法に関する。特に、本発明の好適態様は、金属被覆積層体タイプのプリント回路基板上に設けられた露出領域を、プリント回路基板の製造工程中に、メッキ処理を行うために選択的に活性化する工程を含むプリント回路基板の製造方法に関する。更に、本発明は、メッキ処理マスクを用いずに、メッキ処理することにより、プリント回路基板の小さな面積領域に対してもメッキ処理することができるプリント回路基板の製造方法に関する。なお、本発明の他の技術的利点については、本発明のプリント回路基板の製造方法と、従来技術とを比較することによって、さらに理解することができる。

一般に、プリント回路基板の製造方法においては、基板表面の片側等に配線回路を備えた平面状の二次元的基板が提供されている。
ここで、かかる平面状の二次元的基板は、電気絶縁性基板と、導電金属層とから構成されている複合的積層体を含んで、三次元的基板としてのプリント回路基板を提供することも一般的である。そして、その場合、導電金属層は、一層又は二層以上の平行層としての中間層であって、複数の導電金属層から構成されており、さらに、各導電金属層が電気絶縁性基板により分離されている。さらに、このような導電金属層は、プリント回路基板の配線パターンを含む積層体の露出した外側表面を有する構造内に形成されるとともに、内部に存在する中間平面に沿って形成されている。

また、プリント回路基板の製造方法に際して、最初に用いる一般的な構成の基板は、その表面に銅を被覆した銅被覆積層体である。この銅被覆積層体は、ガラス繊維で補強したエポキシ樹脂からなる電気絶縁性基板の両面に銅箔を接着して構成したものである。もちろん、電気絶縁性基板については、エポキシ樹脂以外の他の構成として、紙フェノール樹脂やポリイミド樹脂を用いることもされてきた。
また、プリント回路基板を多層基板とする場合には、最初に用いる一般的な構成の基板としては、その内部配線と呼ばれる、中間配線層を備えた銅被覆積層体を用いることができる。

また、単層プリント回路基板と、多層プリント回路基板の中間層とは、印刷技術（プリンティング）及びエッチングと呼ばれる形成技術によって製造することができる。
この製造方法を実施するにあたり、まず、感光性ポリマーを積層する、すなわち、銅被覆積層体の基板表面である銅上に塗布する。
次いで、その感光性ポリマーを、ネガ型もしくはポジ型のフォトマスク技術を用いて選択的に露光及び現像し、銅被覆積層体上に、所望の配線パターンを形成する。
次いで、表面に露出した銅をエッチングにより除去し、最後に、感光性ポリマーを除去することで、所望の配線パターンを備えた積層体を形成することができる。

その一方で、最近のプリント回路基板の製造技術として受動素子内蔵技術（ＥＰＴ）が使用されている。この製造技術は、受動素子である抵抗素子やコンデンサー等を、基板製造工程内において、プリント回路基板内に形成する技術である。
すなわち、従来の受動素子アレイの実装やネットワーク配線をキャリア基板上に配置しながら実施する受動素子形成方法と比較して、受動素子内蔵技術（ＥＰＴ）を用いることで、埋設された状態の受動素子の形成を、その基板製造工程内で実施できるという利点が得られる。つまり、かかる受動素子内蔵技術（ＥＰＴ）は、電気特性の向上、受動素子の高集積化、低消費電力化などの種々の観点から、加速的に実施されてきている形成技術である。また、このような受動素子内蔵技術（ＥＰＴ）を用いた場合、受動素子を能動素子の直下に配置することができる。したがって、それにより能動素子と、受動素子との距離を短くできるという利点を得ることができる。すなわち、受動素子内蔵技術（ＥＰＴ）を用いた場合、受動素子と、表面実装された能動素子との間に生じる寄生効果を低減することができるとともに、信号伝達の向上とクロストークの削減も可能となる。

また、受動素子内蔵技術（ＥＰＴ）の一例が、米国特許公報番号６２８１０９０において、クカンスキスらの発明として記載されているが、本発明の説明においても、当該の発明の一部又は全部の要旨を、参照しながら取り込むことができる。そして、受動素子内蔵技術（ＥＰＴ）として、以下の工程からなる形成方法を開示している。
（１）銅被覆基板（又は、多層回路パッケージ）の表面上に、所定のパターニングが施されたエッチング用レジスト層を形成する工程。
なお、この工程で形成されるレジストパターンは、ポジティブ法を用いる場合には、設計された配線領域に位置合わせして形成することが好ましく、一方、ネガティブ法を用いる場合には、配線領域と、抵抗素子を形成するための領域と、の間の領域に位置合わせして形成することが好ましい。
（２）露出された銅層をエッチングした後、残ったエッチング用レジストを除去する工程。
（３）メッキ処理する領域を活性化させる工程。
（４）抵抗素子形成領域を除く全ての領域を実質的に覆うように、基板表面上にメッキ処理マスクを適用する工程。
（５）露出領域に対して、抵抗性材料をメッキ処理する工程。
（６）メッキ処理マスクを除去する工程。
（７）基板表面上に、保護膜を形成する工程。

一方、本発明においては、メッキ処理工程において、メッキ処理マスクを用いることなく、その代わりとして、選択的に活性化する方法を用いる。したがって、銅被覆基板における表面全体を活性化されてしまうことを防いでいる。すなわち、この選択的活性化工程は、一般的には、銅被覆基板における表面全体を活性化されることを防止するためのマスクを用いて達成される。
なお、本発明におけるそれ以外のプロセスについては、米国特許公報番号６２８１０９０に開示された方法と同様の内容とすることができる。
よって、本発明の製造方法においては、従来技術の製造方法に比べて、以下の点で利点がある。

本発明の製造方法におけるひとつの注目すべき利点は、銅被膜が原因となる電気メッキ処理効果が発生しない点が挙げられる。ここで電気メッキ処理効果が生じるとは、抵抗素子における抵抗性金属材料のメッキ付着電圧や付着効率が低下してしまうことを意味する。すなわち、この電気メッキ処理効果が生じると、抵抗性金属材料がメッキ処理されないか（スキップメッキ処理現象）、もしくはメッキ処理層の厚さが極端に薄くなってしまうという問題が生じる。また、メッキ処理層の抵抗値が高くなり過ぎたり、膜質が多孔質になったりすることで、検査工程において不良となってしまうという問題が生じる。
一方、本発明の製造方法では、メッキ処理マスクを用いないことによって、銅層が本質的に存在しない領域に対してメッキ処理している。そのため、抵抗素子における電圧を変化させて抵抗性材料のメッキ処理効率を調整し、基板表面に一様にメッキ処理を行うことができる。
すなわち、本発明における製造方法によれば、メッキ処理マスクを用いることなく、全ての抵抗素子をメッキ処理により形成することにより、電気メッキ処理効果を除去することができる。

次いで、本発明の製造方法における第二の利点として、メッキ処理マスクを用いないことにより、プリント回路基板上の狭小領域をメッキ処理できる点が挙げられる。すなわち、従来のかかるメッキ処理マスクは、銅配線のエッチング処理により形成される３次元的な表面に対して、高いアスペクト比を有するために、メッキ処理溶液が、銅配線間隙のような狭小領域に入り込んだり、移動したりすることを阻害しているためである。
また、一般に、メッキ処理マスクは基板表面全体がメッキ処理されるのを防ぐためのものであるとともに、活性化された表面に対しても適用されることになる。
したがって、本発明の製造方法は、メッキ処理マスクとしてではなく、メッキ処理前の表面を選択的に活性化させるためだけにマスクを用いることを特徴とする。

また、本発明の製造方法により形成されたメッキ処理層は、厚さの均一性や表面の一様性にも優れている。更には、異なるサイズの抵抗素子に対しても驚くほど均一な抵抗値とすることができる。

また、本発明に用いられる抵抗性金属は、銅配線の顕著な酸化処理を必要としないという利点も得ることができる。すなわち、一般的には、多層基板構造に用いられる銅配線は、銅と基板との相互作用を防いだり、最小限としたりするために、酸化被膜を形成することを必要とする。しかしながら、本発明によれば、銅配線の顕著な酸化処理を実施しないために、多層基板を組み立てる作業中でも、層剥離の発生可能性を最小にすることができる。すなわち、本発明のメッキ処理溶液であれば、基板表面にバリアー層を形成することができ、層剥離防止のための追加処理を必要としないのである。

本発明は、印刷方法（プリンティング）とメッキ処理により形成された抵抗素子を備えたプリント回路基板の製造方法である。この製造方法は、基本的には、下記工程を含んでいる。
（ａ）金属被覆（多層パッケージ）積層体の表面上に、印刷方法（プリンティング）及びエッチング処理により、所望の電子回路用配線パターンを形成する工程。
なお、この工程で形成される電子回路用配線パターンは、ポジティブ法を用いる場合には、設計された配線領域に合わせて形成することが好ましく、一方、ネガティブ法を用いる場合には、配線領域と、抵抗素子を形成するための領域と、の間の領域に合わせて形成することができる。
また、この金属被覆積層体は、ポリマー基体の表面上に、電子回路用配線パターンを形成した金属被膜を備えた積層体であり、この電子回路用配線パターン内には、抵抗性材料をメッキ処理するための所定領域が設けられている。
（ｂ）電子回路用配線パターンに対して、レジスト塗布し、所望のパターンを形成するように露出させた開口部を設けて、金属被覆積層体の所定領域を露出させた露出領域を形成する工程。
（ｃ）積層体の露出領域を選択的に活性化して、メッキ処理するための活性領域を形成する工程。
（ｄ）レジストを剥離する工程。
（ｅ）活性領域を抵抗性材料でメッキ処理して抵抗素子を形成する工程。

また、本発明の別の好適態様は、電子回路用配線パターンが印刷方法（プリンティング）及びエッチング処理された後の基板に対して、レジスト塗布する前に、活性化工程の途中ではなく、調整化工程を別途設けて、実施することが好ましい。

また、本発明の別の好適態様は、上述した工程（ｂ）と、工程（ｃ）との間に、基板表面上の誘電特性（電気絶縁領域）を一様にするために、所定の誘電特性（電気絶縁特性）を有するエッチャントで表面処理することが好ましい。
この段階で基板表面上の誘電特性をエッチング処理して均一化した場合には、抵抗素子形成に用いたほとんどのメッキ処理材料に対して、メッキ層の膜厚の均一性と、所望の抵抗値が得られることが確認された。

また、本発明の別の好適態様は、工程（ｅ）の後に、抵抗素子を誘電特性材料（電気絶縁性材料）で被覆することが好ましい。これは、後工程での基板の破損を防止するためであり、結果的に得られる製品の耐久性を高めることができる。

本発明におけるプリント回路基板の製造方法は、かかるプリント回路基板上に抵抗素子を形成する形成方法であって、電気絶縁性基板で分離された２つの導電領域（配線パターン間）に、抵抗素子を形成する方法である。
この製造方法によれば、電気絶縁性基板上に抵抗性材料を、２つの導電領域間にメッキ処理する方法であって、かかる抵抗性材料は、このような２つの導電領域をつなげることになる。
また、この製造方法は、特に、メッキ処理により形成された抵抗素子を備えたプリント回路基板に有用である。さらに、この製造方法は、後述する多層積層基板を形成するためのプリント回路基板の積層にも用いることができる。

本発明の製造方法の一例として、以下の工程を含んでいる。
（ａ）金属被覆積層体の表面にエッチング用レジストを積層する工程。
なお、この工程で形成されるエッチング用レジストのパターンは、ポジティブ法を用いる場合には、設計された配線領域に位置合わせして形成することが好ましく、一方、ネガティブ法を用いる場合には、配線領域と、抵抗素子を形成するための領域と、の間の領域に位置合わせして形成することが好ましい。
（ｂ）露出された銅層をエッチングした後、残ったエッチング用レジストを除去する工程。
（ｃ）所望により、露出した表面の誘電性領域（電気絶縁領域）を、ケミカルエッチング法、プラズマエッチング法、レーザノーマリゼーション法、気相ブラスト法、サンドショットブラスト法及びサンドブラスト法からなる群から選択される少なくとも一つの方法により処理する表面処理工程。
（ｄ）露出した表面の誘電性領域（電気絶縁領域）を、所定のマスクとしてのフォトレジストを介して、選択的に活性化する工程。
（ｅ）所定のマスクとしてのフォトレジストを剥離する工程。
（ｆ）活性化された領域に対して、抵抗性材料をメッキ処理する工程。
（ｇ）所望により、メッキ処理された領域に酸化物（オキシダント）を接触させる工程。
（ｈ）所望により、永久誘電膜で抵抗素子を被覆する工程。

ここで、工程（ａ）と（ｂ）は、共に、金属被覆積層体の表面に所定パターンを形成する工程に相当する。（ここで、金属被覆積層体は、回路を形成している複数の中間層からなる多層構造であっても良い。また、この中間層は、本発明の方法で形成された抵抗素子を含んでいなくても良いが、本発明による製造方法を用いて形成することができる。）
また、この金属被覆積層体は、追加的に、その層間にスルーホールを設けても良い。
なお、この時点でスルーホールは、メッキ処理されていなくても良い。
また、工程（ａ）〜（ｂ）において重要な点は、配線パターン内に、後に抵抗性材料をメッキ処理するための特定領域（ここでは抵抗素子領域と呼ぶ）を設けるように、パターニングするということである。
この抵抗素子領域の長さや幅は、メッキ処理により形成した抵抗素子の特性に明白かつ直接的に影響を与えることになる。

また、配線部分や抵抗素子領域を形成する方法は多いが、もっとも頻繁に用いられている方法は、本発明の工程（ａ）及び（ｂ）で表されるサブトラクティブ法である。
このサブトラクティブ法は、金属（通常は銅）被覆積層体に用いられる。この金属被覆積層体は、両面に金属薄膜を付着してある誘電性基板（電気絶縁性基板）からなる。
また、この誘電性基板（電気絶縁性基板）は、典型的には、ガラス繊維により補強されたエポキシ樹脂であるが、他の電気絶縁材料を用いることもできる。
いずれにしても、金属被膜上にレジストパターンが形成されることになるが、ポジティブ法においては、レジストパターンは回路パターンの形に位置合わせして形成されることが好ましい。
一方、ネガティブ法においては、回路パターンと、抵抗素子領域と、の間の領域に位置合わせして形成されることが好ましい。

また、レジストとして最も典型的なものはフォトレジストである。
この場合、フォトレジストは液体タイプでも、ドライタイプであっても、金属表面には適している。
このフォトレジストは、フォトマスクを介して選択的に感光させることができる。
このようなフォトレジストを用いることにより、レジスト上に感光領域又は遮光領域を形成することができ、現像することでレジスト上に、所望のパターンを形成することができる。このようにレジストをパターニングした後、露出された銅層領域をエッチングすることになる。
なお、この時点で抵抗素子領域に、何も積層されていない誘電性基板（電気絶縁性基板）のままである。

工程（ｃ）は、任意的に行うことができるが、実施することが好ましい。
この理由は、かかる工程（ｃ）を実施することにより、抵抗素子が信頼性を持っていることを事前に知ることができるためである。
すなわち、電気絶縁層の表面上に形成する抵抗素子について、下地の電気絶縁層を均一にすることにより、安定かつ信頼性の高い抵抗値を備えた抵抗素子を形成することができる。
ここで、電気絶縁層を均一にする方法は幾つかあるが、例えば、気相ブラスト法、ケミカルエッチング法、プラズマエッチング法、レーザノーマリゼーション法などが挙げられ、また、機械的に均一化することもできる。
また、このように機械的に均一化する方法としては、研磨、サンドブラスト法、ショットブラスト法を用いることができる。

これらの方法の中では、ケミカルエッチング法が最も、信頼性が高く効果的な方法である。
このケミカルエッチングを実施するにあたり、エッチャントは、電気絶縁層に対して特定のものを用いることが好ましい。
すなわち、電気絶縁層としてガラスエポキシ層を用いる場合は、アルカリ過マンガン酸塩、濃硫酸、クロム酸が好ましく、またプラズマ法を用いることも好ましい。そして、過マンガン酸ナトリウムもしくは過マンガン酸カリウムを用いる場合は、濃度は苛性アルカリ１０重量％溶液中に５０ｇ／リットル、温度は６０℃以上、処理時間は２〜２０分とすることが好ましい。
もし、過マンガン酸塩を用いる場合は、膨潤剤もしくは増感剤による前処理を実施することが好ましい。その理由は、絶縁層を過マンガン酸カリウムにエッチングされやすくさせるためである。
また、エポキシ樹脂に対する典型的な膨潤剤はｍ−ピロールであり、温度３２〜４９℃、処理時間１〜５分の範囲であれば、エポキシ樹脂は十分な強度を維持することができる。
さらに、過マンガン酸塩によるエッチングの後は、過マンガン酸塩残渣を除去するために酸性還元剤を用いて処理することができる。

工程（ｄ）は、メッキ処理する表面を選択的に活性化する工程である。このとき、所定のマスクとしてのフォトレジストが用いられるが、それはフォトレジストによって被覆されない表面だけを選択的に活性化するためのものである。
この活性化処理方法は広範囲に渡り、単純なものでは、貴金属の活性化剤（もしくは公知である卑金属等の活性化剤）に単に浸漬させるものから、複雑なものでは、多数の工程からなるメッキ処理を実施するものまである。
典型的な活性化処理工程は、調整剤による処理工程（表面活性剤等）、活性化剤（二塩化鉛／二塩化錫コロイド）と、促進剤とによる処理工程の順で実施される。
また、純水リンスはそれぞれのケミカルエッチング処理の間に実施することができる。
また、この活性化処理工程の第一目的は、本発明の様に実施するか否かに係わらず、表面をメッキ処理しやすくすることである。
これまで調整化処理と活性化処理に関しては、広い範囲にわたり開示されている。ここでは、そのいずれも用いることができる。
例えば、米国特許公開公報５０３２４２７（クカンスキスら）、米国特許公開公報４９７６９９０（バッハら）米国特許公開公報４８６３７５８（ロデナイザら）に記載されている内容は、本発明において用いることができる。

また、かかる調整化工程を、フォトレジストを塗布する工程（ａ）及び（ｂ）の前に用いることができる。かかる調整化工程は、一般に、表面活性剤や有機シラン等の有機溶剤を用いて処理する工程である。
なお、調整化工程については、上述した文献に記載されている。

工程（ｅ）は、単に、所定のマスクとしてのフォトレジストを剥離する工程である。フォトレジストを使用する際、剥離はアルカリ水溶液もしくは有機溶剤を用いることができる。
ここでは溶液により剥離できるレジストを用いることが好ましい。なお、フォトレジスト剥離処理を実施した場合でも、調整化工程、活性化工程及びメッキ処理工程への悪影響はない。

また、工程（ｆ）は、露出した銅層表面に抵抗性材料をメッキ処理する工程である。この段階で、メッキ処理は、工程（ｄ）によって選択的に活性化した領域だけに行われる。すなわち、抵抗素子領域に対してもメッキ処理されるため、抵抗素子と配線パターンとを接続することができる。
このとき、メッキ処理浴の種類としては適宜選択することができる。本発明では、無電解ニッケルや、無電解リン酸パラジウムや無電解リン酸ルテニウム等の貴金属を含むメッキ処理浴が特に好ましい。更に、メッキ処理前には、表面を清浄化もしくは促進化する処理を付け加えることもできる。

また、メッキ処理金属の膜厚は、抵抗素子の抵抗値に直接影響する。したがって、このようなメッキ層の膜厚を０．０５〜０．２μｍの範囲内の値とすることが好ましく、０．１μｍ前後とすることがより好ましい。
また、メッキ処理時間については、５〜１０分の範囲内の値とすることが好ましく、使用するメッキ処理浴の種類と所望の抵抗値に従って、２〜３分の範囲内の値とすることがより好ましい。

また、このような所望の抵抗値を得るにあたり、メッキ処理種、メッキ層の膜厚、抵抗素子の長さと幅といった要因を調整することが好ましい。
例えば、メッキ処理種が、金属リンである場合には、リン含有量はメッキ処理直後における抵抗素子の抵抗値に影響することが判明している。
また、上述した全ての要因は、抵抗素子の最終的な到達抵抗値にも影響することが判明している。
また、金属メッキ処理の体積固有抵抗値は、金属中に含まれるリンの含有量に伴って増加する。例えば、ニッケルの抵抗素子を形成する場合には、リン含有量を１０重量％以上とすることが好ましい。
すなわち、メッキ処理金属として高濃度のリンを用いることにより、比較的高い体積固有抵抗値を得ることができる。
その結果、抵抗素子の到達抵抗値を所望の値にする際に、抵抗素子の長さと幅を一定にしたままメッキ層の膜厚を厚くすることができ、信頼性の高い抵抗素子を製造することができる。また、この方法であっても、生産性を損なわない程度の所要時間で実施できる。

また、工程（ｇ）は、メッキ処理により形成した抵抗素子を、さらに制御するための酸化膜を形成する工程であって、好ましくは化学的工程により実施することが好ましい。すなわち、この酸化膜の形成方法は、抵抗素子の抵抗値を上げるための方法であって、一連の作業の中で、より信頼性の高い抵抗値を得るために好ましい方法である。
これに関して、オキシダント（酸化剤）の種類は、カリウムイオンを含むオキシダントであることが好ましい。カリウムイオンを用いる場合であれば、その水溶液の条件として、カリウムイオン濃度を１０〜７５ｇ／リットルの範囲内の値とし、温度９０℃、処理時間５分の条件が効果的であることが判明している。
ここで、他の変数を一定にしたままメッキ層の膜厚を厚くするためには、高い体積固有抵抗値を示す材料をメッキ処理することが好ましい。このように実施することにより、更に信頼性の高い抵抗素子を、生産性を損なわない程度の所要時間で製造することができる。

最後に、工程（ｈ）は、抵抗素子に対して永久誘電膜（永久保護膜）を被覆する工程である。
かかる工程において、抵抗素子を含む基板の表面を、半田マスク用材料もしくはエポキシ樹脂、あるいはその他の樹脂材料からなる誘電性材料（絶縁性材料）で被覆することが好ましい。また、永久誘電膜（永久保護膜）を被覆するにあたり、他の文献に開示されているような形成技術を用いても良い。いずれにしても、このような永久誘電膜としての保護膜を形成することにより、基板が後工程で破損することを防ぎ、最終製品の耐久性を高めることができる。
なお、半田マスク用材料を用いた典型的な製造方法の全体内容が、例えば、米国特許公開公報５２９６３３４４に開示されている。

［実施例１］
以下に具体的な実施例を示すが、本発明の範囲はこの記載内容に限るものではない。
実施例１の銅被覆積層体としては、以下の方法によって製造することができる。
１）両面に銅が被覆された銅被覆積層体の表面に、液状タイプのフォトレジストを塗布するか、あるいはドライタイプのフィルム状フォトレジストを適用する。
２）このフォトレジストを露光及び現像することで、所望の配線パターン領域を保護するとともに、抵抗素子形成領域が開口したレジストパターンを形成する。
３）このレジストパターンに対して、印刷方法（プリンティング）とエッチング処理を実施する。
４）表面に残っているフォトレジストを剥離した後、更に表面に、別の液状タイプのフォトレジストを塗布するか、あるいはドライタイプのフィルム状フォトレジストを適用する。
５）このフォトレジストに対して露光及び現像を実施することにより、抵抗素子形成領域とそれに近接した配線パターン領域とを開口し、露出させる。
６）この基板を活性化処理する。このとき、かかる活性化処理は、回路基板におけるスルーホール形成工程に用いる活性化処理と同様のものを用いる。また、活性化処理前には、基板にマスクを適用し、選択的に活性化処理ができるようにする。
７）表面に残っているフォトレジストを剥離した後、金属と樹脂とからなる活性化された領域に対して促進剤を用いる。
その後、抵抗性材料を所望の抵抗値になるような厚さまで無電界メッキ処理することにより、抵抗素子と、配線パターンとからなる基板を形成することができる。

［実施例２］
実施例２の銅被覆積層体は、以下の方法によって製造することができる。
１）両面に銅が被覆された銅被覆積層体の表面に、液状タイプのフォトレジストを塗布するか、あるいはドライタイプのフィルム状フォトレジストを適用する。
２）このフォトレジストに対して露光及び現像を実施することにより、所望の配線パターン領域を保護するとともに、抵抗素子形成領域に開口部を有するレジストパターンを形成する。
３）このレジストパターンを介して、印刷方法（プリンティング）とエッチング処理を実施する。
４）表面に残っているレジストパターンを剥離する。
５）基板表面を調整する調整化工程を実施する。
６）再度、積層体の表面に別の液状タイプのフォトレジストを塗布するか、あるいはドライタイプのフィルム状フォトレジストを適用する。
７）このレジストに対して露光及び現像を実施することにより、抵抗素子形成領域とそれに近接した配線パターン領域とを開口する。
８）この基板を活性化処理する。
９）表面に残っているフォトレジストを剥離した後、金属と樹脂とからなる活性化された領域に対して促進剤を用いる。
その後、抵抗性材料を所望の抵抗値になるような厚さまで無電界メッキ処理することにより、抵抗素子と、配線パターンとからなる基板を形成することができる。

本発明によれば、メッキ処理により形成された抵抗素子を備えた両面又は多層構造のプリント回路基板の製造方法について、プリント回路基板上に設けられた露出領域を、選択的に活性化することにより、メッキ処理マスクを用いずにメッキ処理することができるようになった。
すなわち、本発明は、従来の先行技術における問題点を解決し、さらに、プリント回路基板上に効果的に抵抗素子を形成することが可能となるプリント回路基板の製造方法である。

Claims (26)

1. メッキ処理により形成される抵抗素子を備えたプリント回路基板の製造方法であって、下記工程（ａ）〜（ｅ）を含むことを特徴とするプリント回路基板の製造方法。
   （ａ）ポリマー基体を金属で被覆した金属被覆積層体の表面に、所望のパターンを有する電子回路用配線を印刷方法及びエッチング処理して形成するとともに、当該所望のパターンを有する電子回路用配線内に、抵抗性材料をメッキ処理するための所定領域としての開口部を設ける工程
   （ｂ）前記印刷方法及びエッチング処理して形成された電子回路用配線に対して、レジストを適用するとともに露光して、前記電子回路用配線内の所定領域の開口部と、前記金属の一部とが露出した金属露出領域と、を形成するようにレジストパターンを形成する工程
   （ｃ）前記開口部及び金属露出領域を活性化して、活性領域を形成する工程
   （ｄ）前記レジストパターンを剥離する工程
   （ｅ）前記活性領域と、当該活性領域外の電子回路用配線の部分と、を抵抗性材料でメッキ処理して、前記抵抗素子を形成する工程
2. 前記金属が銅であることを特徴とする請求項１に記載のプリント回路基板の製造方法。
3. 前記工程（ａ）〜（ｅ）を繰り返し行うことにより、複数の前記抵抗素子を形成することを特徴とする請求項１に記載のプリント回路基板の製造方法。
4. 前記プリント回路基板の製造方法において、前記抵抗素子に対して、永久誘電膜をさらに被覆する工程を含むことを特徴とする請求項１に記載のプリント回路基板の製造方法。
5. 前記永久誘電膜の材料が、エポキシ樹脂、その他の樹脂材料、又は半田マスク用材料からなる群から選択される少なくとも一つであることを特徴とする請求項４に記載のプリント回路基板の製造方法。
6. 前記工程（ｃ）において、前記露出領域を活性化する際にマスクを用いることを特徴とする請求項１に記載のプリント回路基板の製造方法。
7. 前記レジストを、ネガ型もしくはポジ型のドライフィルム状のフォトレジスト又は液体フォトレジストとすることを特徴とする請求項１に記載のプリント回路基板の製造方法。
8. 前記抵抗性材料をメッキ処理する際に用いるメッキ処理浴が、無電解リン酸ニッケル浴、リン酸パラジウム浴、及び無電解リン酸ルテニウム浴からなる群から選択される少なくとも一つであることを特徴とする請求項１に記載のプリント回路基板の製造方法。
9. 前記抵抗性材料のメッキ層の膜厚を０．０５〜０．２μｍの範囲内の値とすることを特徴とする請求項１に記載のプリント回路基板の製造方法。
10. 前記抵抗性材料のメッキ層の膜厚を０．１μｍとすることを特徴とする請求項１に記載のプリント回路基板の製造方法。
11. 前記工程（ｃ）の前に、金属被覆積層体の表面を均一化するための表面処理工程を実施することを特徴とする請求項１に記載のプリント回路基板の製造方法。
12. 前記表面処理工程に用いる処理方法が、ケミカルエッチング法、プラズマエッチング法、レーザノーマリゼーション法、気相ブラスト法、サンドショットブラスト法及びサンドブラスト法からなる群から選択される少なくとも一つであることを特徴とする請求項１１に記載のプリント回路基板の製造方法。
13. 前記工程（ｅ）の後に、前記抵抗素子をオキシダント（酸化物）に接触させることを特徴とする請求項１に記載のプリント回路基板の製造方法。
14. メッキ処理により形成される抵抗素子を備えたプリント回路基板の製造方法であって、下記工程（ａ）〜（ｆ）を含むことを特徴とするプリント回路基板の製造方法。
    （ａ）ポリマー基体を金属で被覆した金属被覆積層体の表面に、電子回路用配線パターンを印刷法（プリンティング）及びエッチング処理により形成するとともに、前記電子回路用配線パターン内に、抵抗性材料をメッキ処理するための所定領域を設ける工程。
    （ｂ）前記電子回路用配線パターン表面を調整する工程。
    （ｃ）前記電子回路用配線パターンに対してレジスト塗布するとともに、前記所定領域と、前記金属の一部と、が露出した露出領域を形成する工程。
    （ｄ）前記露出領域を活性化して、活性領域を形成する工程。
    （ｅ）前記レジストを剥離する工程。
    （ｆ）前記活性領域と、当該活性領域外の前記電子回路用配線パターンと、を抵抗性材料でメッキ処理して前記抵抗素子を形成する工程。
15. 前記金属が銅であることを特徴とする請求項１４に記載のプリント回路基板の製造方法。
16. 前記工程（ａ）〜（ｆ）を繰り返し行うことにより、複数の前記抵抗素子を形成することを特徴とする請求項１４に記載のプリント回路基板の製造方法。
17. 前記プリント回路基板の製造方法において、前記抵抗素子に永久誘電膜をさらに被覆する工程を含むことを特徴とする請求項１４に記載のプリント回路基板の製造方法。
18. 前記永久絶縁膜の材料が、エポキシ樹脂、その他の樹脂材料、又は半田マスク用材料からなる群から選択される少なくとも一つであることを特徴とする請求項１７に記載のプリント回路基板の製造方法。
19. 前記工程（ｄ）において、前記露出領域を活性化する際にマスクを用いることを特徴とする請求項１４に記載のプリント回路基板の製造方法。
20. 前記レジストを、ネガ型もしくはポジ型のドライフィルム状のフォトレジスト又は液体フォトレジストとすることを特徴とする請求項１４に記載のプリント回路基板の製造方法。
21. 前記抵抗性材料をメッキ処理する際に用いるメッキ処理浴が、無電解リン酸ニッケル浴、リン酸パラジウム浴、及び無電解リン酸ルテニウム浴からなる群から選択される少なくとも一つであることを特徴とする請求項１４に記載のプリント回路基板の製造方法。
22. 前記抵抗性材料のメッキ層の膜厚を０．０５〜０．２μｍの範囲内の値とすることを特徴とする請求項１４に記載のプリント回路基板の製造方法。
23. 前記抵抗性材料のメッキ層の膜厚を０．１μｍとすることを特徴とする請求項２２に記載のプリント回路基板の製造方法。
24. 前記工程（ｄ）の前に、金属被覆積層体の表面を均一化するための表面処理工程を実施することを特徴とする請求項１４に記載のプリント回路基板の製造方法。
25. 前記表面処理工程に用いる処理方法が、ケミカルエッチング法、プラズマエッチング法、レーザノーマリゼーション法、気相ブラスト法、サンドショットブラスト法及びサンドブラスト法からなる群から選択される少なくとも一つであることを特徴とする請求項２４に記載のプリント回路基板の製造方法。
26. 前記工程（ｆ）の後に、前記抵抗素子にオキシダント（酸化物）を接触させることを特徴とする請求項１４に記載のプリント回路基板の製造方法。