JP2007158362A - 絶縁基板に抵抗体を形成する方法 - Google Patents

絶縁基板に抵抗体を形成する方法 Download PDF

Info

Publication number
JP2007158362A
JP2007158362A JP2007001542A JP2007001542A JP2007158362A JP 2007158362 A JP2007158362 A JP 2007158362A JP 2007001542 A JP2007001542 A JP 2007001542A JP 2007001542 A JP2007001542 A JP 2007001542A JP 2007158362 A JP2007158362 A JP 2007158362A
Authority
JP
Japan
Prior art keywords
resistor
plated
resistive material
plating
phosphorous acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007001542A
Other languages
English (en)
Inventor
Peter Kukanskis
ピーター・クカンスキス
Dennis Fritz
デニス・フリツツ
Frank Durso
フランク・ダーソ
Steven Castaldi
ステイーブン・カスタルデイ
David Sawoska
デイビツド・サウオスカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Inc
Original Assignee
MacDermid Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MacDermid Inc filed Critical MacDermid Inc
Publication of JP2007158362A publication Critical patent/JP2007158362A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0344Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/171Tuning, e.g. by trimming of printed components or high frequency circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】 一体式にめっきされた抵抗体を有する印刷回路板の製法の提供。
【解決手段】 金属被覆積層板の金属表面の一部上にエッチングレジストを塗布し、露出された金属表面を腐蝕除去して金属回路を形成し、レジストを剥離し、コアの露出領域に500〜1×10-4オーム−cmの体積抵抗率を有する抵抗性材料でめっきし、抵抗体が前以て決定されたオーム量に等しい絶縁抵抗を有するように抵抗性材料をトリミングする印刷回路板の製造方法。
【選択図】 なし

Description

本発明は印刷めっきされた抵抗体を有する両面または多層印刷回路板の製法に関する。提唱される方法は、印刷回路板(printed circuit board)の表面上のその場にまたは多層印刷回路板の内部コア上に印刷、めっきされ、それにより有効な装置の配置のために板表面上の領域を開放する、集積抵抗体(integral resistor)を有する印刷回路を製造する。当該方法は従来可能であったものよりも効率的で経済的な方法で、抵抗体を有する印刷回路板を製造する。
印刷回路の製造において、今日、その両面に回路図を有する平板(planar boards)(例えば、両面回路板)を提供することが一般的である。更に、印刷回路模様を含む積層板(laminate)(例えば、多層回路板)の、内部の面に沿った露出された外面を伴なう、絶縁基板(insulating substrate)により分離された伝導性金属の1枚もしくは複数の平行な内部層、または面が構造物内に存在する、絶縁基板と伝導性金属の集積平面積層板integral planar laminate)から成る板を製造することが一般的である。
両面および多層回路板においては、伝導性回路図(conductive circuitry)を含む、板の様々な層および/または面の間に相互接続を提供する必要がある。これは、電気的相互接続を必要とする面および層と連絡する、板中に、金属化された、伝導性貫通穴を提供することにより達成される。伝導性貫通穴(thru-hole)を提供するために主として使用された方法は、板をとおしてドリルまたはパンチで穴を開けた貫通孔の非伝導性表面上への金属の無電解めっきによるものである。具体的には無電解めっきの後に孔中に金属の電解めっきを実施して必要な厚さに伝導性金属を構築する。近年、幾つかの方法により、前以ての無電解めっきを必要とせずに、貫通孔への直接電気めっきが可能になった。
印刷回路板製造のための具体的な製造系列は、銅被覆積層板(copper-clad laminate)で開始する。紙フェノールおよびポリイミドのような他のタイプの絶縁基板が使用されてきたが、銅被覆積層板は、銅のフォイルを前記基板の両側平面に付着した、ガラス強化エポキシの絶縁基板を含んで成る。最初に銅被覆積層板にドリルまたはパンチで貫通孔をあけ、それにより絶縁基板材料の孔の表面を露出する。次に孔に、孔中のみならずまた銅の表面上に伝導性金属を析出させる化学めっき法を実施する。所望の回路のネガ画像のめっきマスクが外面上に提供される。次に、前以て決定された厚さに、めっきマスクにより覆われていないすべての表面上に銅を電気めっきし、次にエッチングレジスト(etch resist)として働くためにスズを薄くめっきする。次にメッキレジストを剥離し、露出された銅表面(すなわち、エッチングレジストでめっきされていない表面)を腐蝕除去する。最後にエッチングレジストを除去し、印刷回路板をハンダマスクのような多数の既知の仕上げ法の一つおよび、次の熱気ハンダレベリング(hot air solder leveling)により仕上げる。前記の方法は具体的にはパターンめっき法と称され、両面印刷回路板または多層板の製造に適する。しかし、多層板の場合には、出発材料は、内部層と呼ばれる回路図の内側面を含んで成る銅被覆積層板である。
簡単な印刷回路板および多層回路板の内部層は印刷および腐蝕と呼ばれる方法により製造される。この方法で、感光性ポリマーを銅被覆積層板の銅表面上に張合わせまたは乾燥される。次に感光性ポリマーをネガを使用して選択的に作図し、現像すると、銅被覆積層板の表面上に所望の回路模様のポジティブ(positive)な画像を形成する。次に露出された銅を腐蝕で除去し、感光性ポリマーを剥離し、所望の回路模様を現わす。
めっきされた貫通孔を有する両面または多層の印刷および腐蝕板を作成するためには、準添加法(semi-additive process)を印刷および腐蝕法と組み合わせて使用することができる。この方法では、銅被覆積層板または外側表面上に銅フォイルを伴なう多層パッケージを前記のように印刷および腐蝕法により処理する。次に所望の配列で板にドリルで孔を開ける。めっきレジストを塗布して、孔および回路を除く、実質的に板の外側表面全体を覆う。具体的には別々の減感(desensitizing)マスクを適用し、孔を活性化し、次に、活性化を混乱させずに減感マスクを剥離する。次に露出された領域を無電解めっきする。
印刷回路板を製造するためには、前記の他に、多数の他の方法が使用されてきた。幾つかのこれらの方法は特許文献1、特許文献2および特許文献3に詳述されており、それぞれの説はそれらの全体を引用することにより本明細書に取り込まれている。しかし、先行技術の方法においては、回路は、抵抗体が、必要な場合には、回路板自体の外側に提供される必要があるように(例えば、付属物として回路板の表面上に設置される)製造されている。
本明細書には、信頼できる抵抗体を印刷回路板の回路図の集積部分(integralpart)として印刷し、めっきすることができる方法が開示されている。これは必要な抵抗体を提供する、効率のよい、経済的な方法を提供する。更に、本方法は先行技術の方法により製造されたものに比較して、製造された印刷回路板の更なる小型化を提供する。これに関する具体的な先行技術は特許文献4および特許文献5であり、それら双方の教示はそれら全体を引用することにより本明細書に取り込まれている。本発明は、その抵抗体がもっとも需要の多い用途により要求されるような特に一定の抵抗を有する、集積抵抗体を有する印刷回路をもたらす。
集合的に図は本発明の基礎的方法の工程を視覚的に示す。
米国特許第3,982,045号明細書 米国特許第4,847,114号明細書 米国特許第5,246,817号明細書 米国特許第3,808,576号明細書 米国特許第2,662,957号明細書
本発明は印刷回路板の集積部分(integral part)として抵抗体を印刷し、めっきするための方法を提唱する。前記の方法は下記の系列の処理工程によりその基礎的形態で説明される。
a)所望の模様で金属被覆積層板(または多層パッケージ)の銅フォイル(11)表面上にエッチングレジスト(12)を塗布する。所望のパターンは好ましくは、ポジティブに所望の伝導回路を規定し、ネガティブ(negative)に回路の間の領域および抵抗体のための部位を規定しなければならない。
b)露出された銅を腐蝕除去し、好ましくは、エッチングレジストを除去して、非接続銅トレース(13および14)を形成する、
c)その上にめっきを受けるように表面を活性化する、
d)抵抗体がめっきされる予定の領域を除いて、実質的にすべての表面を覆うめっきマスク(15)を適用する、
e)抵抗性材料(16)で露出領域をめっきする、そして
f)めっきマスクを剥離する。
前記の方法に匹敵するものとして、前記の工程aおよびbを下記の工程を伴なう追加の方法により置き換えることができる。
a.1)その上にめっきを受けるために裸の誘電基板の表面を活性化する、
a.2)所望の回路がネガティブに規定され、回路間の領域および抵抗体のための部位をポジティブに規定するように、誘電性基板にめっきマスクを適用する、
a.3)所望の回路図をめっきする、
a.4)めっきレジストを剥離する、そして
次に、前記のように工程(c)から(f)に従う。
好ましい一態様においては、基板は誘電性表面を均質化するために、工程bの後に、しかし工程cの前に誘電性エッチング剤(dielectric etchant)を適用される。この時点でエッチングして、誘電性表面を均質化することは、より一定で予知可能な抵抗をもつめっきされた抵抗体を提供するであろう。
もう1種の好ましい態様においては、めっきされたレジスト材料を工程(e)と(f)の間または工程(f)の後に酸化剤と接触させる。めっきされたレジスト材料を酸化剤と接触させ、そしてそれによりめっきされたレジスト材料を制御された様態で酸化することは、より一定で、予知可能な抵抗および、場合によっては、所望される場合には、高い抵抗を有するめっきされた抵抗体を提供する。固有抵抗(intrinsic resistance)は制御された酸化により増加する。あるいはまた、または更に、抵抗体(resistor)はこの時点で、工程fの後にベークして、抵抗体の抵抗を安定化させることができる。
第3の好ましい態様においては、工程(c)からのあらゆる残留した活性剤(activator)の群を除去し、そしてさもなければ、概括的に板の表面の絶縁抵抗を改善するために、印刷回路板を工程(f)後に洗浄工程にかける。この工程を含むことは、より高い信頼度をもつ印刷回路板をもたらす。
最後に、前以て規定された絶縁抵抗(オーム)の範囲内に、めっきされた抵抗体の絶縁抵抗を調整する方法としてトリミング(trimming)が示唆される。レーザー光線を使用してめっきされた抵抗体の一部を腐蝕することはトリミングの特に好ましい方法である。
本明細書に説明された方法は、絶縁基板(insulating substrate)上にあり、そしてそれにより分離された、2つの伝導性領域の間に抵抗体を形成する方法を提供する。説明された方法は抵抗性材料が伝導性領域を接続するように、伝導性領域の間に存在する絶縁基板上の抵抗性材料をめっきすることを提供する。説明された方法は回路と集積した、めっきされた抵抗体をもつ印刷回路板を製造するのに特に有用である。最も基礎的な処理系列は下記のように説明される。
a)レジストが所望の回路をポジティブに規定し、抵抗体のための部位を含む回路間の領域がネガティブに規定されるように金属被覆積層板の表面上にエッチングレジストを塗布する、
b)露出された銅の表面を腐蝕除去し、好ましくは、レジストを剥離する、
c)場合によっては、露出された誘電性表面を、化学的エッチング(chemical etching)、プラズマエッチング(plasma etching)、レーザー正規化し、蒸気噴射(vapor blasting)、サンダー仕上げ(sanding)、ショットブラスチング(shot blasting)およびサンドブラスチング(sand blasting)から成る群から選択される方法で処理する、
d)その上にめっきを受けるために露出された誘電性表面(dielectric surface)を活性化する、
e)抵抗体がめっきされる予定の領域を除いて、めっきレジストがすべてのもしくは実質的にすべての表面を覆うように(すなわち、抵抗体の領域がネガティブに規定されるように)めっきレジストを塗布する、
f)露出領域をめっきする、
g)場合によっては、めっきされた領域を酸化剤と接触させる、
h)めっきマスクを剥離する、
i)場合によっては、印刷回路板の表面を洗浄する、
j)場合によっては、抵抗体をベークする、
k)場合によっては、抵抗体の最終的絶縁抵抗が前以て決定された絶縁抵抗の範囲内に入るように、めっきされた抵抗体材料の一部をトリミングする、そして
l)場合によっては、抵抗体を保護被膜で被覆する。
工程(a)および(b)は一緒に金属被覆誘電性積層板(または多層パッケージ−1枚の平面のパッケージに張合わされている1枚以上の回路の内部層を含む数枚の回路図の層)の表面上に規定された回路図の作成を要求する。内部層は本発明のめっきされた抵抗体を含んでも含まなくてもよい。それを含む場合は、内部層は本明細書に説明された方法により製造することができる。金属被覆誘電性積層板および多層パッケージは集合的に、金属被覆積層板と称される。金属被覆積層板は場合によっては、その中に所望の配列の貫通孔をもつことができる。貫通孔はこの時点でめっきされてもされなくてもよい。ここで重要なことは、抵抗体がめっきされる予定の回路図中(「抵抗体の領域」)の具体的な切断の規定および形成とともに、金属被覆積層板の表面上の回路模様の規定および形成である。具体的な抵抗体領域の長さおよび幅は明らかにめっき後に達成される抵抗に直接影響を与える。
回路図および抵抗体領域の規定および形成は多数の方法で実施することができる。最も有力な方法は本発明の工程(a)および(b)に説明されているような代替的方法による。代替的方法においては、金属(通常は銅)被覆積層板が使用される。金属被覆積層板は、金属のフォイルを両側の外面に付けられた平面の誘電性基板を含んで成る。考察されたように、誘電性基板は具体的にはガラス強化エポキシであるが、更に当該技術分野で知られた様々な他の絶縁材料であることもできる。いずれの場合にも、レジストが回路をポジティブに、そして回路間の領域および抵抗体領域をネガティブに規定するように、レジストの模様を金属被覆積層板の金属面に塗布する。これを実施するための最も具体的な方法は感光性レジストを使用することである。この場合には、感光性レジストを液体または乾燥形態で金属表面に塗布する。次に感光性レジストをネガをとおして化学線に選択的に露出する。レジストの非露出領域を現像して、所望の模様を現わす。代替的方法として、レジストを直接所望の模様で金属表面上にスクリーン印刷(screen)することができる。回路をレジストで規定した後に、露出された銅領域を腐蝕除去し、レジストを剥離して、回路を現す。このように、回路の間の領域および抵抗体の領域は今や真に誘電性(baredielectric)である。
工程(c)は場合によるが、推奨される。抵抗体が使用可能で信頼できるためには、抵抗は予知可能で、比較的一定で信頼できるものでなければならない。特に予知可能で、比較的一定で信頼できる抵抗をもつ、めっきされた抵抗体を達成するためには、抵抗体を形成するための抵抗性材料でめっきされるべき誘電性表面は均質でなければならない。誘電性表面の均質性およびめっきされた抵抗体の予知可能で比較的一定で信頼できる抵抗は、抵抗体がめっきされる予定の誘電性表面を均質化することにより達成することができる。均質化は蒸気噴射、化学的エッチング、プラズマエッチング、レーザー正規化または機械的均質化(mechanical uniformization)のような幾つかの方法で達成することができる。機械的均質化はサンダー仕上げ、サンドブラスチングまたはショットブラスチングにより
達成することができる。化学的エッチングによる表面の均質化は概括的に最も信頼でき、効率のよい方法である。これに関して使用される具体的なエッチング剤は使用される誘電体と適合しなければならない。しかし、ガラス強化エポキシが使用される場合は、アルカリ性過マンガン酸塩、濃硫酸、クロム酸またはプラズマが誘電体の表面を腐蝕し、均質化するのに特に有用であることが見いだされた。これに関しては、10重量%の苛性溶液中で140°F(45.8℃)を越える温度で、2〜20分間の50グラム/リットルより高い濃度の過マンガン酸ナトリウムもしくはカリウムの溶液が好ましい。これに関しては、過マンガン酸塩が使用される場合は、それらは誘電体を過マンガン酸塩の腐蝕により感受性にさせる膨潤剤(swellant)または増感剤(sensitizer)で前以て処理することができる。エポキシに典型的な膨潤剤は1〜5分間90〜120°F(18〜34.7℃)で飽和濃度で適用されたm−ピロールである。更に、過マンガン酸塩の腐蝕の次には具体的には、過マンガン酸塩残留物を除去するであろう酸還元溶液を使用する。
工程(d)はめっきされる表面を活性化することを伴なう。表面の活性化はその複雑さが貴金属活性化剤(または非貴金属もしくは当該技術分野で知られた他の活性化剤)中に単に浸漬することから、多数の工程を伴なう完全なめっきサイクルまでの範囲にわたることができる。具体的には活性化工程は条件調整剤(conditioner)(界面活性剤または他のタイプ)で開始し、次に活性化剤(PdCl2/SnCl2コロイド、またはパラジウムもしくはもう1種の貴金属のイオン溶液)および促進剤が続くであろう。促進剤が使用される場合は、工程(f)(すなわち抵抗体のめっき)の直前に促進剤溶液を適用することが好ましいことが見いだされた。無電解めっき促進剤は概括的に当該技術分野で知られ、塩酸またはフルオロホウ酸の単純な溶液あるいは亜塩素酸ナトリウム(sodium chlorite)の
アルカリ性溶液を含む。各化学処理の間に清浄水によるすすぎを挿入する。選択される活性化サイクルに拘わりなく、その第一の目的は、それらがめっきを開始し、受けるように表面を処理することである。これを実施するための広範な方法は当該技術分野で周知であり、それらのいずれも本明細書に有利に使用することができる。米国特許第5,032,427号(Kukanskis他)、第4,976,990号(Bach他)および第4,863,758号(Rhodenizer)を参照されたく、それらの教示はそれらの全体を引用することにより本明細書に取り込まれている。工程(d)の活性化サイクル後に金属被覆積層板を乾燥することが有益であることが見いだされた。
工程(e)においては、抵抗体の領域がネガティブに規定されるように固体または液体のめっきマスクを適用する。概括的にこれを実施するためには、めっきマスクは抵抗体の領域を除いて、すべてもしくは実質的にすべての表面を覆う。めっきされた抵抗体は、めっきマスクですべての回路を覆い、抵抗性めっきを単に伝導性回路に隣接させることに対して、めっきマスクが、そこで抵抗性めっきが伝導性回路と交差する幾らかのめっきの重複を許す場合に、より信頼性である。いずれの場合でも、めっきマスクは、それがその後のめっき浴中でその集積性(integrity)を維持する限りにおいて、当該技術分野で知られたいかなる具体的なめっきマスクであってもよい。めっきマスクは所望の模様で表面上にスクリーン印刷するか、またはブランケット被覆し、感光撮影し(photoimaged)、現像することができる。表面に固体のめっきマスクを適用する際には、マスクが表面の三次元の特徴に近似することを確保するのに、真空張合わせが特に有用であることが見いだされた。
工程(f)は抵抗体のめっきを伴なう。この工程では、めっきは工程(e)で適用されためっきマスクにより覆われなかった領域(すなわち、好ましくは、抵抗体が回路に接続する、回路上のいくらかの重複を伴なう抵抗体領域)のみに起るであろう。様々なめっき浴を有利に使用することができる。これに関しては、パラジウム−亜燐酸またはルテニウム−亜燐酸(または前記のいずれかの合金)の無電解めっき浴を含む無電解ニッケル−亜燐酸(Electroless nickel-phosphorous)(またはその合金)、無電解貴金属のめっき浴は特に有用である。場合によっては、めっきの直前に表面を洗浄しそして/または促進することが望ましいかも知れない。
めっきされた金属の厚さは明らかに、もたらされた抵抗体の抵抗率に直接的影響を有する。具体的には、0.05〜2.5ミクロン、好ましくは、0.10〜1.0ミクロン、そして最も好ましくは0.10〜0.50ミクロンの範囲の金属の厚さにめっきすることが有利であることが見いだされた。めっきは有利には、使用されるめっき浴および所望の最終的抵抗に応じて、2〜3分、より好ましくは、5〜10分を要する。
所望の最終抵抗に応じて、得られる抵抗体の抵抗率を変動させるためには、下記の因子:めっきされる金属の種類、めっきされる金属の厚さ、抵抗体の長さ、抵抗体の幅および抵抗体のその後の処理、を調整することができる。めっきされた金属の種類に関しては、ニッケル−亜燐酸、パラジウム−亜燐酸、またはルテニウム−亜燐酸の亜燐酸含量が最終めっき体の抵抗率に影響するであろう。所望の最終抵抗を達成するためには、前記の因子をすべて変更することができる。めっきされたニッケル、パラジウムまたはルテニウムの固有抵抗は金属の亜燐酸含量とともに増加することが見いだされた。更に、10〜13重量%の亜燐酸を含むニッケルおよび2〜8重量%の亜燐酸を含むパラジウムで抵抗体をめっきすることが最も有利であることが見いだされた。高濃度の亜燐酸を含有する金属、特にニッケルまたはパラジウムは比較的高い固有抵抗をもつめっきされた被膜をもたらすことが見いだされた。従って、抵抗体に対するある与えられた所望の最終抵抗に対して、より厚い材料(長さおよび幅は一定に維持して)をめっきすることができ、それにより、より信頼できるめっきされた抵抗体を製造することができる。これはまた、2〜3分の範囲の、商業的に許容できるめっき時間を可能にする。2〜3分未満のめっき時間は、信頼性をもって商業的工程を容易に制御するには短すぎ、それにより、比較的信頼できないめっきされた抵抗体を生産する。異なる抵抗の抵抗体が同一回路板上に要求される場合は、工程(e)および(f)または(d)、(e)および(f)を繰り返して、異なる厚さの抵抗性材料で、または異なる抵抗性材料で、異なる抵抗体をめっきすることができる。あるいはまた、もちろん、どんな工程を繰り返すこともなく、抵抗体の長さおよび幅のような他の変数を変更することができる。
工程(g)は場合によっては、好ましくは、制御された化学的酸化によりめっきされた抵抗体の金属の制御された酸化をもたらす。制御された酸化はめっきされた抵抗体の抵抗率を増加し、そしてより重要なことには定常的に、より予知可能な抵抗をもたらす方法である。これに関して、好ましいヨウ素酸カリウムを含む様々な酸化剤を使用することができる。ヨウ素酸カリウムを使用する場合は、90℃の温度で5分間に10〜75gr/lのヨウ素酸カリウムを含む水溶液が有効であると判明した。より高い固有抵抗をもつ材料はより厚いめっき材料(他の変数は一定)、より信頼できるめっきされた抵抗体および商業的に受容されるめっき時間を可能にする。同一の非酸化金属の固有抵抗に基づいて20〜400パーセントのめっきされた金属の固有抵抗の増加を達成することができる。
工程(h)はめっきマスクを剥離することを伴なう。剥離溶液は使用されるめっきマスクと合致するように選択しなければならない。典型的なめっきマスクはアルカリ性溶液中で剥離することができるが、幾つかは有機溶媒を必要とする。
工程(i)においては、場合によっては、あらゆる残留活性剤を除去し、板の表面の抵抗を増加するために、印刷回路板の表面を洗浄することが有利である。それぞれの教示がそれらの全体を引用することにより本明細書に取り込まれている、米国特許第5,221,418号,第5,207,867号および第4,978,422号はすべて、本明細書の工程(i)により示唆されているように、洗浄し、板の表面抵抗を増加する様々な方法を教示している。めっきされた抵抗体の抵抗が前記の洗浄により影響を受けないように注意しなければならない。恒久的もしくは非恒久的なある種の被膜の使用により、板の洗浄の前に、めっきされた抵抗体を保護することは有利かも知れない。従って、工程(i)は示されたように工程(h)の後に実施するか、または抵抗体が適当な保護被膜で被覆された時に工程(l)の後に実施することができる。しかし、抵抗体が保護されない限り、更なる処理は抵抗体の絶縁抵抗に影響を与える可能性があるので、好ましくは、トリミング後には更なる化学処理は実施するべきではない。
以上のように、めっきされた抵抗体の抵抗率が予知可能で経時的に一定であることは具体的に極めて重要である。印刷回路板のその後の処理がめっきされた抵抗体の抵抗を変化させることができることが見いだされた。とりわけ、張合わせおよびはんだ処理は抵抗体の抵抗を恒久的に変化させることができる。更に、それらがめっきされた後に抵抗体をベークすることは、その後の処理による抵抗の変化を最少にするように抵抗体の抵抗を安定化させることができることが見いだされた。従って、抵抗体の抵抗を安定化し、そこで起るあらゆるその後の変化を最少にするために、100°F〜400°F(23.6℃〜190.2℃)で30分間〜3時間、好ましくは、300°F〜400°F(134.7℃〜190.2℃)で30分間〜1.5時間、めっきされた抵抗体をベークすることが好ましい。抵抗体のベーキングまたはその他のその後の処理の結果としての抵抗のあらゆる変化は抵抗体を設計する際に予知されなければならない。めっきされた抵抗体の絶縁抵抗の最終的変更はトリミングにより達成することができる。
ベーキング後、またはベーキング(baking)が所望されない時にはめっき後に、めっきされた抵抗体の抵抗を測定し、必要な場合には、トリミングにより調整することができる。トリミングはその装置に対して明記された絶縁抵抗値が達成されるように、めっきされた抵抗体の一部を制御された様式で、トリミングまたは除去により前以て決定されたまたは明記された抵抗値まで、めっきされた抵抗体の絶縁抵抗を増加する方法である。トリミングまたは制御された除去は具体的にはレーザーの使用により達成される。これに関しては、レーザーは、所望の抵抗が達成されるように正確で制御された方法でめっきされた抵抗体の一部を腐蝕するために使用される。めっきされた膜は一般に比較的薄い(すなわち約5〜25マイクロインチ(約12.7〜63.5マイクロcm))ので、めっきされた抵抗体はレーザー腐蝕のこの形態を特に受け入れ易い。あるいはまた、めっきされた抵抗体は制御された方法でめっきされた抵抗体の一部を確実に除去することができるあらゆる方法を使用してトリミングすることができる。もっとも好ましくは、抵抗値の変化の可能性を最少にするために、トリミング工程はできるだけ印刷回路処理の終末に近くで起るであろう。
最後に、通常、めっきされた抵抗体を含む板の表面をはんだマスクのような保護被膜で被覆することが望ましい。はんだマスクはその後の処理において板の保護のため、そして仕上がりの製品の耐久性を高めるために望ましい。具体的なはんだマスク処理は米国特許第5,296,334号明細書に記載され、その教示はそれらの全体を引用することにより本明細書に取り込まれている。
抵抗は伝導率の逆数である。それは一般に、ASTM D257に与えられているような体積抵抗率、表面抵抗率および/または絶縁抵抗により表わされる。体積抵抗率は単位立方体の面の間の抵抗であり、V=AR/Xに等しく、ここでVはオーム−cmで表わされる体積抵抗率であり、Aは電気経路の断面積(cm2)であり、Rは測定された抵抗(オーム)であり、そしてXは電気経路の長さである。本発明に記載のようにめっきされた抵抗体の体積抵抗率の値は約500〜約1×10-4オーム−cm、そして好ましくは、約5〜約5×10-4オーム−cm、最も好ましくは、約1×10-2〜約1×10-3オーム−cmにわたることができる。表面抵抗率はその表面における電流に抵抗する絶縁体の能力であり、S=PR/dに等しく、ここでSはオーム/平方で表わす表面抵抗率であり、PはASTM D257に与えられるガード電極(guarded electrode)のパラメーター(cm)であり、Rは測定された抵抗(オーム)であり、Dは電極間の距離(cm)である。絶縁抵抗は特別の装置または構成物上で測定され、体積と表面抵抗率の総合効果である。絶縁抵抗は通常オームで表わされ、特別の装置または構成物(confignlation)に関連する。本発明に記載のようにめっきされた抵抗体は約1〜約10,000オーム、好ましくは、約10〜約1,000オームにわたる絶縁抵抗を有する。
前記の原則を、特定の所望された目的の抵抗(すなわち絶縁抵抗)をもつ特定のめっきされた抵抗体に適用する場合、下記の式が有用である、
R=VX/A
[ここで、
R=特定のめっきされた抵抗体の全体の所望の抵抗(すなわちその絶縁抵抗)、
V=めっきされた析出物の体積抵抗率であり、一般に特定のめっき溶液に対して大体一定である、
X=めっきされた抵抗体の長さ、
A=めっきされた抵抗体の断面積(幅×厚さ)]。
典型的な例は0.005インチ(0.0127cm)の幅、0.005インチの長さおよび275オーム±15オームの全体の所望抵抗の、めっきされた抵抗体を必要とするかも知れない。約7×10-3オーム−cmの体積抵抗を伴なって修飾された無電解ニッケル−亜燐酸析出物(electroless nickel-phosphorous deposit)を析出するめっき溶液を使用し、前記の無電解ニッケル(electroless nickel)の10マイクロインチ(25.4マイクロcm)の厚さを析出して、所望の全体の抵抗の抵抗体は下記のように得ることができる。
R=(0.007オーム−cm)(0.005インチ)/5×10-8インチ2×1インチ/2.54cm、
R=276オーム。
抵抗の更なる増加を必要とする場合は、そのようにめっきされた析出物を本明細書に考察されたように酸化することができる。これに関しては再現可能な結果に対する重要事項はすべて本明細書に考察されたように、前記の表面をめっきする前の表面の均質化および、抵抗の安定化を達成するまで、めっきされた抵抗体をベークすることであることに注意しなければならない。析出物の後酸化(post oxidation)はまた、抵抗を増加し、再現性を改善することができる。めっきされた抵抗体の抵抗に対する必要な調整は、本明細書に記載のようにトリミングにより実施することができる。
比較の目的のために、めっきされた銅回路図または印刷回路板上の銅めっきされた貫通孔(through hole)の体積抵抗率は具体的には約5×10-5オーム−cmより小さく、好ましくは、約1×10-6〜約1×10-8オーム−cmにわたることができる。FR−4エポキシ−ガラスの印刷回路板の絶縁基板の体積抵抗率は具体的には約109オーム−cmより大きく、好ましくは、約109〜約1020オーム−cmにわたることができる。
電子装置の小型化と歩調を合わせて、印刷回路板の表面積はより小型化し、より貴重になってきた。その結果、本発明に従ってめっきされる抵抗体の全体的サイズはますます縮小していく印刷回路板のサイズの要求を充たさなければならない。500〜1×10-4オーム−cmの範囲の体積抵抗率をもつ、本発明に従って製造されためっきされた抵抗体は、約0.002インチ〜約1.0インチ(約0.00508cm〜約2.54cm)、好ましくは約0.005〜約0.20インチ(約0.0127〜約0.508cm)、最も好ましくは約0.005〜約0.080インチ(約0.0127〜約0.20cm)にわたる長さ、約0.002〜約1.0インチ(約0.00508〜約2.54cm)、好ましくは約0.005〜約0.20インチ(約0.0127〜約0.508cm)、最も好ましくは約0.005〜約0.080インチ(約0.0127〜約0.20cm)の幅、そして約2〜約300マイクロインチ(約5.08〜約762マイクロcm)、好ましくは約5〜約100マイクロインチ(約12.7〜約254マイクロcm)、そして最も好ましくは約5〜約25マイクロインチ(約12.7〜約63.5マイクロcm)の厚さを伴なって形成することができる。具体的には、前記の長さおよび幅のディメンションは画像ディメンション(すなわち抵抗性材料でめっきされる領域における描写めっきマスク(imaged plating mask)のディメンション)である。めっきされた抵抗体の実際のディメンションは幾らか変化するかもしれない。
下記の実施例は具体的に示す目的のためだけに提示され、いかなる方法でも制約するものと解釈してはならない。
実施例I
銅被覆ガラス強化エポキシ積層板を下記の順序で加工した。
1.乾燥したフィルムレジスト(MacDermid,Inc.から市販のAquamer CF−1.5)を銅被覆積層板の両側の銅表面に張合わせた。次にレジストをネガをとおす露出により選択的に紫外線に露出した。ネガは紫外線が回路領域のみに衝突するように設計された。(すなわち回路はポジティブに、そして回路の間の領域および抵抗体領域はネガティブに規定された)。レジストの非露出部分は90°Fで30秒間、1重量%の炭酸カリウム溶液を使用して、現像した。
2.露出された銅表面を、露出された銅がきれいに腐蝕で除去されるまで表面上に110°F(29.1℃)でアンモニア性の塩化銅腐蝕剤を噴霧することにより腐蝕除去した。次にレジストを10重量%の苛性溶液中で剥離した。
3.下記の処理順序によりその上にめっきを受けるように表面を活性化した、
a)MacDermid M−Conditioner,110°F(29.1℃)、2分間、
b)MacDermid M−Preactivator,75°F(9.7℃)、2分間、
c)MacDermid M−Activator,100°F(23.6℃
)、5分間。
前記の各工程の間に清浄水のすすぎを挿入した。
4.次に、それが、抵抗体がめっきされる予定の領域(「抵抗体の領域」)を除いたすべての表面を覆うように(すなわち抵抗体の領域がネガティブに規定されるように)、MacDermid Viatek PM#4のめっきマスクを表面上にスクリーン印刷した。次にめっきマスクをベークして、250°F(106.9℃)で5分間硬化させた。抵抗体の領域の幅および長さ、無電解パラジウム−亜燐酸(electroless palladium-phosphorousの抵抗率並びにパラジウム−亜燐酸めっき体の厚さを使用して、めっきされた抵抗体の最終的抵抗を設計し、予知した。
5.次に抵抗体の領域を、150°F(51.3℃)で5分間、供給されたデータシートにより調製したMacDermid Pallas 52無電解パラジウム−亜燐酸めっき浴中に浸漬することによりめっきした。約0.1〜0.2ミクロンの無電解パラジウム−亜燐酸をめっきした。
6.次にめっき用マスクを150°F(51.3℃)で2分間10重量%の苛性溶液を使用して剥離し、次に完全にすすいだ。
次に積層板を電気的に試験して、めっきされた抵抗体の実際の抵抗を決定し実際の抵抗を目的の抵抗と比較した。25〜30%の分散(variances)が記録された。
実施例II
銅被覆のガラス強化エポキシ積層板を、工程2の後に、そして工程3の前に下記の追加の加工を挿入したことを除いて、実施例Iと同様な順序により加工した。
a)M−Pyrol、100重量%、90°F(18℃)、2分間、
b)過マンガン酸カリウム60gr/l、苛性ソーダ10重量%、160°F(56.8℃)、10分間、
c)塩酸10重量%、5gr/l硫酸ヒドロキシルアミン、110°F(29.1℃)、5分間。
次に、積層板を電気的に試験して、めっきされた抵抗体の実際の抵抗を決定さし、実際の抵抗を設計された抵抗と比較した。8〜10%の分散を記録した。
積層板は、数枚の積層板の間そして積層板と銅フォイルのキャッピングシートの間にガラス強化されたエポキシのプレプレグシートを差し込むことにより更に加工して、多層パッケージをもたらした。次に、間に差し込んだプレプレグ層を融解し、硬化させるために、多層パッケージに熱および圧力をかけた。次に、抵抗体を単離した後に、実際の積層板を再度電気的に試験して、めっきした抵抗体の実際の抵抗を決定し、実際の抵抗を設計された抵抗と比較した。20〜30%の分散を記録した。
実施例III
銅被覆ガラス強化エポキシ積層板を、実施例IIに示したような加工の終了時に下記の順序を実施したことを除いて、実施例IIと同様な順序により加工した。
90℃で5分間ヨウ素酸カリウム40gr/lの水溶液中に板を浸漬することにより、抵抗体を酸化させた。
次に積層板を再度電気的に試験して、めっきした抵抗体(その後の張合わせを伴なわない)の実際の抵抗を決定した。実際の抵抗は実施例IIの非酸化抵抗体に比較して300%だけ増加した。5〜10%の分散を記録した。
実施例IV
銅被覆のガラス強化エポキシ積層板を、工程6の後に、積層板を350°F162.4℃)で1時間ベークしたことを除いて、実施例IIと同様な順序により加工した。
次に積層板を再度電気的に試験して、めっきした抵抗体の実際の抵抗を決定し、実際の抵抗を設計した抵抗と比較した。5〜10%の分散を記録した。
積層板は、数枚の積層板の間および積層板と銅フォイルのキャッピングシートの間にガラス強化されたエポキシのプレプレグシートを差し込むことにより更に加工して、多層パッケージをもたらした。次に、間に差し込んだプレプレグ層を融解し、硬化させるために、多層パッケージに熱および圧力をかけた。次に、抵抗体を単離した後に、実際の積層板を再度電気的に試験して、めっきされた抵抗体の実際の抵抗を決定し、実際の抵抗を設計された抵抗と比較した。5〜10%の分散を記録した。
絶縁誘電性基板10および付属の銅フォイル11を有する銅被覆積層板の片面を表わす(ただし、両面は恐らく同様に処理されると思われる)。 銅フォイル11上の描写レジスト12の存在を示す。レジスト12はすでに描写され、現像され、従って銅フォイル11の所望の部分のみを覆う。 今度は露出された銅が腐蝕除去されて、基板10上に非接続のレジストで覆われた銅のトレース13および14を残したことを示す。 レジストが今度は完全に剥離されて、基板10上に所望の銅のトレース13および14のみを残したことを示す。 抵抗体がめっきされるであろう部分を除いて、板の全面積を覆うめっきレジスト15の適用を示す。 前に非接続の銅のトレース13および14を接続する、めっきされた抵抗体16を示す。 めっきレジストが剥離された後の回路を示す。

Claims (18)

  1. 一体式にめっきされた抵抗体を有する印刷回路板の製法であって、
    a)レジストが、所望の回路をポジテイブにそして抵抗体のための部位を含む回路の間の領域をネガテイブに規定し、それにより露出された金属表面およびレジストで覆われた金属表面を形成するように、その上に金属被覆を有するポリマーに基いたコアを含んで成る、金属被覆積層板の金属表面の一部上にエッチングレジストを塗布すること、
    b)露出された金属表面を腐蝕除去し、それにより、ポリマーに基いたコアの露出領域により分離された金属回路を形成すること、
    c)レジストを剥離すること、
    d)ポリマーに基いたコアの露出領域の少なくとも一部を活性化してその上にめっきを受けること、
    e)めっきマスクが抵抗体の部位を除いて、金属のクラッド積層板の表面全体もしくは実質的に全体を覆うようにめっきマスクを適用すること、
    f)500〜1×10-4オーム−cmの体積抵抗率を有する抵抗性材料で、めっきマスクにより覆われなかった領域をめっきすること、
    g)めっきマスクを剥離すること、および
    h)各抵抗体が前以て決定されたオーム量に等しい絶縁抵抗を有するように、絶縁基板から抵抗性材料の少なくとも一部をトリミングすること、
    を含んで成る方法。
  2. めっき後に、抵抗性材料が化学酸化、ベーキングおよび前記の方法の双方、から選択される方法を実施される、請求項1記載の方法。
  3. 抵抗性材料の少なくとも一部がレーザー光線との接触により腐蝕されるかまたはさもなければ除去されるように、トリミングが、抵抗性材料の少なくとも一部をレーザー光線と接触させることにより実施される、請求項1記載の方法。
  4. 印刷回路板が工程(g)の後に洗浄される、請求項1記載の方法。
  5. 恒久的保護被膜が工程(h)の後に、印刷回路板に適用される、請求項1記載の方法。
  6. 抵抗性材料が2〜300マイクロインチ(5.08〜762マイクロcm)の厚さにめっきされる、請求項1記載の方法。
  7. 抵抗性材料が無電解ニッケル−亜燐酸、無電解パラジウム−亜燐酸、無電解ルテニウム−亜燐酸および前記のいずれかの合金から成る群から選択される、請求項1記載の方法。
  8. 抵抗性材料がめっきされた抵抗性材料中少なくとも10重量%の亜燐酸含量を有する無電解ニッケル−亜燐酸および,めっきされた抵抗性材料中少なくとも2重量%の亜燐酸含量を有する無電解パラジウム−亜燐酸から成る群から選択される、請求項7記載の方法。
  9. めっきされた集積抵抗体を有する印刷回路板の製法であって、
    a)レジストが、所望の回路をポジティブにそして、抵抗体のための部位を含む回路の間の領域をネガティブに規定し、それにより露出された金属表面およびレジストで覆われた金属表面を形成するように、金属被覆積層板の金属表面の一部上にエッチングレジストを塗布すること、ここで当該積層板はその上に金属の被覆を有する、ポリマーに基いたコアを含んで成る、
    b)露出された金属表面を腐蝕除去し、それにより、ポリマーに基いたコアの露出領域により分離された金属回路を形成すること、
    c)レジストを剥離すること、
    d)ポリマーに基いたコアの露出領域の少なくとも一部を活性化してその上にめっきを受けること、
    e)抵抗体のための部位を除いて、めっきマスクが金属被覆積層板の全体または実質的に全体を覆うようにめっきマスクを適用すること、
    f)めっきマスクにより覆われていない領域を抵抗性材料でめっきして抵抗体を形成すること、
    g)各抵抗体が10〜1000オームに等しい抵抗、0.005インチ〜0.20インチ(0.0127cm〜0.508cm)の長さ、0.005インチ〜0.20インチの幅および5〜100マイクロインチ(12.7〜245マイクロcm)の厚さを有するように抵抗性材料の少なくとも一部をトリミングすること、
    を含んで成る方法。
  10. 抵抗体が、めっきされた後に、化学酸化、ベーキングおよび前記の双方の方法から成る群から選択される方法を実施される、請求項9記載の方法。
  11. 印刷回路板が工程(f)の後に洗浄される、請求項9記載の方法。
  12. 抵抗性材料が無電解ニッケル−亜燐酸、無電解パラジウム−亜燐酸、無電解ルテニウム−亜燐酸および前記のいずれかの合金から成る群から選択される、請求項9記載の方法。
  13. 工程(g)の後に、恒久的保護被膜が印刷回路板に塗布される、請求項9記載の方法。
  14. 抵抗体が金属回路上に重なる、請求項9記載の方法。
  15. 抵抗体が0.005〜0.080インチ(0.0127〜0.20cm)の長さ、0.005〜0.080インチの幅、および5〜25マイクロインチ12.7〜63.5ミクロcm)の厚さを有する、請求項9記載の方法。
  16. トリミングが、抵抗性材料の少なくとも一部がレーザー光線との接触により腐蝕されるかまたはさもなければ除去されるように、抵抗性材料の少なくとも一部をレーザー光線と接触させることにより実施される、請求項9記載の方法。
  17. 抵抗性材料が、めっきされた後に、化学酸化、ベーキングおよび前記の方法の双方、から選択される方法を実施される、請求項9記載の方法。
  18. 抵抗性材料が、めっきされた抵抗性材料中少なくとも10重量%の亜燐酸を含む無電解ニッケル−亜燐酸および,めっきされた抵抗性材料中少なくとも2重量%の亜燐酸を含む無電解パラジウム−亜燐酸、から成る群から選択される、請求項12記載の方法。
JP2007001542A 2001-02-15 2007-01-09 絶縁基板に抵抗体を形成する方法 Pending JP2007158362A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/784,242 US6585904B2 (en) 2001-02-15 2001-02-15 Method for the manufacture of printed circuit boards with plated resistors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002565795A Division JP2004519105A (ja) 2001-02-15 2002-01-15 めっきされた抵抗体を有する印刷回路板の製法

Publications (1)

Publication Number Publication Date
JP2007158362A true JP2007158362A (ja) 2007-06-21

Family

ID=25131802

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002565795A Pending JP2004519105A (ja) 2001-02-15 2002-01-15 めっきされた抵抗体を有する印刷回路板の製法
JP2007001542A Pending JP2007158362A (ja) 2001-02-15 2007-01-09 絶縁基板に抵抗体を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002565795A Pending JP2004519105A (ja) 2001-02-15 2002-01-15 めっきされた抵抗体を有する印刷回路板の製法

Country Status (9)

Country Link
US (4) US6585904B2 (ja)
EP (1) EP1360720A4 (ja)
JP (2) JP2004519105A (ja)
CN (1) CN1302545C (ja)
AU (1) AU2002235402A1 (ja)
CA (1) CA2434161C (ja)
HK (1) HK1066321A1 (ja)
TW (1) TW558930B (ja)
WO (1) WO2002066256A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98017A1 (en) * 2000-12-19 2003-08-20 Inst Materials Research & Eng Method of forming selective electronics plating on polymer surfaces
US6767445B2 (en) * 2002-10-16 2004-07-27 Peter Kukanskis Method for the manufacture of printed circuit boards with integral plated resistors
US20040075528A1 (en) * 2002-10-22 2004-04-22 Oak-Mitsui, Inc. Printed circuit heaters with ultrathin low resistivity materials
WO2005002303A1 (ja) * 2003-06-30 2005-01-06 Ibiden Co.,Ltd. プリント配線板
JP4515858B2 (ja) * 2004-08-18 2010-08-04 ローム株式会社 サーマルプリントヘッドの製造方法
EP2416635A1 (en) * 2007-02-20 2012-02-08 Dynamic Details, Inc. Multilayer printed wiring boards with copper filled through-holes
KR101512632B1 (ko) * 2007-12-19 2015-04-21 퀀텀 글로벌 테크놀로지스, 엘엘씨 프로세스 키트 및 챔버 세정 방법, 그리고 루테늄 회수 방법
TWI347807B (en) * 2008-05-13 2011-08-21 Unimicron Technology Corp Electrically interconnect structure and process thereof and circuit board structure
CN102938980B (zh) * 2012-11-13 2015-05-20 无锡江南计算技术研究所 软硬结合板阻焊褪洗方法
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
CN107743341A (zh) * 2017-09-28 2018-02-27 衢州顺络电路板有限公司 提高内埋电阻信赖性的印制线路板及其制造方法
CN109121312B (zh) * 2018-10-12 2021-01-05 深圳崇达多层线路板有限公司 一种基于过孔可精确调节埋阻值的方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2662957A (en) 1949-10-29 1953-12-15 Eisler Paul Electrical resistor or semiconductor
US3607389A (en) * 1967-10-21 1971-09-21 Elettrotecnica Chimica Italian Metallic film resistors
GB1302272A (ja) * 1970-02-27 1973-01-04
US3808576A (en) 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
US3982045A (en) 1974-10-11 1976-09-21 Macdermid Incorporated Method of manufacture of additive printed circuitboards using permanent resist mask
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
US4191938A (en) * 1978-07-03 1980-03-04 International Business Machines Corporation Cermet resistor trimming method
US4863758A (en) 1982-05-26 1989-09-05 Macdermid, Incorporated Catalyst solutions for activating non-conductive substrates and electroless plating process
JPS59164156A (ja) * 1983-03-09 1984-09-17 Oki Electric Ind Co Ltd サ−マルヘツド
US4847114A (en) 1984-01-26 1989-07-11 Learonal, Inc. Preparation of printed circuit boards by selective metallization
US5246817A (en) 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US4976990A (en) 1986-09-30 1990-12-11 Macdermid, Incorporated Process for metallizing non-conductive substrates
US5322976A (en) 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
US4892776A (en) 1987-09-02 1990-01-09 Ohmega Electronics, Inc. Circuit board material and electroplating bath for the production thereof
US5032427A (en) 1988-04-25 1991-07-16 Macdermid, Incorporated Process for preparation printed circuit through-holes for metallization
US4978422A (en) 1990-03-20 1990-12-18 Macdermid, Incorporated Method for improving insulation resistance of printed circuits
JP2777747B2 (ja) 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
US5119111A (en) * 1991-05-22 1992-06-02 Dynamics Research Corporation Edge-type printhead with contact pads
US5221418A (en) 1992-02-11 1993-06-22 Macdermid, Incorporated Method for improving the surface insulation resistance of printed circuits
JP2865472B2 (ja) * 1992-02-20 1999-03-08 信越化学工業株式会社 静電チャック
US5207867A (en) 1992-03-17 1993-05-04 Macdermid, Incorporated Composition and method for improving the surface insulation resistance of a printed circuit
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
US5254968A (en) * 1992-06-15 1993-10-19 General Motors Corporation Electrically conductive plastic speed control resistor for an automotive blower motor
US5296334A (en) 1992-08-28 1994-03-22 Macdermid, Incorporated Radiation-curable composition useful for preparation of solder masks
US5332487A (en) 1993-04-22 1994-07-26 Digital Equipment Corporation Method and plating apparatus
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
US5431959A (en) 1994-08-26 1995-07-11 Macdermid, Incorporated Process for the activation of nickel - phosphorous surfaces
US5620612A (en) 1995-08-22 1997-04-15 Macdermid, Incorporated Method for the manufacture of printed circuit boards
US5935706A (en) 1996-05-30 1999-08-10 E. I. Dupont De Nemours & Comp Thermally stable metal coated polymeric monofilament or yarn
WO1997050095A1 (fr) * 1996-06-26 1997-12-31 Rohm Co., Ltd. Pave resistif et son procede de fabrication
US5747098A (en) 1996-09-24 1998-05-05 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
ES2224209T3 (es) * 1996-10-16 2005-03-01 Macdermid Incorporated Procedimiento para la fabricacion de placas de circuito impreso con resistencias metalizadas impresas.
US6156413A (en) * 1996-10-25 2000-12-05 Canon Kabushiki Kaisha Glass circuit substrate and fabrication method thereof
EP0848585A1 (en) * 1996-12-13 1998-06-17 Macdermid Incorporated Process for the manufacture of printed circuit boards with plated resistors
US5872695A (en) * 1997-02-26 1999-02-16 International Business Machines Corporation Integrated electronic components having conductive filled through holes
US5945257A (en) 1997-10-29 1999-08-31 Sequent Computer Systems, Inc. Method of forming resistors
US6047463A (en) * 1998-06-12 2000-04-11 Intermedics Inc. Embedded trimmable resistors
US6120835A (en) * 1998-10-05 2000-09-19 Honeywell International Inc. Process for manufacture of thick film hydrogen sensors
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface

Also Published As

Publication number Publication date
EP1360720A4 (en) 2007-01-10
US20030205551A1 (en) 2003-11-06
US7034231B2 (en) 2006-04-25
US20080003351A1 (en) 2008-01-03
JP2004519105A (ja) 2004-06-24
HK1066321A1 (en) 2005-03-18
US6585904B2 (en) 2003-07-01
CA2434161A1 (en) 2002-08-29
CA2434161C (en) 2006-12-05
US20060124583A1 (en) 2006-06-15
CN1302545C (zh) 2007-02-28
TW558930B (en) 2003-10-21
US7279108B2 (en) 2007-10-09
WO2002066256A3 (en) 2002-11-21
WO2002066256A2 (en) 2002-08-29
EP1360720A2 (en) 2003-11-12
CN1515031A (zh) 2004-07-21
AU2002235402A1 (en) 2002-09-04
US20020135459A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
US6281090B1 (en) Method for the manufacture of printed circuit boards with plated resistors
US7279108B2 (en) Method for the manufacture of printed circuit boards with plated resistors
US6767445B2 (en) Method for the manufacture of printed circuit boards with integral plated resistors
EP0837623B1 (en) Method for the manufacture of printed circuit boards with plated resistors
JP2003309356A (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
TWI436706B (zh) A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method
US20040245210A1 (en) Method for the manufacture of printed circuit boards with embedded resistors
JPH09246732A (ja) 多層プリント配線板およびその製造方法
EP0848585A1 (en) Process for the manufacture of printed circuit boards with plated resistors
JPH05167227A (ja) プリント配線板の製造法
JP2005056992A (ja) 抵抗体を有するプリント配線板の製造方法
US20060046202A1 (en) Integral plated resistor and method for the manufacture of printed circuit boards comprising the same
JPH10126057A (ja) 多層配線板の製造方法
JPH05218620A (ja) プリント配線板の製造方法
JPH04187774A (ja) ポリイミド樹脂のエッチング方法
JPH1032377A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310