TW558930B - Method for the manufacture of printed circuit boards with plated resistors - Google Patents

Description

558930 五、 發明說明 ( 1 ) 發明 I _ ί域 本 發 明 係 關 於 製 造 具 有電 鍍 電 阻 之 雙 面 或 多 層 印 刷 電 路板 之 — 種 方 法 〇 該 方 法製 造 之 印 刷 電 路 具 有 集 成 電 阻 經 印 刷 並 電 鍍 於 印 刷 電路 板 表 面 之 適 當 位 置 或 多 層 印 刷 電 路 板 之 內 層 核 心 上， 如此 能 預 留 較 大 之 電 路 板 表 層 供放 置 主 動 元 件 〇 此 一方 法 製 造 含有 電 阻 器 之 印 刷 電 路 板 > 其 製 程 較 以 往 更 有效 率 且 經 濟 〇 發明 I背 1景 於 製 造 印 刷 電 路 板 時 ，現在 普 遍 的 作法係 提 供 平 面 接 線 板 且 各 層 均佈 以 電 路（ 例 如 雙 層 電 路 板 ) 0 另 一 種 普 遍 的 作 法係 提 供 之 接 線板包含 由 絕 緣 基 板及 導 電 金 屬 構 成 之 集 成 平 面 多 層 板 ，其 中 由 絕 緣 基 板 分 開 之 一 或 多 個 平行 內 層 或 導 電 金 屬 平面 位於 該 結 構 之 內 5 各 層 薄 板 之 外 露 表 面 與 內 平 面 均含有 印 刷 電 路 圖 案 ( 例如 多 層 電 路 板 ) 〇 雙 面 及 多 層 電 路 板 之 中有 需 要 於 各 不 同 層 之 間 或 電 路 板 之 側 邊 將 含有 導 電 電 路之 部 分 提 供 電 氣 連 接 0 其作 法 係 提 供 金 屬 化 之 導 電 通 孔於 電 路 板 之 中 使 需 要 電 氣 連 接 之 各 層 與 各 側 相 互 通 訊。 提 供 導 電 通 孔 最 常 使 用 之 方 法係 藉 金 屬 之 Μ 電 澱 積 於通 孔 之 非 導 電 表 面 上 > 而 該 通 孔 之 刖 已 兀 成 穿 鑿 或 穿 通於 該 電 路板 〇 Μ j\\\ 電 澱 積 之 後 典 型 的 製 程 爲 金 屬 電 鍍 於 通孔 內 以 建 導 電 金 屬 至 需 要 之 厚 度 〇 最 近 有 一 些 製 程允 許 通 孔 之 內 直 接 進 行 電 鍍 而 Μ j\\\ 需 先做 並 電 澱 積 〇 3- 558930 五、發明說明（2) 製造印刷電路板之典型製程首先爲一包覆銅之薄板。 包覆銅之薄板包含一玻璃強化環氧樹脂之絕緣基板，且 銅箔貼附於該基板之二平坦表面上，雖然其他型態之絕 緣基板如紙石碳酸及聚亞醯胺亦曾使用過。首先在覆銅 薄板之中鑽鑿通孔，使絕緣基板材料之通孔表面暴露於 外。通孔接著實施一化學鍍塗製程，將導電金屬沈積於 通孔中以及銅表面上。於外表面上以預期電路之負像提 供一電鍍罩。接著電鍍銅於所有未被電鍍罩覆蓋之表面 上，並達一預定之厚度，然後是箔之淺層澱積以作爲一 蝕刻阻劑。電鍍阻劑於是除去，而暴露之銅表面（即未 經蝕刻阻劑電鍍者）即被蝕刻而去除。最後，該蝕刻阻 劑移除，而印刷電路板經由數種拋光法例如焊罩等之一 種方法磨光，然後使用熱氣焊平準。上述製程典型地稱 爲圖案電鍍法，適合使用於製造雙面印刷電路板或多層 電路板。然而，於多層電路板的情形，開始的材料係一 被覆銅之疊層薄板，包含了電路之內平面，稱之爲內 層。 簡單的印刷電路板及多層電路板之內層的製造方法是 一種稱爲印刷與蝕刻的技術。依此種技術，一光聚合體 在一被覆銅之疊層薄板之銅表面上分層或曬乾。光聚合 體接著使用一底片以成像並顯影，而且在被覆銅之疊層 薄板之表面上產生預期電路圖案之正像。暴露之銅然後 被蝕刻且光聚合體除去，即顯現出預期之電路圖案。 半疊加製程可與印刷鈾刻製程共同使用以製造具有電 558930 五、發明說明（3) 鍍通孔之雙面或多層印刷蝕刻板。依此製程，一被覆銅 之疊層薄板或是一具有銅箔於外表面上之多層封裝係依 前述之印刷蝕刻製程處理。然後依預期排列鑽孔於板中 。一電鍍阻劑使用於實質上覆蓋該板之整個外表面，除 了通孔及電路以外。典型地，使用一單獨之減靈敏度屏 蔽。通孔被激發且減靈敏度屏板則予除去而不致干擾該 激發。裸露區域接著作無電式電鍍。 除前述方法外，許多其他製程亦曾使用以製造印刷電 路板。其中某些種製程詳述於美國專利案號3 982045、 4847114及5246817，其內容於此處將完全引用參考。 然而於先前技術之製程中，電路之製造使得電阻於需要 時必須自電路板之外部提供（例如安裝於電路板之表面 上作爲一配件）。 這裡將發表一種製程，藉由此製程使得穩定可靠之電 阻器能夠印刷並電鍍成爲印刷電路板之電路主幹。藉此 以一有效率且經濟之方式提供了必要之電阻器。此外與 先前技術所用之方法比較，此製程進一步使製造完成之 印刷電路板更縮小。關於此點.，典型的先前技術爲美國 專利案號3808576及2662957，其內容於此全部引用參 考。本發明製造具有集成電阻之印刷電路，該電阻於最 嚴苛之應用要求下能擁有一特別恆常之電阻値。 圖示簡單說明 整體而言，附圖顯示了本發明之基本製程之步驟。 第1 A圖代表銅被覆疊層薄板之一側（雖然兩側邊處 558930 五、發明說明（4) 理之方式幾乎相同），其具有絕緣介電基板10及附著 之銅箔11。 第1 B圖顯示在銅箔1 1之上存在一成像阻劑1 2。阻 劑1 2已成像並顯影，因此僅覆蓋銅箔11之預期部分。 第1C圖顯示裸露之銅已蝕刻除去，留下不相連接之 阻劑覆蓋之銅軌跡13及14在基板10之上。 第1 D圖顯示阻劑已被完全移除，僅留下預期之銅軌 跡13及14在基板10之上。 第1 E圖顯示施加一電鍍阻劑1 5，除了電阻器將予電 鍍之部分以外，該阻劑覆蓋電路板之全部區域。 第1F圖顯示電鍍電阻器16連接之前未連接之銅軌跡 13 與 14 。 第1 G圖顯示移除電鍍阻劑之後的電路。 發明槪述 本發明提出一種印刷及電鍍電阻器之製程作爲一印刷 電路板之一主幹。前述製程之基本形式可說明如以下之 處理步驟： ' a) 依預期圖案，將一蝕刻阻劑1 2加在一被覆金屬之疊 層薄板（或多層封裝）之銅箔11表面上。預期圖案最 佳地應定義出正狀態下之導電電路，並應定義出負狀態 下時電路與電阻器位置之間的區域； b) 將暴露之銅蝕刻除去，且最佳情況將蝕刻阻劑移除 以形成未連接之微量銅殘餘（1 3及1 4 ); Ο活化表面以接受電鍍； 558930 五、 發明說明 ( 5> d)使用 — 電 鍍 光 罩 1. 5以實質上被覆全部表面，例外 的 部分爲 準 備 電 鍍 電 阻 之區 域； e)使用 電 阻 性材料 1 6電鍍暴露之區域；以及 f)除去 電 鍍 光 罩 0 作爲前 述 製 程 中 的 對 等步 驟，a與b兩步驟可以由如 下 步驟之 附 加 製 程取代 ·· a · 1 .)活化 一 裸 露 之 介 電基 板之表面以接受電鍍； a.2.)將 一 電 鍍 光 罩 加於介 電基板，使得預期電路定義 於 負狀態 而 電 路 與 電 阻位 置之間的區域定義於正狀態 下 y a.3.)電 鍍 預 期 之 電 路 a.4.)除 去 電 鍍 阻 劑 以及 依序遵 行 刖 述 之 步 驟 C)至 f)〇 於一最 佳 實 施 例 步 驟b)之後及步驟c)之前，基板受 到 一介電 鈾 刻 劑 之 作用 ，使 介電表面得以均勻。此處透 過 蝕刻作 用 使介 電 表 面 均勻 化，能提供電鍍電阻更爲恆 定 且可預 測 之 電 阻 値 0 於另一 最 佳 實 施 例 ， 步驟 e)與f)之間或步驟f)之後， 將 電鍍阻 劑 材 料 與 一 氧 化劑 接觸。將電鍍阻劑材料與一 氧 化劑接 觸 藉 此使 電 鍍阻 劑之氧化依一控制模式進行 ， 便能提 供 電 鍍 電 阻 器 更爲 恆定且可預測之電阻値，且 亦 可視需 要 提 供 更 筒 的 電阻 値。本質電阻値經由受控氧 化 作用而增 加 〇 另 一 種 作法 是此處電阻器於步驟f)之後 可 加以烘 焙 1 使 電 阻 器 之電 阻値能夠穩定。 / 7-

558930 五、發明說明（6) 於一第三最佳實施例，印刷電路板執行一淸潔步驟且 於步驟f)之後進行，以除去步驟C)之任何種類之殘餘活 化劑，並且在另一方面能改善整個電路板之表面絕緣電 阻値。加入此一步驟能製造更高可靠度之印刷電路板。 最後建議使用刨剪修飾作爲調整電鍍電阻器之絕緣電 阻値之一種方法，使電阻値位於預定之絕緣電阻（歐姆 )範圍內。使用雷射光以熔除電鍍電阻器之部分區域爲 一特別適合之刨剪修飾法。 發明詳述 本發明敘述之各種製程提供一種於二導電區域間形成 一電阻器之方法，該二區域係位於一絕緣基板上並由該 絕緣基板分開。所敘述之方法用以電鍍一電阻材料於絕 緣基板上，且位於導電區域間，使電阻材料連接傳導區 域。這些製程於製造印刷電路板且電鍍電阻器爲電路之 集成部分時特別有用。有關最基本之處理製程依序描述 如下= a) 施加一蝕刻阻劑於一金屬被覆疊層板之表層，使阻 劑定義預期電路於一正狀態下，定義電路間之區域，包 括電阻器之位置，於一負狀態下； b) 蝕刻去除暴露之銅表層，且最佳地淸除蝕刻阻劑； c) 視情形將暴露之介電表層作一處理，可用之方法包 括化學蝕刻、電漿蝕刻、雷射校正、噴霧、磨砂、噴粒 及噴沙，自其中擇一使用； d)活化暴露之介電表面以接受電鍍該表層；

558930 五、 發明說明 ( 7: ) e)加 一電 鍍 阻 劑使 得 電 鍍 阻劑 被 覆 表 層 之 全 部 或 實 質 上 全部 表層 例外的 部 分 爲 欲作 電 鍍 之 電 阻 器 之 區 域 ( 亦 即電 阻器 之 區 域於 一 負 狀 態下 描 畫 定 義 ) y f)電 鍍暴 露 區 域； g)視 情況 將 電 鍍區 域 接 觸 一氧 化 劑 y h)移 除電 鑛 光 罩； i)視 情況 淸 潔 印刷 電 路 板 之表 層 9 j)視 情況 烘 焙 電阻 器 $ k)視 情況刨 剪 修飾 部 分 電 鍍電 阻 器 材料 使 得 電 阻 器 之 最後 絕緣 電 阻 値落 在 絕 緣 電阻 値 之 一 預 定 範 圍 內 9 以 及 1)視 情況 將 電 阻器 被 覆 保護 層 〇 步驟 (a)與（b)需在- -被覆金屬之介電疊層薄板之表層 之 上產 生一 電 路 描畫 ( 或 是 在多 層 封 裝 之 上 一 即 複 數 層 電 路， 含有 一 或 多電 路 內 層 ，經 過 疊 合成 爲 單 一 平 面 封 裝 )° 內層 可 以 但非 必 須 含有本 發 明 之 電 鍍 電 阻 器 0 如 果 是的 情形 則 內層 之 製 造 可依 本 發 明 所 述 之 製 程 〇 整 體 而言 ，被 覆 金 屬之 介 電 疊 層以 及 多 層 封 裝 合 稱 爲 金 屬 被 覆疊 層板 〇 金 屬被 覆 疊 層 板亦 可 選 擇 具 有 預 期 排列 之 通 孔。 通孔 可 以 選擇 於此 時 加以 電 鍍 0 關 鍵 在 於 金 屬 被 覆 疊層 板之 表 面 上面 的 電 路 圖案 之 描 畫 定 義 及 產 生 > 以 及 電阻 即將 電 鍍 處（ 電 阻 )之 電 路 中 之 某 些 特 定 斷 路 之 描畫 定義 及 產 生。 該 特 定 電阻 之 長 度 及 寬 度 明 顯 地 將 直接 影響 電 鍍 後獲 致 的 電 阻値 9- 〇 558930 五、發明說明（8) 電路與電阻區域之描畫與產生可藉由許多方法達成。 其中最主要的方式係經由減層製程，如此驟（a)及（b)所 示。於減層製程中，使用的是一種金屬（通常爲銅）被 覆之疊層板。該金屬被覆疊層板包含一平面介電基板， 且金屬箔貼附於兩外側表層。介電基板典型的情況是玻 璃強化環氧樹脂，但亦可爲數種其他習知的絕緣材料。 無論如何，一阻劑圖案加於金屬被覆疊層板之金屬表層 ，使得阻劑以正狀態描畫電路，以負狀態描畫電路與電 阻器區域之間的區域。最典型的作法是使用一光阻劑。 於此情況下，光阻劑加於金屬表層，以液狀或乾燥形式 皆可。然後光阻劑經由一負片而選擇性地暴露於光化學 射線。未暴露之光阻劑區域經顯影而出現預計之圖案。 另一種作法爲光阻劑依預計圖案直接篩選至金屬表層之 上。當電路由光阻劑描繪完成後，暴露之銅區域被蝕刻 掉且去除光阻劑，如此即顯出電路，因此電路與電阻器 區域之間的區域現在是無屏蔽介電質。 步驟（c)係一選項，但建議使用。爲了使電阻器可用且 可靠，其電阻値必須可預測、相對穩定且可靠。爲了獲 致具有特別可預測、相對穩定且可靠的電阻値之電鍍電 阻器，電鍍電阻材料以形成電阻器之介電表層必須均勻 。爲達到介電表層之均勻及可預期、相對穩定與可靠電 阻値之電鍍電阻器，可將介電表層做均勻化處理，使其 上可電鍍電阻器。均勻化的達成方法有噴霧、化學蝕刻 、電漿鈾刻、雷射校正或機械均勻法。機械均勻法可藉 -10- 558930 五、發明說明（9) 磨砂、噴沙或噴粒而達成。透過化學蝕刻使表層均勻一 般而言最可靠且有效率之方法。關於此點，特定之蝕刻 劑必須與所使用之介電質配合。然而，若使用玻璃強化 環氧樹脂，本案發明者發現鹼基過錳酸鹽、濃縮硫酸、 鉻酸或電漿在蝕刻及均勻化介電表層方面特別實用。鈉 或鉀之過錳酸鹽溶液，濃度超過每公升50公克，在 10%重量之腐鈾溶液，溫度超過140華氏度，時間2至 20分鐘，爲這方面之最佳情況。若使用過錳酸鹽，則之 前可先使用一膨脹劑或感光劑，使得介電質更易接受過 錳酸鹽鈾刻。典型的環氧樹脂膨脹劑爲完整使用有機溶 劑M-吡咯，溫度爲90至120華氏度，時間爲1至5分 鐘。此外，過錳酸鹽蝕刻緊接一酸還原溶液用以移除過 錳酸鹽殘留。 步驟（d)係關於活化電鍍之表層。表層之活化可簡單至 在貴金屬活化劑中浸泡（或非貴金屬或其他熟知之活化 劑）亦可複雜至涉及許多步驟之一完整電鍍週期。典型 地，活化之製程由一調節劑開始（表面活化劑或其他型 式），接下來是一活化劑（PdCl2/SnCl2膠質或鈀之離子 溶液或另一貴金屬）以及一加速劑。若使用一加速劑， 本案發明者發現最佳情況爲使用加速劑溶液，且緊鄰步 驟（f)之前（即電鍍電阻器）實施。無電電鍍加速劑於本 技術內已普遍習知，包括鹽酸或氟硼酸之簡單溶液或是 氯化鈉的鹼性溶液。每一次化學處理之間皆介入淸水洗 滌。不論選擇何種活化循環過程，其主要目的是處理表 -11- 558930 五、發明說明（1〇) 層，使其能啓動並接受電鍍。本技術已有數種習知的方 溝，任何一種皆可依其優點而運用於此處。請參考美國 專利案號 5,032,427(Kukanskis 等人），4,976,990(Bach 等人）以及4,863,758(Rhodenizer)，其內容配合於本案以 供參考。本案發明者發現有利之處在於步驟（d)的活化循 環過程之後，將金屬覆蓋之疊層板作一乾燥處理。 於步驟（e)加入一固態或液態之電鍍光罩，使得電阻器 區域以一負狀態描畫及定義。爲達成此目標，一般而言 ，電鍍光罩將遮蓋表層之全部或實質上全部之表層，僅 電阻區域例外。若電鍍光罩允許某種電鍍重疊則電鍍電 阻將更爲可靠，其中電阻性電鍍與傳導電路相接合，而 非電鍍光罩覆蓋所有電路而使電阻性電鍍僅與傳導電路 鄰接。無論如何，電鍍光罩可以是本技術中之任何習知 之典型電鍍光罩，只要後續的電鍍槽之中能維持其完整 性即可。電鍍光罩可依預期之圖案篩選至表層上，或經 敷層被覆，光成像及顯影。加一剛性電鍍光罩於表層時 ，本案發明者發現真空疊合特別實用，能確保光罩相當 符合表層之三度空間特性。 步驟（f)涉及電鍍電阻器。於此階段，電鍍將僅發生於 電鍍光罩未覆蓋之區域上，即步驟（e)之電鍍光罩（亦即 電阻器之區域，最佳情況爲與電路內有某些疊合，即電 阻器與電路連接處）。有數種電鍍槽均可有效利用。特 別實用的包括有無電鎳-磷（或其合金），無電貴金屬電 鍍浴’包含鈀-磷或釕-磷（若前述之合金）之無電電鍍 -12- 558930 五、發明說明（11) 浴。此外，可選擇性地依需要於電鍍前將表層做淸潔及/ 或加速處理。 很明顯地，電鍍金屬之厚度對於最後的電阻器之電阻 率具有直接的影響。本案發明者發現較有利的典型作法 爲電鍍金屬之厚度介於0.05至2.5微米，更好是介於 〇·1〇至1.0微米間，而最佳係介於〇.1〇至〇.5〇微米之 間。電鍍2至3分鐘爲有利，更佳爲5至10分鐘，並 視使用的電鍍浴及最終預期之電阻値而定。 依據最終預期之電阻値，可調整以下因素以改變電阻 器之電阻率··電鍍金屬之型態、電鍍金屬之厚度、電阻 器之長度、電阻器之寬度及電阻器之後續處理。關於電 鍍金屬之型態，鎳-磷、鈀-磷或釕-磷之磷含量將會影響 最後沈積之電阻率。所有前述因子皆可改變以獲致最終 預期之電阻値。本案發明者發現電鍍之鎳、鈀或釕之本 質電阻隨金屬之磷含量而遞增。他們亦發現最佳情況爲 電鍍電阻時，使用鎳之磷含量佔10至13%重量，使用 鈀之磷含量佔2至8%重量。本案發明者發現高磷含量 之金屬，特別是鎳或鈀，產生之電鍍塗層具有較高之本 質電阻。因此，給予任意期望之電阻器最終電阻値皆可 電鍍一較大厚度之金屬（令長度與寬度爲固定），因此 而製造更穩定可靠之電鍍電阻器。此亦允許商業上可接 受之電鍍時間介於2至3分鐘之範圍。電鍍時間若少於 2至3分鐘則因時間太短而在商業製程上難以可靠的控 舛，如此產生較不可靠之電鍍電阻器。若是在同一電路 -13- 558930 五、發明說明（12) 板上需要不同電阻値之電阻器，則步驟（e)與⑴或（d)、 (e)與（f)可重複以電鍍不同的電阻器，具有不同厚度之電 阻性材料或是具有不同的電阻性材料。當然，另一種作 法是改變其他變數，譬如電阻器之長度與寬度，如此即 無需重複任何步驟。 步驟（g)選擇性地提供電鍍電阻器金屬之受控氧化，最 佳係藉由受控化學氧化。受控氧化係一種增加電鍍電阻 器之電阻率以及更重要地在一致的基礎上提供更爲可預 測的電阻値之方法。關於此點，數種氧化劑可使用，包 括最佳使用的碘化鉀。若使用碘酸鉀，則由1 0至75公 克/每升之碘酸鉀，溫度爲9(TC，時間爲5分鐘所組成 之水溶液已證明十分有效。更高本質電阻之材料可適用 於厚度更大之電鍍材料（其他變數保持固定），更可靠 之電鍍電阻器，及商業上可接受之電鍍時間。根據相同 未被氧化金屬之本質電阻，其電鍍金屬之本質電阻可增 加 20 至 400%。 步驟（h)係關於移除電鍍光罩。一移除溶液必須選擇以 配合所使用之電鍍光罩。典型的電鍍光罩可在鹼性溶液 中去除，但有些則需要有機溶劑。 於步驟（i)，可選擇有利的情況淸潔印刷電路板之表層 ，以移去任何殘留的活化劑，及增加電路板之表面電阻 。美國專利案號 5,221，418; 5,207,867;及 4,978,422 其 個別內容包括於此，完整供參考，且都敘述淸潔與增加 電路板之表面電阻之多種方法，如此處步驟（i)所建議者 -14- 558930 五、發明說明（13) 。必須注意電鍍電阻器之電阻値不受前述淸潔之影響。 在淸潔電路板之前，若能透過使用某一型態，永久或非 永久，之被覆以保護電鍍電阻器，則是有利的事。因此 ，步驟（i)可如所示地，在步驟（h)之後使用，或是在步驟 (1)之後導入，此時，電阻器己塗覆一適當之保護塗層。 然而，除非電阻器受到保護，否則進一步的化學處理製 程於刨剪修飾後不會更有用，因爲進一步的處理製程可 能會影響電阻器之絕緣電阻値。 如前述，一般而言，電鍍電阻器之電阻率爲可預測且 不隨時間而變是非常重要的。本案發明者發現，印刷電 路板之後續處理可能會使電鍍電阻器之電阻値改變。特 別地，疊合與焊接過程能永久改變電阻器之電阻値。此 外，本案發明者發現，電鍍後之電阻器經過烘焙能使電 阻器之電阻値穩定，如此接續之處理引起電阻値之改變 可最小。因此，本案發明者偏好烘焙電鍍電阻器，由3 0 分鐘至3小時，溫度爲100°F至400°F，最佳爲30分鐘 至1.5小時，溫度爲3 00°F至400°F，以穩定電阻器之電 阻値，並且使後續之改變爲最小。由於烘焙電阻器或其 他後續處理而導致之電阻値改變，在設計電阻器時，必 須能預期。電鍍電阻器之絕緣電阻値之最後改變可經由 刨剪修飾而達成。 烘焙之後或電鍍之後（若略去烘焙製程），電鍍電阻 器之電阻値必要時可藉刨剪而調整與測量。刨剪係增加 電鑛電阻器之絕緣電阻値至~*預定或一特定大小之方法 -15- 558930 五、發明說明（14) ，藉刨剪或在受控方式下移除電鍍電阻器之一部分，以 獲致該元件之一指定絕緣電阻値。刨剪修飾或控制條件 下之移除典型上是藉使用雷射而完成。關於此點，雷射 是使用於熔除電鍍電阻器之部分，並在一精確及受控條 件下進行，因此獲致理想電阻値。電鍍電阻器特別適應 此種形式之雷射熔除，因爲電鍍膜層通常相當薄（亦即 ，大約5至25微吋）。另一種選擇，電鍍電阻器可使 用任何方法進行刨剪修飾，只要該種方法能在一受控方 式下可靠地移除電鍍電阻器之部分。最佳情況，刨剪步 驟儘可能接近印刷電路處理之尾端，使電阻値之可能變 化降至最小。 最後，通常値得被覆電路板的表層，以及電鍍電阻器 ，一保護用之塗層，例如一焊料遮罩。焊料遮罩有助於 接續處理中用於保護電路板，及增加最終產品之,耐久性 。典型的焊料遮罩處理詳述於美國專利案號5,296,3 3 4， 其相關內容包含於此處，供全盤參考。 電阻率係指導電係數之倒數。通常表示爲體積電阻率 、表面電阻率以及/或絕緣電阻，如美國材料與試驗協會 ASTM D2 57所定義者。體積電阻率是單位立方體之兩面 之間的電阻値，並等於V = AR/X，其中V爲體積電阻率 ’以歐姆-公分表示，A爲電路路徑之截面積（平方公分 )’ R是測量到的電阻値（歐姆），X爲電路路徑之長 度。本發明中所述之電鍍電阻器之體積電阻率大小介於 5 00至大約lxl(T4歐姆-公分，更佳情形爲介於大約5 -16- 558930 五、發明說明（15) 至5xl(T4歐姆-公分，最佳爲介於大約ιχ10_2至ιχ 1〇_3歐姆-公分。表面電阻率係一絕緣體抗拒一電流在其 表面流動之能力，等於S = PR/d，其中S爲表面電阻率 ’表不爲歐姆/平方’ P爲保護電極之參數（公分），詳 述於美國材料與試驗協會ASTM D257，R爲測量到之冑 阻（歐姆），D爲電極間之距離（公分）。絕緣電阻係 於一特定裝置上量測，或於一組件上量測，且係體積電 阻率及表面電阻率之集成效果。絕緣電阻通常以歐姆表 示，且與一特定裝置或組件相關。本發明所述之電鍍電 阻器具有之絕緣電阻介於大約1至1 0，0 0 0歐姆，最佳係 介於10至大約1，〇〇〇歐姆間。 在運用前述原理於一具有特別期望之設計電阻（即絕 緣電阻）之一特別電鍍電阻器時，以下公式十分有用： R= @

A 其中R =特定電鍍電阻器之整體預期電阻（即其絕緣 電阻）。 v =電鍍沈積之體積電阻率，通常對一特定之電 鍍溶液而言趨近常數 X =電鍍電阻器長度 A二電鍍電阻器之截面積（寬度乘以厚度） 一典型的例子可能要求一電鍍電阻器之寬度爲0· 005 英吋，長度爲0.005英吋，整體預期電阻爲275歐姆土 1 5歐姆。如果使用一電鍍溶液能澱積一修正之無電鎳磷 -17- 558930 五、發明說明（16) 沈澱，具有一體積電阻率大約爲7x1 (Γ3歐姆-公分，並 且澱積一厚度爲10微英吋之前述無電鎳，則預期之電 阻器之整體電阻可獲得如下式： (0.007歐姆-公分)(〇·〇〇5英吋L 1理寸 5χΚΓ8英吋平方 2.54公分 R= 276歐姆 如果需要增加電阻値，則電鍍沈積可加以氧化，如此 處所討論者。値得注意的是，爲使相關結果能重覆產生 ，其關鍵是在電鍍該表層及烘焙電鍍電阻器之前的表層 標準化，直到獲得穩定的電阻。沈積的後氧化亦能增加 電阻，並改善重製能力。對於電鍍電阻器之電阻的必要 調整可藉刨剪修飾而完成。 爲了比較的目的，電鍍銅電路或經由印刷電路板穿孔 之電鍍銅，其體積電阻率典型地小於大約5x1 0_5歐姆-公分，且最佳係介於大約1 X 1 (Γ6至大約1 X 1 (T8歐姆-公 分。FR-4環氧玻璃印刷電路板之絕緣基板之體積電阻率 典型地大於約1〇9歐姆-公分，且最佳爲介於約1〇9至大 約1〇2()歐姆-公分。 由於電子裝置在微小化方面的進展，印刷電路板之表 面區域已更爲緊密且更爲有價値。因此，根據本發明電 鍍之電阻器之整體面積必須符合不斷縮小之印刷電路板 之大小限制。根據本發明準備之電鍍電阻器，若其體積 電阻率介於500至ixi (Γ4歐姆-公分，則該電阻器製成 時’其長度介於約0 · 0 0 2英吋至約1 · 〇英吋間，較佳爲 -18- 558930 五、發明說明（17) 介於約〇 · 〇 〇 5與約〇 · 2 0英吋，最佳係介於約0.0 〇 5與約 0.080英吋間，寬度介於約〇·〇〇2與約1.0英吋間，更佳 係介於約〇 . 〇 〇 5與約〇 · 2 0英吋間，最佳係介於約〇 . 〇 〇 5 與約0 · 0 8 0英吋間，厚度介於約2與約3 0 0微英吋間， 更佳係介於約5至約1 〇〇微英吋之間，最佳係介於約5 至約25微英吋之間。典型地，前述之長度與寬度大小 係指成像大小（亦即成像之電鍍光罩在電鍍電阻性材料 之區域中之尺寸）。實際的電鍍電阻器之尺寸可能會略 爲改變。 以下之實施例之提出，僅係用於詳細說明之目的，不 應被視作任何方面的限制： 實施例I 銅被覆之玻璃強化環氧樹脂疊板依下列順序處理： 1·將一乾燥之薄膜阻劑（Aquamer CF-1.5，可向 MacDermid公司獲得）疊層至銅被覆疊板之兩銅表層 。阻劑接著透過一底片，選擇性地暴露於紫外光。底 片之設計係使得該紫外光僅照射至電路區域（即電路 依正狀態定義，電路與電阻器間之區域依負狀態定義 )。阻劑未暴露區域藉由1 %重量之碳酸鉀溶液顯影作 用而除去，溫度爲90°F，時間30秒。 2·將暴露之銅表層蝕刻除去，作法爲噴塗含氨之氯化銅 蝕刻劑至該表層上，溫度爲1 1 0°F，直到暴露之銅已 蝕刻完畢。接著將阻劑置於1 0%重量之腐蝕性溶液中 而被淸除。 -19- 558930 五、發明說明（18) 3 .表層加以活化，使其接受電鍍於其上，作法係依以下 製程= a) MacDermid M-調節劑，1 l〇°F，2 分鐘 b) MacDermid M-預活化劑，75°F，2 分鐘 c) MacDermid M-活化劑，100°F，5 分鐘 前述各步驟間加入淸水洗滌。 4. MacDermid Viatek PM#4電鍍光罩屏蔽在表層上，使 其被覆所有表層，僅除了電鍍電阻的區域外（電阻器 區域）（亦即電阻器區域依負狀態定義）。接著電鍍 光罩加以烘焙至乾燥，溫度250°F，時間5分鐘。電 阻器區域之寬度與長度，無電鈀-磷之電阻率，及鈀-磷電鍍之厚度皆用於設計與預測電鍍電阻器之最終電 阻大小。 5. 電阻器區域接著浸入MacDermid Pallas 52無電鈀-磷 電鍍浴進行電鍍，該浴依提供之資料進行準備，溫度 爲150°F，時間爲5分鐘。大約0.1至0.2微米之無電 鈀-磷被電鍍。 6·接著將電鑛光罩淸除，使用一 10%重量之腐蝕性溶液 ，溫度爲1 50°F，時間爲2分鐘，然後再徹底淸洗。 然後疊層板進行電氣測試，以決定電鍍電阻器之實際 電阻値，實際電阻値再與設計的電阻値比較。25至30% 之誤差曾被觀察到並加以記錄。 實施例H 銅被覆玻璃強化環氧疊層板依前述實施例I相同之製 -20- 558930 五、發明說明（19) 程處理’惟在步驟2之後及步驟3之前另外加入下述製 程： a) M-吡咯有機溶劑，1〇〇%依重量計，溫度90°F，2分 鐘。 b) 高錳酸鉀，60分克/公升，10%重量之苛性鈉，溫度 160F’時間10分鐘。 〇10%重量之鹽酸，5公克/公升硫酸羥胺，溫度110°F ，時間5分鐘。 疊層板接著進行電氣測試，以決定電鍍電阻器之實際 電阻値，此一實際電阻値與設計値相比較。曾經記錄過 8至10%之變化値。 疊層板進一步處理後得到一多層封裝，其作法係於複 數個疊層板之間，以及疊層板與銅箔被覆薄片之間，插 入玻璃強化環氧聚酯膠片。此一多層封裝接著進行加熱 與加壓處理，使插入之聚酯膠層得以熔化及硬化。實際 的疊層再一次進行電氣測試，並於電阻器隔離後實施， 以決定電鍍電阻器之實際電阻値，實際電阻値再與設計 値比較。2 0至3 0 %之變化値曾經記錄到。 實施例瓜 銅被覆玻璃強化環氧疊層板依前述實施例n相同之製 程處理，惟在實施例Π所示之處理製程結束時’執行以 下步驟： 電阻器予以氧化，作法爲將電路板浸入一 4 0公克/公 升碘酸鉀之水溶液，溫度維持9〇°C ’時間維持5分鐘。 -21 - 558930 五、發明說明（2〇) 疊層板接著進行電氣測試，以決定電鍍電阻器之實際 電阻値（無後續的積層處理）。實際電阻値與實施例 Π之未氧化電阻器相比，增加了 300%。已記錄到的 變化爲5至10%。 實施例IV 銅被覆玻璃強化環氧疊層板依前述實施例Π相同之製 程處理，惟在步驟6之後，疊層板在3 50°F下烘焙一小 時。 疊層板接著進行電氣測試，以決定電鍍電阻器之實際 電阻値，並與設計之電阻値作一比較。已記錄到5至 1 0 %之變化。 疊層板進一步處理之後，即可得到一多層封裝，其作 法係於複數個疊層板之間，及疊層板與銅箔被覆薄片之 間，插入玻璃強化環氧聚酯膠片。此一多層封裝接著進 行加熱與加壓處理，使得插入之聚酯膠層熔化及硬化。 實際的疊層於隔離電阻器之後，再一次進行電氣測試， 以決定電鍍電阻器之實際電阻値，並與設計.電阻値作一 比較。已記錄到的變化爲5至1 0%。 符號說明 10…絕緣介電基板 1 1…銅范 1 2…阻劑 1 3、1 4…銅軌跡 15…電鍍阻劑 16…電鍍電阻器 -22-

Claims (1)

1. 558930 六、申請專利範圍 1. 一種在兩金屬電路軌跡之間形成一電阻器之方法，該電 路軌跡之體積電阻率小於約5xl0_6歐姆-公分，且該電 路軌跡位於一絕緣基板之上，並由其隔開，該絕緣基板 之體積電阻率大於約1x1 〇_9歐姆-公分，此種方法包括 :電鍍-電阻性材料至絕緣基板中兩電路軌跡之間的區域 ，該電阻性材料之體積電阻率介於約500至大約1 χ1(Γ4 歐姆-公分，如此使得電阻性材料能夠連接電路軌跡；將 絕緣基板之電阻性材料的一部分加以刨剪修飾，如此使 電阻器之絕緣電阻値相等於一預定之歐姆値。 2. 如申請專利範圍第1項所述之方法，其中介於電路軌跡 間之絕緣基板接受之處理係選自化學蝕刻、電漿蝕刻、 雷射校正、噴霧、磨砂、噴粒及噴沙組成之製程中之一 者，且於電鍍電阻性材料在其上之前實施者。 3 .如申請專利範圍第1項所述之方法，其中該電阻性材料 於電鍍之後，進行選擇自化學氧化、烘焙之一製程以及 此二製程者。 4.如申請專利範圍第1項所述之方法，其中該電阻性材料 包括由無電鎳-磷、無電鈀-磷、無電釕·磷及任何前述之 合金所組成之一組材料中之一者。 5 .如申請專利範圍第1項所述之方法，其中該刨剪修飾係 藉接觸至少部分電阻性材料於雷射光，如此使至少部分 電阻性材料藉此接觸而熔除或以其他方式由此種接觸而 移除者。 6·如申請專利範圍第2項所述之方法，其中該電阻性材料 -23- 558930 六、申請專利範圍 於電鍍完成後’進行選擇自化學氧化、烘焙或此二製程 而處理者。 7.如申g靑專利範圍弟2項所述之方法，其中該電阻性材料 包括選擇自由無電鎳-磷、無電鈀-磷、無電釕-磷及任何 前述之合金所組成之群組的一材料者。 8 ·如申請專利範圍第2項所述之方法，其中該電阻性材料 電鍍至一厚度自大約2至300微英吋。 9.如申請專利範圍第4項所述之方法，其中電阻性材料係 選擇自由無電鎳-磷及無電鈀-磷組成之群組，無電鎳-磷 具有之磷成分在電鍍曬阻材料中至少1 0%重量，無電鈀-磷具有之磷成分在電鍍電阻材料中至少2%重量。 1 〇. —種製造具有集成電鍍電阻器之印刷電路板之方法， 包括： a) 施加一蝕刻劑於一金屬被覆疊層板之部分金屬表層 上，該疊層板包括一高分子聚合體核心，且被覆金屬 於其上，如此使阻劑依正狀態描繪定義預期電路，以 負狀態描繪定義電路之間的區域，包含電阻器之位置 ，其結果係產生裸露之金屬表層，及阻劑覆蓋之金屬 表層； b) 將裸露之金屬表層蝕刻除去，形成由裸露之高分子 聚合體核心區域分開之金屬電路； c) 淸除阻劑； d) 活化至少部分的聚合體核心之裸露區域’以接受於 其上之電鍍； -24- 558930 六、申請專利範圍 e) 施加一電鑛光罩，使其覆蓋金屬被覆疊層板表層之 全部或實質上全部，僅電阻器之位置外； f) 對於未由電鍍光罩遮蓋之區域，進行電鍍，其所使用 之電阻性材料具有之體積電阻率之範圍大約爲500至 lxl(T4歐姆-公分； g) 除去電鍍光罩；及 h) 自絕緣基板中刨剪修飾至少一部分的電阻性材料， 如此使各電阻器具有之絕緣電阻値等於一預定之歐 姆大小。 1 1 .如申請專利範圍第1 0項所述之方法，其中該電阻性材 料於完成電鍍後，再進行選擇自化學氧化、烘焙或前述 二者之製程者。 1 2.如申請專利範圍第1 〇項所述之方法，其中該刨剪修飾 係藉至少部分電阻性材料與雷射光之接觸’如此使至少 部分電阻性材料藉此接觸而熔除或藉由此種接觸以其他 方式移除而完成者。 1 3 ·如申請專利範圍第1 〇項所述之方法，其中該印刷電路 板於步驟（g)之後加以淸洗者。 1 4.如申請專利範圍第1 〇項所述之方法’其中一永久保護 塗層，於步驟（h)之後’施加至印刷電路板者。 1 5 ·如申請專利範圍第1 〇項所述之方法’其中該電阻性材 料電鍍至一厚度，其範圍約爲2至300微英吋之間。 1 6.如申請專利範圍第1 〇項所述之方法，其中該電阻性材 料係選擇自由無電鎳-磷、無電钯-磷、無電釕-磷以及任 -25- 558930 六、申請專利範圍 何前述之合金所組成之群組者。 1 7.如申請專利範圍第1 6項所述之方法，其中該電阻性材 料係選擇自由無電鎳-磷及無電鈀-磷組成之群組，無電 鎳-磷具有之磷成分在電鍍電阻材料中至少10%重量，無 電鈀-磷具有之磷成分在電鍍電阻材料中至少2%重量。 1 8 · —種印刷電路板，包含位於一聚合體爲底之基板上， 並由其分開之金屬電路，其中該金屬電路於若干特定點 藉電阻性材料而連接，電阻性材料之體積電阻率介於大 約500至1χ10_4歐姆-公分之間，且係選擇性地電鍍於 聚合體爲底之基板上，藉以形成電阻器，且其中至少部 分電阻性材料自聚合體爲底之基板中刨剪修飾，如此各 電阻器皆獨立具有一絕緣電阻値，且等於一預定之歐姆 大小。 1 9.如申請專利範圍第1 8項所述之印刷電路板，其中該電 阻材料於電鍍之後，接受一製程係選擇自化學氧化、烘 焙、及前述二者之製程者。 20.如申請專利範圍第1 8項所述之印刷電路板，其中該電 阻材料係選擇自無電鎳-磷、無電鈀-磷、無電釕-磷以及 任何前述之合金所組成之群組者。 2 1 ·如申請專利範圍第1 8項所述之印刷電路板，其中該刨 剪修飾係藉至少部分電阻材料與雷射光之接觸，如此使 至少部分電阻材料藉此接觸而熔除，或藉此種接觸以其 他方式移除而完成者。 22.如申請專利範圍第20項所述之印刷電路板，其中該電 -26- 558930 六、申請專利範圍 阻材料係選擇自無電鎳-磷及無電鈀-磷組成之群組，無 電鎳-磷具有一磷成分在電鍍電阻材料中至少10%重量 ，無電鈀-磷具有一磷成分在電鍍電阻材料中至少2%重 量。 23. —種在兩金屬區域之間形成一電阻器之方法，金屬區 域位於一絕緣基板上，並由該絕緣基板分開，絕緣基板 具有一體積電阻率介於大約1〇9至l〇2G歐姆-公分，此種 方法包含電鍍一電阻材料於絕緣基板之一部上，電阻材 料體積電阻率介於大約500至lxl(T4歐姆-公分，絕緣 基板在金屬區域之間，如此使電阻材料能連接金屬區域 ’且之後再刨剪修飾來自絕緣基板之至少一部分電阻材 料，如此使電阻器具有一絕緣電阻，且等於一預定之歐 姆大小。 24. 如申請專利範圍第23項之方法，其中導電區域係位於 一印刷電路板上的電路。 25 .如申請專利範圍第23項所述之方法，其中電阻材料包 括選自無電鎳-磷、無電鈀-磷、無電釕-磷及任何前述之 合金所組成之群組者之材料。 26.如申請專利範圍第23項之方法，其中該刨剪修飾係藉 至少部分電阻材料與雷射光之接觸，如此使至少部分電 阻材料藉此接觸而熔除，或藉此種接觸以其他方式移除 而完成者。 2 7 ·如申請專利範圍第2 5項所述之方法，其中電阻材料係 選自由無電鎳•磷及無電鈀-磷所組成之群組，無電鎳-磷 -27- 558930 、申請專利範圍 具有一磷成分，在電鍍電阻材料中至少ίο %重量，無電 鈀-磷具有一磷成分，在電鍍電阻材料中至少2%重量。 2 8 · —種製造含有集成電鍍電阻器之一印刷電路板的方法 ，包含： a) 施加一蝕刻阻劑於一金屬護面疊層板之部分金屬表 層上面，疊層板包括一聚合體爲底之核心，有金屬被 覆其上，如此使阻劑依正狀態決定預期之電路，且依 負狀態決定電路之間的區域，包含電阻器之位置，其 結果爲產生裸露之金屬表層及阻劑覆蓋之金屬表層； b) 將裸露之金屬表層蝕刻除去，因此產生由聚合體爲 底之核心中，裸露區域所區隔之金屬電路； c) 除去阻劑； d) 活化聚合體爲底之核心的至少部分的裸露區域，以 備電鍍於其上； e) 施加一電鍍光罩，如此使電鍍光罩遮蓋全部或實質 上全部的金屬護面疊層板，除了電阻器所在之位置外 f) 電鍍未被電鍍光罩遮蓋之區域，便用一電阻材料進行 ，以形成電阻器； g) 刨剪修飾至少一部分電阻材料，如此使各電阻器具 有一電阻値，等於大約1 〇至大約1 〇 〇 〇歐姆之間，長 度大約0.005英吋至大約0.20英吋之間，寬度大約 0.005英吋至大約0.020英吋之間，厚度大約5至大 約100微英吋之間。 一 2b- 558930 六 申請專利範圍 2 9.如申請專利範圍第2 8項所述之方法’其中電阻器於電 鍍之後接受’選自化學氧化 '烘焙及前述兩種製程所組 成之一製程者。 30.如申請專利範圍第28項所述之方法，其中印刷電路板 於步驟⑴之後進行淸洗。 3 1 .如申請專利範圍第28項所述之方法，其中電阻材料係 選自無電鎳-磷、無電鈀-磷、無電釕-磷及任何前述之合 金所組成之群組者。 32.如申請專利範圍第28項所述之方法，其中一永久保護 塗層施加於步驟（g)之後的印刷電路板。 33·如申請專利範圍第28項所述之方法，其中電阻器重疊 至金屬電路上。 34.如申請專利範圍第28項所述之方法，其中電阻器具有 一長度介於大約0.00 5至0.0 80英吋，一寬度介於大約 0.005至0.080英吋，及一厚度介於大約5至25微英吋 〇 3 5 .如申請專利範圍第2 8項所述之方法，其中該刨剪修飾 係藉至少部分電阻材料與雷射光之接觸，如此使至少音G 分電阻材料藉此接觸而熔除，或藉此種接觸以其他方式 移除而完成者。 3 6·如申請專利範圍第28項所述之方法，其中電阻材料於 電鍍之後接受係選自化學氧化、烘焙及前述二者之製手呈 〇 3 7 ·如申請專利範圍第3 1項所述之方法，其中電阻材料係 -29- 六、申請專利範圍 選自無電鎳-磷及無電鈀-磷所組成之群組，無電鎳-磷具 有一磷成分在電鍍電阻材料中依重量計至少10%，無電 鈀-磷具有一磷成分在電鍍電阻材料中依重量計至少2% 者。 3 8 · —種在兩金屬區域之間形成一電阻器之方法，金屬區 域位於一絕緣基板上，且被該絕緣基板分開，絕緣基板 具有一體積電阻率介於大約109至102G歐姆-公分，此方 法包含電鍍一體積電阻率介於大約500至1χ10_4歐姆· 公分之電阻材料於絕緣基板之一部上，且該基板位於金 屬區域之間，如此使電阻材料能連接金屬區域，之後， 將電阻材料加熱至少達到約1 00 °F，時間至少約30分鐘 〇 3 9.如申請專利範圍第3 8項所述之方法，其中電阻材料包 括選自無電鎳-磷、無電鈀-磷、無電釕-磷及任何前述之 合金所組成之群組的一材料者。 40·如申請專利範圍第38項所述之方法，其中位於金屬區 域間之絕緣基板，於電阻材料電鍍於其上之前，接受選 自化學蝕刻、電漿蝕刻、雷射校正、噴霧、磨砂、噴粒 及噴沙所組成之群組的一製程者。 4 1 ·如申請專利範圍第3 8項所述之方法，其中至少一部分 的電阻材料係自絕緣基板刨剪修飾，如此使電阻器具有 一絕緣電阻等於預定之歐姆大小。 42·如申請專利範圍第39項所述之方法，其中電阻材料係 選自由無電鎳-磷與無電鈀-磷所組成之群組，無電鎳-_ -30- 558930 六、申請專利範圍 之磷成分在電鍍電阻材料中至少爲10%重量，無電鈀-磷 於電鍍電阻材料中之磷成分至少爲2%重量。 43 ·如申請專利範圍第4 1項所述之方法，其中該刨剪修飾 係藉至少部分電阻材料與雷射光之接觸，如此使至少部 分電阻材料藉此種接觸而熔除或藉此種接觸以其他方式 移除而完成者。 44·如申請專利範圍第43項所述之方法，其中電阻材料係 選自由無電鎳-磷與無電鈀-磷所組成之群組，無電鎳 在電鍍電阻材料中之磷成分依重量計至少爲1 〇%，無電 鈀-磷在電鍍電阻材料中之磷成分依重量計至少爲2%。 -31 -