TWI542729B - 線路板及其製作方法 - Google Patents
線路板及其製作方法 Download PDFInfo
- Publication number
- TWI542729B TWI542729B TW104122245A TW104122245A TWI542729B TW I542729 B TWI542729 B TW I542729B TW 104122245 A TW104122245 A TW 104122245A TW 104122245 A TW104122245 A TW 104122245A TW I542729 B TWI542729 B TW I542729B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- phosphorus
- chemical palladium
- containing chemical
- circuit board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 278
- 239000000126 substance Substances 0.000 claims description 142
- 229910052763 palladium Inorganic materials 0.000 claims description 139
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 110
- 229910052698 phosphorus Inorganic materials 0.000 claims description 110
- 239000011574 phosphorus Substances 0.000 claims description 110
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 56
- 229910052802 copper Inorganic materials 0.000 claims description 56
- 239000010949 copper Substances 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 46
- 229910052737 gold Inorganic materials 0.000 claims description 44
- 239000010931 gold Substances 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 44
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 36
- 238000007747 plating Methods 0.000 claims description 29
- 229910052759 nickel Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 10
- 238000007654 immersion Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 219
- 238000005476 soldering Methods 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 9
- 238000003466 welding Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
Description
本發明是有關於一種線路板及其製作方法，且特別是有關於一種具有較佳的打線接合能力與焊接能力的線路板及其製作方法。
目前常見的接墊的表面處理層，如化鎳鈀金層，是在銅接墊的表面上分別沉積化學鎳層、化學鈀層及浸鍍金層；或者是，化鈀金層，則是在銅接墊的表面上分別沉積化學鈀層及浸鍍金層。這樣的表面處理層通常可提供打線(wire Bond)以及焊接(Soldering)功能。
近來有些文獻的研究資料顯示，內含有不含磷的純化學鈀層的化鎳鈀金層或化鈀金層，其打線接合能力略佳於內含有含磷的化學鈀層的化鎳鈀金層或化鈀金層。但是，內含有含磷的化學鈀層的化鎳鈀金層或化鈀金層，其焊接能力卻又略佳於內含有不含磷的純化學鈀層的化鎳鈀金層或化鈀金層。當一個產品同時需擁有極佳的打線接合能力與焊接能力時，內含有不含磷的純化
學鈀層及內含有含磷的化學鈀層的化鎳鈀金層或化鈀金層在打線與焊接能力上的差異，會造成在選用上不小的困擾。如何在一個產品上同時提供較佳的打線接合能力與焊接能力，是急待研發的課題。
本發明提供一種線路板，其具有較佳的打線接合能力與焊接能力。
本發明還提供一種線路板的製作方法，用以製作上述的線路板。
本發明的線路板，其包括一基板、一圖案化銅層、一含磷化學鈀層、一化學鈀層以及一浸鍍金層。圖案化銅層配置於基板上且暴露出部分基板。含磷化學鈀層配置於圖案化銅層上，其中含磷化學鈀層中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%到96%之間。化學鈀層配置於含磷化學鈀層上，其中化學鈀層中，鈀的重量百分比至少為99%以上。浸鍍金層配置於化學鈀層上。
在本發明的一實施例中，上述的線路板更包括：一含磷化學鎳層，配置於含磷化學鈀層與圖案化銅層之間，其中含磷化學鎳層中，磷的重量百分比介於6%至12%之間。
在本發明的一實施例中，上述的線路板更包括：一防焊層，配置於基板上且至少覆蓋基板，其中防焊層具有多個開口，
且開口暴露部分圖案化銅層，而定義出多個接墊，而含磷化學鈀層、化學鈀層以及浸鍍金層依序堆疊於接墊上。
在本發明的一實施例中，上述的防焊層的開口為焊罩定義型開口，且開口所暴露出的接墊為焊罩定義型接墊(Solder Mask Defined,SMD)。
在本發明的一實施例中，上述的防焊層的開口為非焊罩定義型開口，且開口所暴露出的接墊為非焊罩定義型接墊(Non-Solder Mask Defined,NSMD)。
本發明的線路板的製作方法，其包括以下製程步驟。提供一基板。形成一圖案化銅層於基板上，其中圖案化銅層覆蓋基板且暴露出部分基板。形成一含磷化學鈀層於圖案化銅層上，其中含磷化學鈀層覆蓋圖案化銅層，且含磷化學鈀層中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%至96%之間。形成一化學鈀層於含磷化學鈀層上，其中化學鈀層覆蓋含磷化學鈀層，且化學鈀層中，鈀的重量百分比至少為99%以上。形成一浸鍍金層於化學鈀層上，其中浸鍍金層覆蓋化學鈀層。
在本發明的一實施例中，上述的線路板的製作方法，更包括：形成含磷化學鈀層之前，形成一含磷化學鎳層於圖案化銅層上，其中含磷化學鎳層配置於含磷化學鈀層與圖案化銅層之間，且含磷化學鎳層中，磷的重量百分比介於6%至12%之間。
在本發明的一實施例中，上述的線路板的製作方法，更包括：於形成圖案化圖層之後，形成一防焊層於基板上且至少覆
蓋基板，其中防焊層具有多個開口，且開口暴露部分圖案化銅層，而定義出多個接墊。
在本發明的一實施例中，上述的防焊層的開口為焊罩定義型開口，且開口所暴露出的接墊為焊罩定義型接墊。
在本發明的一實施例中，上述的防焊層的開口為非焊罩定義型開口，且開口所暴露出的接墊為非焊罩定義型接墊。
基於上述，由於本發明的線路板的圖案化銅層上依序堆疊含磷化學鈀層、化學鈀層以及浸鍍金層，其中含磷化學鈀層可提供較佳的焊接能力，而化學鈀層可提供較佳的打線接合能力。因此，本發明的線路板可同時具有較佳的打線接合能力與焊接能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧基板
20、30‧‧‧晶片
40‧‧‧打線
100a、100b、100c、100d‧‧‧線路板
110‧‧‧圖案化銅層
120‧‧‧含磷化學鈀層
130‧‧‧化學鈀層
140‧‧‧浸鍍金層
150‧‧‧含磷化學鎳層
160a、160b‧‧‧防焊層
O1、O2‧‧‧開口
P1、P2‧‧‧接墊
圖1繪示為本發明的一實施例的一種線路板的剖面示意圖。
圖2A至圖2D繪示為本發明的圖1的線路板的製作方法的剖面示意圖。
圖2E繪示將多個晶片配置於圖1的線路板上的剖面示意圖。
圖3繪示為本發明的另一實施例的一種線路板的剖面示意圖。
圖4繪示為本發明的另一實施例的一種線路板的剖面示意圖。
圖5繪示為本發明的另一實施例的一種線路板的剖面示意圖。
圖1繪示為本發明的一實施例的一種線路板的剖面示意圖。請參考圖1，在本實施例中，線路板100a包括一基板10、一圖案化銅層110、一含磷化學鈀層120、一化學鈀層130以及一浸鍍金層140。詳細來說，圖案化銅層110配置於基板10上且暴露出部分基板10。含磷化學鈀層120配置於圖案化銅層110上，其中含磷化學鈀層120中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%到96%之間。化學鈀層130配置於含磷化學鈀層120上，其中化學鈀層130中，鈀的重量百分比至少為99%以上。浸鍍金層140配置於化學鈀層130上。
更具體來說，本實施例的基板10的材質例如是絕緣材料，基板10亦可以是單層線路基板或者是多層線路基板，圖案化銅層110例如可以是外層線路，但並不限於此。較佳地，含磷化學鈀層120的厚度例如是介於0.03微米至0.3微米之間；化學鈀層130的厚度例如是介於0.03微米至0.3微米之間；浸鍍金層140的厚度例如是介於0.03微米至0.2微米之間。此外，本實施例的線路板100a更包括：一防焊層160a，配置於基板10上且至少覆
蓋基板10，其中防焊層160a具有多個開口O1，且開口O1暴露部分圖案化銅層110，而定義出多個接墊P1而含磷化學鈀層120、化學鈀層130以及浸鍍金層140依序堆疊於接墊P1上。也就是說，本實施例的防焊層160a從基板10延伸覆蓋至部分圖案化銅層110上，而定義出接墊P1，而含磷化學鈀層120、化學鈀層130以及浸鍍金層140僅配置於接墊P1，並沒有完全覆蓋圖案化銅層110。此處，如圖1所示，本實施例的防焊層160a的開口O1具體化為焊罩定義型開口，且開口O1所暴露出的接墊P1具體化為焊罩定義型接墊(SMD)。
圖2A至圖2D繪示為本發明的圖1的線路板的製作方法的剖面示意圖。在製程上，請先參考圖2A，依照本實施例的線路板的製作方法，首先，提供基板10。接著，形成圖案化銅層110於基板10上，其中圖案化銅層110覆蓋基板10且暴露出部分基板10。接著，請參考圖2B，形成防焊層160a於基板10上且至少覆蓋基板10，其中防焊層160a具有多個開口O1，且開口O1暴露部分圖案化銅層110，而定義出多個接墊P1。接著，請參圖2C，形成含磷化學鈀層120於圖案化銅層110上，其中含磷化學鈀層覆120蓋圖案化銅層110，且含磷化學鈀層120中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%至96%之間。之後，請再參考圖2C，形成化學鈀層130於含磷化學鈀層120上，其中化學鈀層130覆蓋含磷化學鈀層120，且化學鈀層130中，鈀的重量百分比至少為99%以上。最後，請參考圖2D，形成浸鍍金
層140於化學鈀層130上，其中浸鍍金層140覆蓋化學鈀層130。至此，以完成線路板100a的製作。
由於本實施例的接墊p1上依序堆疊了含磷化學鈀層120、化學鈀層130以及浸鍍金層140，其中由圖案化銅層110至浸鍍金層140之間的磷含量可逐漸減小，意即磷含量的梯度變化不大，可使焊接後之介金屬層(Intermetallic Metal,IMC)磷含量的梯度變化同樣不大。如此一來，可使得本發明的線路板100a具有較佳的結構可靠度。此外，請參考圖2E，由於本實施例的接墊P1上覆蓋有可提供硬度需求的化學鈀層130，以及覆蓋有可滿足焊接需求的含磷化學鈀層120，因此當將二晶片20、30配置於本實施例的線路板100a上時，其中晶片20是透過覆晶結合的方式配置於接墊P1上，而晶片30是透過以打線40電性聯接接墊P1，線路板100a可同時提供絕佳的打線接合能力與焊接能力，同時滿足打線接合晶片與焊接晶片的需求。值得一提的是，本實施例的線路板100a適於應用在封裝基板、印刷電路板等，但不限於此。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3繪示為本發明的另一實施例的一種線路板的剖面示意圖。請同時參考圖1與圖3，本實施例的線路板100b與圖1中的線路板100a相似，惟二者主要差異之處在於：本實施例的線路
板100b更包括：一含磷化學鎳層150，配置於含磷化學鈀層120與圖案化銅層110之間，其中含磷化學鎳層150中，磷的重量百分比介於6%至12%之間，而鎳的重量百分比介於88%至94%之間。較佳地，含磷化學鎳層150的厚度例如是介於0.05微米至10微米之間；含磷化學鈀層120的厚度例如是介於0.03微米至0.3微米之間；化學鈀層130的厚度例如是介於0.03微米至0.3微米之間；浸鍍金層140的厚度例如是介於0.03微米至0.2微米之間。也就是說，本實施例的接墊P1上依序堆疊了含磷化學鎳層150、含磷化學鈀層120、化學鈀層130以及浸鍍金層140，其中由圖案化銅層110至浸鍍金層140之間的磷含量可逐漸減小，意即磷含量的梯度變化不大，可使焊接後之介金屬層(Intermetallic Metal,IMC)磷含量的梯度變化同樣不大。如此一來，可使得本發明的線路板100b具有較佳的結構可靠度。
在製程上，本實施例的線路板100b的製作方法與上述圖1中的線路板100a的製作方法相似，惟二者主要差異之處在於：形成含磷化學鈀層120之前，形成含磷化學鎳層150於圖案化銅層110上，其中含磷化學鎳層150中，磷的重量百分比介於6%至12%之間。之後，再依序形成含磷化學鈀層120於含磷化學鎳層150上、形成化學鈀層130於含磷化學鈀層120上以及形成浸鍍金層140於化學鈀層130上，而完成本實施例的線路板100b的製作。
圖4繪示為本發明的另一實施例的一種線路板的剖面示意圖。請同時參考圖1與圖4，本實施例的線路板100c與圖1中
的線路板100a相似，惟二者主要差異之處在於：本實施例的線路板100c中的防焊層160b的設置方式不同於圖1線路板100a中的防焊層160a的設置方式。詳細來說，本實施例的防焊層160b是配置於基板10上，但並未覆蓋圖案化銅層110。此處，如圖4所示，防焊層160b的開口O2具體化為非焊罩定義型開口，且開口O2所暴露出的接墊P2可具體化為非焊罩定義型接墊(NSMD)。在一變化實施例中，防焊層160b亦可覆蓋浸鍍金層140周邊部份(未圖示)，且開口O2所暴露出的接墊P2亦可具體化為非焊罩定義型接墊(NSMD)。
在製程上，本實施例的線路板10oc的製作方法的步驟與上述圖1中的線路板100a的製作方法的步驟完全。也就是說，首先，提供基板10。接著，形成圖案化銅層110於基板10上，其中圖案化銅層110覆蓋基板10且暴露出部分基板10。接著，形成防焊層160b於基板10上，其中防焊層160b具有多個開口O2，且開口O2完全暴露出圖案化銅層110，而定義出多個接墊P2。接著，形成含磷化學鈀層120於圖案化銅層110上，其中含磷化學鈀層覆120蓋圖案化銅層110，且含磷化學鈀層120中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%至96%之間。之後，形成化學鈀層130於含磷化學鈀層120上，其中化學鈀層130覆蓋含磷化學鈀層120，且化學鈀層130中，鈀的重量百分比至少為99%以上。最後，形成浸鍍金層140於化學鈀層130上，其中浸鍍金層140覆蓋化學鈀層130。至此，以完成線路板100c
的製作。在一變化實施例中，可於圖案化銅層110、含磷化學鈀層120、化學鈀層130、浸鍍金層140形成之後，再進行防焊層160b的製作，防焊層160b可覆蓋浸鍍金層140周邊部份(未圖示)，且開口O2所暴露出的接墊P2亦可具體化為非焊罩定義型接墊(NSMD)。
圖5繪示為本發明的另一實施例的一種線路板的剖面示意圖。請同時參考圖4與圖5，本實施例的線路板100d與圖4中的線路板100c相似，惟二者主要差異之處在於：本實施例的線路板100d更包括：一含磷化學鎳層150，配置於含磷化學鈀層120與圖案化銅層110之間，其中含磷化學鎳層150中，磷的重量百分比介於6%至12%之間。也就是說，本實施例的接墊P2上依序堆疊了含磷化學鎳層150、含磷化學鈀層120、化學鈀層130以及浸鍍金層140，其中由圖案化銅層110至浸鍍金層140之間的磷含量可逐漸減小，意即磷含量的梯度變化不大，可使焊接後之介金屬層(Intermetallic Metal,IMC)磷含量的梯度變化同樣不大。如此一來，可使得本發明的線路板100d具有較佳的結構可靠度。
綜上所述，由於本發明的線路板的圖案化銅層上依序堆疊含磷化學鈀層、化學鈀層以及浸鍍金層，其中含磷化學鈀層可提供較佳的焊接能力，而化學鈀層可提供較佳的打線接合能力。因此，本發明的線路板可同時具有較佳的打線接合能力與焊接能力，同時滿足打線接合晶片與焊接晶片的需求，而且能夠提供穩定的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基板
100a‧‧‧線路板
110‧‧‧圖案化銅層
120‧‧‧含磷化學鈀層
130‧‧‧化學鈀層
140‧‧‧浸鍍金層
160a‧‧‧防焊層
O1‧‧‧開口
P1‧‧‧接墊
Claims (10)
- 一種線路板，包括：一基板；一圖案化銅層，配置於該基板上，且暴露出部分該基板；一含磷化學鈀層，配置於該圖案化銅層上，其中該含磷化學鈀層中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%至96%之間；一化學鈀層，配置於該含磷化學鈀層上，其中該化學鈀層中，鈀的重量百分比至少為99%以上，且該含磷化學鈀層位於該圖案化銅層與該化學鈀層之間；以及一浸鍍金層，配置於該化學鈀層上，其中該化學鈀層位於該含磷化學鈀層與該浸鍍金層之間。
- 如申請專利範圍第1項所述的線路板，更包括：一含磷化學鎳層，配置於該含磷化學鈀層與該圖案化銅層之間，其中該含磷化學鎳層中，磷的重量百分比介於6%至12%之間。
- 如申請專利範圍第1項所述的線路板，更包括：一防焊層，配置於該基板上且至少覆蓋該基板，其中該防焊層具有多個開口，且該些開口暴露部分該圖案化銅層，而定義出多個接墊，而該含磷化學鈀層、該化學鈀層以及該浸鍍金層依序堆疊於該些接墊上。
- 如申請專利範圍第3項所述的線路板，其中該防焊層的該些開口為焊罩定義型開口，且該些開口所暴露出的該些接墊為焊罩定義型接墊。
- 如申請專利範圍第3項所述的線路板，其中該防焊層的該些開口為非焊罩定義型開口，且該些開口所暴露出的該些接墊為非焊罩定義型接墊。
- 一種線路板的製作方法，包括：提供一基板；形成一圖案化銅層於該基板上，其中該圖案化銅層覆蓋該基板且暴露出部分該基板；形成一含磷化學鈀層於該圖案化銅層上，其中該含磷化學鈀層覆蓋該圖案化銅層，且該含磷化學鈀層中，磷的重量百分比介於4%至6%之間，而鈀的重量百分比介於94%至96%之間；形成一化學鈀層於該含磷化學鈀層上，其中該化學鈀層覆蓋該含磷化學鈀層，且該化學鈀層中，鈀的重量百分比至少為99%以上，且該含磷化學鈀層位於該圖案化銅層與該化學鈀層之間；以及形成一浸鍍金層於該化學鈀層上，其中該浸鍍金層覆蓋該化學鈀層，且該化學鈀層位於該含磷化學鈀層與該浸鍍金層之間。
- 如申請專利範圍第6項所述的線路板的製作方法，更包括： 形成該含磷化學鈀層之前，形成一含磷化學鎳層於該圖案化銅層上，其中該含磷化學鎳層配置於該含磷化學鈀層與該圖案化銅層之間，且該含磷化學鎳層中，磷的重量百分比介於6%至12%之間。
- 如申請專利範圍第6項所述的線路板的製作方法，更包括：於形成該圖案化圖層之後，形成一防焊層於該基板上且至少覆蓋該基板，其中該防焊層具有多個開口，且該些開口暴露部分該圖案化銅層，而定義出多個接墊。
- 如申請專利範圍第8項所述的線路板的製作方法，其中該防焊層的該些開口為焊罩定義型開口，且該些開口所暴露出的該些接墊為焊罩定義型接墊。
- 如申請專利範圍第8項所述的線路板的製作方法，其中該防焊層的該些開口為非焊罩定義型開口，且該些開口所暴露出的該些接墊為非焊罩定義型接墊。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104122245A TWI542729B (zh) | 2015-07-09 | 2015-07-09 | 線路板及其製作方法 |
| CN201510562497.0A CN106341943B (zh) | 2015-07-09 | 2015-09-07 | 线路板及其制作方法 |
| US14/849,614 US9591753B2 (en) | 2015-07-09 | 2015-09-10 | Circuit board and manufacturing method thereof |
| JP2016029175A JP2017022357A (ja) | 2015-07-09 | 2016-02-18 | 回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104122245A TWI542729B (zh) | 2015-07-09 | 2015-07-09 | 線路板及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI542729B true TWI542729B (zh) | 2016-07-21 |
| TW201702429A TW201702429A (zh) | 2017-01-16 |
Family
ID=56997169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104122245A TWI542729B (zh) | 2015-07-09 | 2015-07-09 | 線路板及其製作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9591753B2 (zh) |
| JP (1) | JP2017022357A (zh) |
| CN (1) | CN106341943B (zh) |
| TW (1) | TWI542729B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109156080B (zh) * | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
| US11842958B2 (en) * | 2022-03-18 | 2023-12-12 | Chun-Ming Lin | Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1060806A (zh) * | 1991-10-03 | 1992-05-06 | 机械电子工业部郑州机械研究所 | 异种钢成分梯度过渡的焊接法 |
| US6585904B2 (en) * | 2001-02-15 | 2003-07-01 | Peter Kukanskis | Method for the manufacture of printed circuit boards with plated resistors |
| JP2003023132A (ja) | 2001-07-10 | 2003-01-24 | Sony Corp | リードフレームおよび電子回路装置、並びにその製造方法 |
| US7391116B2 (en) * | 2003-10-14 | 2008-06-24 | Gbc Metals, Llc | Fretting and whisker resistant coating system and method |
| KR100688833B1 (ko) * | 2005-10-25 | 2007-03-02 | 삼성전기주식회사 | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 |
| JP5288362B2 (ja) * | 2007-01-17 | 2013-09-11 | 奥野製薬工業株式会社 | 多層めっき皮膜及びプリント配線板 |
| JP5286893B2 (ja) * | 2007-04-27 | 2013-09-11 | 日立化成株式会社 | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
| EP2469992B1 (en) * | 2010-12-23 | 2015-02-11 | Atotech Deutschland GmbH | Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates |
| TW201233280A (en) | 2011-01-25 | 2012-08-01 | Taiwan Uyemura Co Ltd | Chemical palladium-gold plating film method |
| CN102407408A (zh) * | 2011-09-23 | 2012-04-11 | 南京工业大学 | 一种适用于异种金属材料焊接的焊接结及其制备方法 |
| JP5929722B2 (ja) | 2011-11-30 | 2016-06-08 | Tdk株式会社 | 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法 |
| EP2628824B1 (en) * | 2012-02-16 | 2014-09-17 | Atotech Deutschland GmbH | Method for electroless nickel-phosphorous alloy deposition onto flexible substrates |
| WO2014034539A1 (ja) * | 2012-08-27 | 2014-03-06 | 日本ゼオン株式会社 | 回路基板の製造方法 |
| KR20140043955A (ko) * | 2012-09-21 | 2014-04-14 | 삼성전기주식회사 | 전극 패드, 이를 이용한 인쇄 회로 기판 및 그의 제조 방법 |
| EP2803756A1 (en) * | 2013-05-13 | 2014-11-19 | Atotech Deutschland GmbH | Method for depositing thick copper layers onto sintered materials |
| CN103480846B (zh) * | 2013-09-30 | 2015-06-24 | 南京理工大学 | 一种钛-钢异种金属烧结/焊接的连接方法 |
| TWI482541B (zh) | 2013-12-10 | 2015-04-21 | Subtron Technology Co Ltd | 線路板及其製作方法 |
-
2015
- 2015-07-09 TW TW104122245A patent/TWI542729B/zh not_active IP Right Cessation
- 2015-09-07 CN CN201510562497.0A patent/CN106341943B/zh not_active Expired - Fee Related
- 2015-09-10 US US14/849,614 patent/US9591753B2/en active Active
-
2016
- 2016-02-18 JP JP2016029175A patent/JP2017022357A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW201702429A (zh) | 2017-01-16 |
| US20170013710A1 (en) | 2017-01-12 |
| CN106341943A (zh) | 2017-01-18 |
| US9591753B2 (en) | 2017-03-07 |
| JP2017022357A (ja) | 2017-01-26 |
| CN106341943B (zh) | 2019-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473552B (zh) | 具有元件設置區之基板結構及其製程 | |
| JP2007214534A (ja) | 導電構造を具備する回路基板の製造方法 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| US20150245485A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| TWI442852B (zh) | 基板結構的製作方法 | |
| TWI419627B (zh) | 線路板結構及其製作方法 | |
| TWI542729B (zh) | 線路板及其製作方法 | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
| JP2007294735A (ja) | 実装基板 | |
| CN204481016U (zh) | 集成电路封装基板 | |
| JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2010232616A (ja) | 半導体装置及び配線基板 | |
| JP2014131034A (ja) | パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板 | |
| TWI479968B (zh) | 線路板製作方法、線路板及晶片封裝結構 | |
| TW200427046A (en) | Substrate and process for fabricating the same | |
| WO2020213133A1 (ja) | 半導体装置 | |
| TWI577248B (zh) | 線路載板及其製作方法 | |
| TWI590407B (zh) | 半導體封裝結構及其製作方法 | |
| CN104124180A (zh) | 芯片封装结构的制作方法 | |
| JP2019062062A (ja) | 配線基板、電子装置、及び、配線基板の製造方法 | |
| TWI473216B (zh) | 半導體製程及其半導體結構 | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ | |
| JP2013080899A (ja) | 半導体装置及びそれを利用した半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |