CN106341943A - 线路板及其制作方法 - Google Patents
线路板及其制作方法 Download PDFInfo
- Publication number
- CN106341943A CN106341943A CN201510562497.0A CN201510562497A CN106341943A CN 106341943 A CN106341943 A CN 106341943A CN 201510562497 A CN201510562497 A CN 201510562497A CN 106341943 A CN106341943 A CN 106341943A
- Authority
- CN
- China
- Prior art keywords
- layer
- palladium layers
- wiring board
- substrate
- palladium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 271
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 136
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 80
- 239000011574 phosphorus Substances 0.000 claims abstract description 80
- 239000000126 substance Substances 0.000 claims abstract description 65
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052802 copper Inorganic materials 0.000 claims abstract description 59
- 239000010949 copper Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 44
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052737 gold Inorganic materials 0.000 claims abstract description 35
- 239000010931 gold Substances 0.000 claims abstract description 35
- 238000007654 immersion Methods 0.000 claims abstract description 35
- 238000003466 welding Methods 0.000 claims description 53
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 46
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 32
- 238000007747 plating Methods 0.000 claims description 32
- 229910052759 nickel Inorganic materials 0.000 claims description 23
- 238000002360 preparation method Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 2
- 150000002940 palladium Chemical class 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开一种线路板及其制作方法。该线路板包括基板、图案化铜层、含磷化学钯层、化学钯层以及浸镀金层。图案化铜层配置于基板上。含磷化学钯层配置于图案化铜层上，其中含磷化学钯层中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％至96％之间。化学钯层配置于含磷化学钯层上，其中化学钯层中，钯的重量百分比至少为99％以上。浸镀金层配置于化学钯层上。
Description
技术领域
本发明涉及一种线路板及其制作方法，且特别是涉及一种具有优选的打线接合能力与焊接能力的线路板及其制作方法。
背景技术
目前常见的接垫的表面处理层，如化镍钯金层，是在铜接垫的表面上分别沉积化学镍层、化学钯层及浸镀金层；或者是，化钯金层，则是在铜接垫的表面上分别沉积化学钯层及浸镀金层。这样的表面处理层通常可提供打线(wire Bond)以及焊接(Soldering)功能。
近来有些文献的研究资料显示，内含有不含磷的纯化学钯层的化镍钯金层或化钯金层，其打线接合能力略佳于内含有含磷的化学钯层的化镍钯金层或化钯金层。但是，内含有含磷的化学钯层的化镍钯金层或化钯金层，其焊接能力却又略佳于内含有不含磷的纯化学钯层的化镍钯金层或化钯金层。当一个产品同时需拥有极佳的打线接合能力与焊接能力时，内含有不含磷的纯化学钯层及内含有含磷的化学钯层的化镍钯金层或化钯金层在打线与焊接能力上的差异，会造成在选用上不小的困扰。如何在一个产品上同时提供优选的打线接合能力与焊接能力，是急待研发的课题。
发明内容
本发明的目的在于提供一种线路板，其具有优选的打线接合能力与焊接能力。
本发明还一目的在于提供一种线路板的制作方法，用以制作上述的线路板。
为达上述目的，本发明的线路板包括基板、图案化铜层、含磷化学钯层、化学钯层以及浸镀金层。图案化铜层配置于基板上且暴露出部分基板。含磷化学钯层配置于图案化铜层上，其中含磷化学钯层中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％到96％之间。化学钯层配置于含磷化学钯层上，其中化学钯层中，钯的重量百分比至少为99％以上。浸镀金层配置于化学钯层上。
在本发明的一实施例中，上述的线路板还包括：含磷化学镍层，配置于含磷化学钯层与图案化铜层之间，其中含磷化学镍层中，磷的重量百分比介于6％至12％之间。
在本发明的一实施例中，上述的线路板还包括：防焊层，配置于基板上且至少覆盖基板，其中防焊层具有多个开口，且开口暴露部分图案化铜层，而定义出多个接垫，而含磷化学钯层、化学钯层以及浸镀金层依序堆叠于接垫上。
在本发明的一实施例中，上述的防焊层的开口为焊罩定义型开口，且开口所暴露出的接垫为焊罩定义型接垫(Solder Mask Defined,SMD)。
在本发明的一实施例中，上述的防焊层的开口为非焊罩定义型开口，且开口所暴露出的接垫为非焊罩定义型接垫(Non-Solder Mask Defined,NSMD)。
本发明的线路板的制作方法，其包括以下制作工艺步骤。提供基板。形成图案化铜层于基板上，其中图案化铜层覆盖基板且暴露出部分基板。形成含磷化学钯层于图案化铜层上，其中含磷化学钯层覆盖图案化铜层，且含磷化学钯层中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％至96％之间。形成化学钯层于含磷化学钯层上，其中化学钯层覆盖含磷化学钯层，且化学钯层中，钯的重量百分比至少为99％以上。形成浸镀金层于化学钯层上，其中浸镀金层覆盖化学钯层。
在本发明的一实施例中，上述的线路板的制作方法，还包括：形成含磷化学铜层之前，形成含磷化学镍层于图案化铜层上，其中含磷化学镍层配置于含磷化学钯层与图案化铜层之间，且含磷化学镍层中，磷的重量百分比介于6％至12％之间。
在本发明的一实施例中，上述的线路板的制作方法，还包括：在形成图案化图层之后，形成防焊层于基板上且至少覆盖基板，其中防焊层具有多个开口，且开口暴露部分图案化铜层，而定义出多个接垫。
在本发明的一实施例中，上述的防焊层的开口为焊罩定义型开口，且开口所暴露出的接垫为焊罩定义型接垫。
在本发明的一实施例中，上述的防焊层的开口为非焊罩定义型开口，且开口所暴露出的接垫为非焊罩定义型接垫。
基于上述，由于本发明的线路板的图案化铜层上依序堆叠含磷化学钯层、化学钯层以及浸镀金层，其中含磷化学钯层可提供优选的焊接能力，而化学钯层可提供优选的打线接合能力。因此，本发明的线路板可同时具有优选的打线接合能力与焊接能力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明的一实施例的一种线路板的剖面示意图；
图2A至图2D为本发明的图1的线路板的制作方法的剖面示意图；
图2E为将多个芯片配置于图1的线路板上的剖面示意图；
图3为本发明的另一实施例的一种线路板的剖面示意图；
图4为本发明的另一实施例的一种线路板的剖面示意图；
图5为本发明的另一实施例的一种线路板的剖面示意图。
符号说明
10：基板
20、30：芯片
40：打线
100a、100b、100c、100d：线路板
110：图案化铜层
120：含磷化学钯层
130：化学钯层
140：浸镀金层
150：含磷化学镍层
160a、160b：防焊层
O1、O2：开口
P1、P2：接垫
具体实施方式
图1绘示为本发明的一实施例的一种线路板的剖面示意图。请参考图1，在本实施例中，线路板100a包括基板10、图案化铜层110、含磷化学钯层120、化学钯层130以及浸镀金层140。详细来说，图案化铜层110配置于基板10上且暴露出部分基板10。含磷化学钯层120配置于图案化铜层110上，其中含磷化学钯层120中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％到96％之间。化学钯层130配置于含磷化学钯层120上，其中化学钯层130中，钯的重量百分比至少为99％以上。浸镀金层140配置于化学钯层130上。
更具体来说，本实施例的基板10的材质例如是绝缘材料，基板10也可以是单层线路基板或者是多层线路基板，图案化铜层110例如可以是外层线路，但并不限于此。优选地，含磷化学钯层120的厚度例如是介于0.03微米至0.3微米之间；化学钯层130的厚度例如是介于0.03微米至0.3微米之间；浸镀金层140的厚度例如是介于0.03微米至0.2微米之间。此外，本实施例的线路板100a还包括：防焊层160a，配置于基板10上且至少覆盖基板10，其中防焊层160a具有多个开口O1，且开口O1暴露部分图案化铜层110，而定义出多个接垫P1，而含磷化学钯层120、化学钯层130以及浸镀金层140依序堆叠于接垫P1上。也就是说，本实施例的防焊层160a从基板10延伸覆盖至部分图案化铜层110上，而定义出接垫P1，而含磷化学钯层120、化学钯层130以及浸镀金层140仅配置于接垫P1，并没有完全覆盖图案化铜层110。此处，如图1所示，本实施例的防焊层160a的开口O1具体化为焊罩定义型开口，且开口O1所暴露出的接垫P1具体化为焊罩定义型接垫(SMD)。
图2A至图2D绘示为本发明的图1的线路板的制作方法的剖面示意图。在制作工艺上，请先参考图2A，依照本实施例的线路板的制作方法，首先，提供基板10。接着，形成图案化铜层110于基板10上，其中图案化铜层110覆盖基板10且暴露出部分基板10。接着，请参考图2B，形成防焊层160a于基板10上且至少覆盖基板10，其中防焊层160a具有多个开口O1，且开口O1暴露部分图案化铜层110，而定义出多个接垫P1。接着，请参图2C，形成含磷化学钯层120于图案化铜层110上，其中含磷化学钯层覆120盖图案化铜层110，且含磷化学钯层120中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％至96％之间。之后，请再参考图2C，形成化学钯层130于含磷化学钯层120上，其中化学钯层130覆盖含磷化学钯层120，且化学钯层130中，钯的重量百分比至少为99％以上。最后，请参考图2D，形成浸镀金层140于化学钯层130上，其中浸镀金层140覆盖化学钯层130。至此，以完成线路板100a的制作。
由于本实施例的接垫P1上依序堆叠了含磷化学钯层120、化学钯层130以及浸镀金层140，其中由图案化铜层110至浸镀金层140之间的磷含量可逐渐减小，意即磷含量的梯度变化不大，可使焊接后的介金属层(IntermetallicMetal,IMC)磷含量的梯度变化同样不大。如此一来，可使得本发明的线路板100a具有优选的结构可靠度。此外，请参考图2E，由于本实施例的接垫P1上覆盖有可提供硬度需求的化学钯层130，以及覆盖有可满足焊接需求的含磷化学钯层120，因此当将二芯片20、30配置于本实施例的线路板100a上时，其中芯片20是通过倒装结合的方式配置于接垫P1上，而芯片30是通过以打线40电性联接接垫P1，线路板100a可同时提供绝佳的打线接合能力与焊接能力，同时满足打线接合芯片与焊接芯片的需求。值得一提的是，本实施例的线路板100a适于应用在封装基板、印刷电路板等，但不限于此。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3绘示为本发明的另一实施例的一种线路板的剖面示意图。请同时参考图1与图3，本实施例的线路板100b与图1中的线路板100a相似，二者主要差异之处在于：本实施例的线路板100b还包括：含磷化学镍层150，配置于含磷化学钯层120与图案化铜层110之间，其中含磷化学镍层150中，磷的重量百分比介于6％至12％之间，而镍的重量百分比介于88％至94％之间。优选地，含磷化学镍层150的厚度例如是介于0.05微米至10微米之间；含磷化学钯层120的厚度例如是介于0.03微米至0.3微米之间；化学钯层130的厚度例如是介于0.03微米至0.3微米之间；浸镀金层140的厚度例如是介于0.03微米至0.2微米之间。也就是说，本实施例的接垫P1上依序堆叠了含磷化学镍层150、含磷化学钯层120、化学钯层130以及浸镀金层140，其中由图案化铜层110至浸镀金层140之间的磷含量可逐渐减小，意即磷含量的梯度变化不大，可使焊接后的介金属层(Intermetallic Metal,IMC)磷含量的梯度变化同样不大。如此一来，可使得本发明的线路板100b具有优选的结构可靠度。
在制作工艺上，本实施例的线路板100b的制作方法与上述图1中的线路板100a的制作方法相似，二者主要差异之处在于：形成含磷化学铜层120之前，形成含磷化学镍层150于图案化铜层110上，其中含磷化学镍层150中，磷的重量百分比介于6％至12％之间。之后，再依序形成含磷化学钯层120于含磷化学镍层150上、形成化学钯层130于含磷化学钯层120上以及形成浸镀金层140于化学钯层130上，而完成本实施例的线路板100b的制作。
图4绘示为本发明的另一实施例的一种线路板的剖面示意图。请同时参考图1与图4，本实施例的线路板100c与图1中的线路板100a相似，二者主要差异之处在于：本实施例的线路板100c中的防焊层160b的设置方式不同于图1线路板100a中的防焊层160a的设置方式。详细来说，本实施例的防焊层160b是配置于基板10上，但并未覆盖图案化铜层110。此处，如图4所示，防焊层160b的开口O2具体化为非焊罩定义型开口，且开口O2所暴露出的接垫P2可具体化为非焊罩定义型接垫(NSMD)。在一变化实施例中，防焊层160b也可覆盖浸镀金层140周边部分(未图示)，且开口O2所暴露出的接垫P2也可具体化为非焊罩定义型接垫(NSMD)。
在制作工艺上，本实施例的线路板100c的制作方法的步骤与上述图1中的线路板100a的制作方法的步骤完全。也就是说，首先，提供基板10。接着，形成图案化铜层110于基板10上，其中图案化铜层110覆盖基板10且暴露出部分基板10。接着，形成防焊层160b于基板10上，其中防焊层160b具有多个开口O2，且开口O2完全暴露出图案化铜层110，而定义出多个接垫P2。接着，形成含磷化学钯层120于图案化铜层110上，其中含磷化学钯层覆120盖图案化铜层110，且含磷化学钯层120中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％至96％之间。之后，形成化学钯层130于含磷化学钯层120上，其中化学钯层130覆盖含磷化学钯层120，且化学钯层130中，钯的重量百分比至少为99％以上。最后，形成浸镀金层140于化学钯层130上，其中浸镀金层140覆盖化学钯层130。至此，以完成线路板100c的制作。在一变化实施例中，可于图案化铜层110、含磷化学钯层120、化学钯层130、浸镀金层140形成之后，再进行防焊层160b的制作，防焊层160b可覆盖浸镀金层140周边部分(未图示)，且开口O2所暴露出的接垫P2也可具体化为非焊罩定义型接垫(NSMD)。
图5绘示为本发明的另一实施例的一种线路板的剖面示意图。请同时参考图4与图5，本实施例的线路板100d与图4中的线路板100c相似，二者主要差异之处在于：本实施例的线路板100d还包括：含磷化学镍层150，配置于含磷化学钯层120与图案化铜层110之间，其中含磷化学镍层150中，磷的重量百分比介于6％至12％之间。也就是说，本实施例的接垫P2上依序堆叠了含磷化学镍层150、含磷化学钯层120、化学钯层130以及浸镀金层140，其中由图案化铜层110至浸镀金层140之间的磷含量可逐渐减小，意即磷含量的梯度变化不大，可使焊接后的介金属层(Intermetallic Metal,IMC)磷含量的梯度变化同样不大。如此一来，可使得本发明的线路板100d具有优选的结构可靠度。
综上所述，由于本发明的线路板的图案化铜层上依序堆叠含磷化学钯层、化学钯层以及浸镀金层，其中含磷化学钯层可提供优选的焊接能力，而化学钯层可提供优选的打线接合能力。因此，本发明的线路板可同时具有优选的打线接合能力与焊接能力，同时满足打线接合芯片与焊接芯片的需求，而且能够提供稳定的可靠度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (10)
1.一种线路板，包括：
基板；
图案化铜层，配置于该基板上，且暴露出部分该基板；
含磷化学钯层，配置于该图案化铜层上，其中该含磷化学钯层中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％至96％之间；
化学钯层，配置于该含磷化学钯层上，其中该化学钯层中，钯的重量百分比至少为99％以上；以及
浸镀金层，配置于该化学钯层上。
2.如权利要求1所述的线路板，还包括：
含磷化学镍层，配置于该含磷化学钯层与该图案化铜层之间，其中该含磷化学镍层中，磷的重量百分比介于6％至12％之间。
3.如权利要求1所述的线路板，还包括：
防焊层，配置于该基板上且至少覆盖该基板，其中该防焊层具有多个开口，且该些开口暴露部分该图案化铜层，而定义出多个接垫，而该含磷化学钯层、该化学钯层以及该浸镀金层依序堆叠于该些接垫上。
4.如权利要求3所述的线路板，其中该防焊层的该些开口为焊罩定义型开口，且该些开口所暴露出的该些接垫为焊罩定义型接垫。
5.如权利要求3所述的线路板，其中该防焊层的该些开口为非焊罩定义型开口，且该些开口所暴露出的该些接垫为非焊罩定义型接垫。
6.一种线路板的制作方法，包括：
提供基板；
形成图案化铜层于该基板上，其中该图案化铜层覆盖该基板且暴露出部分该基板；
形成含磷化学钯层于该图案化铜层上，其中该含磷化学钯层覆盖该图案化铜层，且该含磷化学钯层中，磷的重量百分比介于4％至6％之间，而钯的重量百分比介于94％至96％之间；
形成化学钯层于该含磷化学钯层上，其中该化学钯层覆盖该含磷化学钯层，且该化学钯层中，钯的重量百分比至少为99％以上；以及
形成浸镀金层于该化学钯层上，其中该浸镀金层覆盖该化学钯层。
7.如权利要求6所述的线路板的制作方法，还包括：
形成该含磷化学铜层之前，形成含磷化学镍层于该图案化铜层上，其中该含磷化学镍层配置于该含磷化学钯层与该图案化铜层之间，且该含磷化学镍层中，磷的重量百分比介于6％至12％之间。
8.如权利要求6所述的线路板的制作方法，还包括：
在形成该图案化图层之后，形成防焊层于该基板上且至少覆盖该基板，其中该防焊层具有多个开口，且该些开口暴露部分该图案化铜层，而定义出多个接垫。
9.如权利要求8所述的线路板的制作方法，其中该防焊层的该些开口为焊罩定义型开口，且该些开口所暴露出的该些接垫为焊罩定义型接垫。
10.如权利要求8所述的线路板的制作方法，其中该防焊层的该些开口为非焊罩定义型开口，且该些开口所暴露出的该些接垫为非焊罩定义型接垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104122245A TWI542729B (zh) | 2015-07-09 | 2015-07-09 | 線路板及其製作方法 |
| TW104122245 | 2015-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106341943A true CN106341943A (zh) | 2017-01-18 |
| CN106341943B CN106341943B (zh) | 2019-05-24 |
Family
ID=56997169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510562497.0A Expired - Fee Related CN106341943B (zh) | 2015-07-09 | 2015-09-07 | 线路板及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9591753B2 (zh) |
| JP (1) | JP2017022357A (zh) |
| CN (1) | CN106341943B (zh) |
| TW (1) | TWI542729B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109156080B (zh) * | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
| US11842958B2 (en) * | 2022-03-18 | 2023-12-12 | Chun-Ming Lin | Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1060806A (zh) * | 1991-10-03 | 1992-05-06 | 机械电子工业部郑州机械研究所 | 异种钢成分梯度过渡的焊接法 |
| CN1956632A (zh) * | 2005-10-25 | 2007-05-02 | 三星电机株式会社 | 用于镀覆印刷电路板的方法以及由此制造的印刷电路板 |
| JP2008177261A (ja) * | 2007-01-17 | 2008-07-31 | Okuno Chem Ind Co Ltd | 多層めっき皮膜及びプリント配線板 |
| CN101668880A (zh) * | 2007-04-27 | 2010-03-10 | 日立化成工业株式会社 | 连接端子、使用了连接端子的半导体封装件及半导体封装件的制造方法 |
| CN102407408A (zh) * | 2011-09-23 | 2012-04-11 | 南京工业大学 | 一种适用于异种金属材料焊接的焊接结及其制备方法 |
| CN103480846A (zh) * | 2013-09-30 | 2014-01-01 | 南京理工大学 | 一种钛-钢异种金属烧结/焊接的连接方法 |
| US20140087205A1 (en) * | 2012-09-21 | 2014-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electrode pad, printed circuit board using the same, and method of manufacturing printed circuit board |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6585904B2 (en) * | 2001-02-15 | 2003-07-01 | Peter Kukanskis | Method for the manufacture of printed circuit boards with plated resistors |
| JP2003023132A (ja) | 2001-07-10 | 2003-01-24 | Sony Corp | リードフレームおよび電子回路装置、並びにその製造方法 |
| US7391116B2 (en) * | 2003-10-14 | 2008-06-24 | Gbc Metals, Llc | Fretting and whisker resistant coating system and method |
| EP2469992B1 (en) * | 2010-12-23 | 2015-02-11 | Atotech Deutschland GmbH | Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates |
| TW201233280A (en) | 2011-01-25 | 2012-08-01 | Taiwan Uyemura Co Ltd | Chemical palladium-gold plating film method |
| JP5929722B2 (ja) | 2011-11-30 | 2016-06-08 | Tdk株式会社 | 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法 |
| EP2628824B1 (en) * | 2012-02-16 | 2014-09-17 | Atotech Deutschland GmbH | Method for electroless nickel-phosphorous alloy deposition onto flexible substrates |
| US20150237736A1 (en) * | 2012-08-27 | 2015-08-20 | Zeon Corporation | Method of production of circuit board |
| EP2803756A1 (en) * | 2013-05-13 | 2014-11-19 | Atotech Deutschland GmbH | Method for depositing thick copper layers onto sintered materials |
| TWI482541B (zh) | 2013-12-10 | 2015-04-21 | Subtron Technology Co Ltd | 線路板及其製作方法 |
-
2015
- 2015-07-09 TW TW104122245A patent/TWI542729B/zh not_active IP Right Cessation
- 2015-09-07 CN CN201510562497.0A patent/CN106341943B/zh not_active Expired - Fee Related
- 2015-09-10 US US14/849,614 patent/US9591753B2/en active Active
-
2016
- 2016-02-18 JP JP2016029175A patent/JP2017022357A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1060806A (zh) * | 1991-10-03 | 1992-05-06 | 机械电子工业部郑州机械研究所 | 异种钢成分梯度过渡的焊接法 |
| CN1956632A (zh) * | 2005-10-25 | 2007-05-02 | 三星电机株式会社 | 用于镀覆印刷电路板的方法以及由此制造的印刷电路板 |
| JP2008177261A (ja) * | 2007-01-17 | 2008-07-31 | Okuno Chem Ind Co Ltd | 多層めっき皮膜及びプリント配線板 |
| CN101668880A (zh) * | 2007-04-27 | 2010-03-10 | 日立化成工业株式会社 | 连接端子、使用了连接端子的半导体封装件及半导体封装件的制造方法 |
| CN102407408A (zh) * | 2011-09-23 | 2012-04-11 | 南京工业大学 | 一种适用于异种金属材料焊接的焊接结及其制备方法 |
| US20140087205A1 (en) * | 2012-09-21 | 2014-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electrode pad, printed circuit board using the same, and method of manufacturing printed circuit board |
| CN103480846A (zh) * | 2013-09-30 | 2014-01-01 | 南京理工大学 | 一种钛-钢异种金属烧结/焊接的连接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017022357A (ja) | 2017-01-26 |
| US9591753B2 (en) | 2017-03-07 |
| TW201702429A (zh) | 2017-01-16 |
| TWI542729B (zh) | 2016-07-21 |
| CN106341943B (zh) | 2019-05-24 |
| US20170013710A1 (en) | 2017-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7923828B2 (en) | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element | |
| JP4547411B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| CN101937899B (zh) | 半导体封装结构及封装工艺 | |
| US9978705B2 (en) | Semiconductor substrate and semiconductor package structure having the same | |
| US20150098204A1 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
| CN102754195A (zh) | 具有通孔轨迹连接的电路板以及制造该电路板的方法 | |
| US20140159235A1 (en) | Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus | |
| US20120126423A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN106469705B (zh) | 封装模块及其基板结构 | |
| US20090140419A1 (en) | Extended plating trace in flip chip solder mask window | |
| CN103050466B (zh) | 半导体封装件及其制法 | |
| JP2010062517A (ja) | ニッケル−金メッキ方法及び印刷回路基板 | |
| CN106341943A (zh) | 线路板及其制作方法 | |
| CN101930960B (zh) | 集成电路芯片封装和形成方法 | |
| JP2019047127A (ja) | 樹脂多層基板 | |
| CN101894809A (zh) | 具有嵌入式连接基板的可堆栈式封装结构及其制造方法 | |
| JP2014216423A (ja) | 配線基板、配線基板の製造方法 | |
| CN102774804A (zh) | 具微机电元件的封装件及其制造方法 | |
| CN103632980A (zh) | 封装基板的制法 | |
| CN205726641U (zh) | 具有不同面层的部件载体及含有该部件载体的电子设备 | |
| CN104124180A (zh) | 芯片封装结构的制作方法 | |
| TWI782247B (zh) | 多層基板及其製造方法 | |
| KR101097292B1 (ko) | 패키지 기판 및 그 제조 방법 | |
| CN101370356B (zh) | 电路板及其制法 | |
| JP3189458U (ja) | セラミックス回路基板およびセラミックス回路基板を有するパッケージングｌｅｄモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190524 Termination date: 20200907 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |