JP2017022357A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2017022357A
JP2017022357A JP2016029175A JP2016029175A JP2017022357A JP 2017022357 A JP2017022357 A JP 2017022357A JP 2016029175 A JP2016029175 A JP 2016029175A JP 2016029175 A JP2016029175 A JP 2016029175A JP 2017022357 A JP2017022357 A JP 2017022357A
Authority
JP
Japan
Prior art keywords
layer
phosphorus
palladium
circuit board
solder mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016029175A
Other languages
English (en)
Inventor
金 勝 王
Chin-Sheng Wang
金 勝 王
慶 盛 陳
Ching-Sheng Chen
慶 盛 陳
美 勤 張
Mei-Chin Chang
美 勤 張
進 達 陳
Ching-Ta Chen
進 達 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of JP2017022357A publication Critical patent/JP2017022357A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】好ましいワイヤボンディング性と半田接合性を有する回路基板およびその製造方法を提供する。【解決手段】回路基板は、基板と、パターン化銅層と、リン含有無電解めっきパラジウム層と、無電解めっきパラジウム層と、浸漬めっき金層とを含む。パターン化銅層は、基板の上に配置さる。リン含有無電解めっきパラジウム層は、パターン化銅層の上に配置され、リン含有無電解めっきパラジウム層において、リンの重量％は、４％〜６％の範囲であり、パラジウムの重量％は、９４％〜９６％の範囲である。無電解めっきパラジウム層は、リン含有無電解めっきパラジウム層の上に配置され、無電解めっきパラジウム層において、パラジウムの重量％は、少なくとも９９％以上である。浸漬めっき金層は、無電解めっきパラジウム層の上に配置される。【選択図】図１

Description

本発明は、回路基板およびその製造方法に係り、特に、好ましいワイヤボンディング性と半田接合性を有する回路基板およびその製造方法に関する。
従来のパッドの表面処理層、例えば、無電解めっきニッケル・パラジウム・金層は、無電解めっきニッケル層、無電解めっきパラジウム層、および浸漬めっき金層をそれぞれ銅パッドの表面に堆積することにより形成される。あるいは、無電解めっきパラジウム・金層は、無電解めっきパラジウム層、および浸漬めっき金層をそれぞれ銅パッドの表面に堆積することにより形成される。このような表面処理層は、通常、ワイヤボンディング（wire bonding）性と半田接合（soldering）性とを提供する。
近年、いくつかの研究において、純粋な（pure）無電解めっきパラジウム層またはリン非含有（phosphorous-less）無電解めっきパラジウム層を含む無電解めっきニッケル・パラジウム・金層または無電解めっきパラジウム・金層は、リン含有無電解めっきパラジウム層を含む無電解めっきニッケル・パラジウム・金層または無電解めっきパラジウム・金層よりもワイヤボンディング性がわずかに優れていることが指摘された。しかしながら、リン含有無電解めっきパラジウム層を含む無電解めっきニッケル・パラジウム・金層または無電解めっきパラジウム・金層は、リン非含有無電解めっきパラジウム層を含む無電解めっきニッケル・パラジウム・金層または無電解めっきパラジウム・金層よりも半田接合性がわずかに優れている。製品が好ましいワイヤボンディング性と好ましい半田接合性を同時に必要とする時、リン含有無電解めっきパラジウム層を含む無電解めっきニッケル・パラジウム・金層または無電解めっきパラジウム・金層とリン非含有無電解めっきパラジウム層を含む無電解めっきニッケル・パラジウム・金層または無電解めっきパラジウム・金層の間のワイヤボンディング性および半田接合性の差異は、適切な材料を選択する際に、障害になる可能性がある。そのため、製品に好ましいワイヤボンディング性と半田接合性をいかにして同時に提供するかが、解決すべき課題となっている。
本発明は、好ましいワイヤボンディング性および半田接合性を有する回路基板を提供する。
本発明は、好ましいワイヤボンディング性および半田接合性を有する回路基板を製造するための回路基板の製造方法を提供する。
本発明の回路基板は、基板と、パターン化銅層と、リン含有無電解めっきパラジウム層と、無電解めっきパラジウム層と、浸漬めっき金層とを含む。パターン化銅層は、基板の上に配置され、基板の一部を露出する。リン含有無電解めっきパラジウム層は、パターン化銅層の上に配置される。リン含有無電解めっきパラジウム層において、リンの重量％は、４％〜６％の範囲であり、パラジウムの重量％は、９４％〜９６％の範囲である。無電解めっきパラジウム層は、リン含有無電解めっきパラジウム層の上に配置される。さらに、無電解めっきパラジウム層において、パラジウムの重量％は、少なくとも９９％以上である。浸漬めっき金層は、無電解めっきパラジウム層の上に配置される。
本発明の１つの実施形態において、回路基板は、さらに、リン含有無電解めっきパラジウム層とパターン化銅層の間に配置されたリン含有無電解めっきニッケル層を含む。リン含有無電解めっきニッケル層において、リンの重量％は、６％〜１２％の範囲である。
本発明の１つの実施形態において、回路基板は、さらに、基板の上に配置され、且つ少なくとも基板を覆うソルダマスク（solder mask）層を含む。また、ソルダマスク層は、複数の開口を有し、開口は、パターン化銅層の一部を露出して、複数のパッドを定義し、パッドの上に、リン含有無電解めっきパラジウム層、無電解めっきパラジウム層、および浸漬めっき金層が順番に積み重ねられる。
本発明の１つの実施形態において、ソルダマスク層の開口は、ソルダ・マスク・ディファインド（solder mask defined, SMD）開口であり、開口により露出したパッドは、ＳＭＤパッドである。
本発明の１つの実施形態において、ソルダマスク層の開口は、ノン・ソルダ・マスク・ディファインド（non-solder mask defined, NSMD）開口であり、開口により露出したパッドは、ＮＳＭＤパッドである。
本発明の回路基板の製造方法は、以下のステップを含む。基板を提供する。基板の上にパターン化銅層を形成する。また、パターン化銅層は、基板を覆い、基板の一部を露出する。パターン化銅層の上に、リン含有無電解めっきパラジウム層を形成する。また、リン含有無電解めっきパラジウム層は、パターン化銅層を覆い、リン含有無電解めっきパラジウム層において、リンの重量％は、４％〜６％の範囲であり、パラジウムの重量％は、９４％〜９６％の範囲である。リン含有無電解めっきパラジウム層の上に、無電解めっきパラジウム層を形成する。また、無電解めっきパラジウム層は、リン含有無電解めっきパラジウム層を覆い、無電解めっきパラジウム層において、パラジウムの重量％は、少なくとも９９％以上である。無電解めっきパラジウム層の上に、浸漬めっき金層を形成し、浸漬めっき金層は、無電解めっきパラジウム層を覆う。
本発明の１つの実施形態において、回路基板の製造方法は、さらに、リン含有無電解めっきパラジウム層を形成する前に、パターン化銅層の上にリン含有無電解めっきニッケル層を形成することを含む。また、リン含有無電解めっきニッケル層は、リン含有無電解めっきパラジウム層とパターン化銅層の間に配置され、リン含有無電解めっきニッケル層において、リンの重量％は、６％〜１２％の範囲である。
本発明の１つの実施形態において、回路基板の製造方法は、さらに、パターン化銅層を形成した後に、基板の上にソルダマスク層を形成することを含む。また、ソルダマスク層は、少なくとも基板を覆い、ソルダマスク層は、複数の開口を有し、開口は、パターン化銅層の一部を露出して、複数のパッドを定義する。
本発明の１つの実施形態において、ソルダマスク層の開口は、ＳＭＤ開口であり、開口により露出したパッドは、ＳＭＤパッドである。
本発明の１つの実施形態において、ソルダマスク層の開口は、ＮＳＭＤ開口であり、開口により露出したパッドは、ＮＳＭＤパッドである。
以上のように、本発明の実施形態は、基板のパターン化銅層の上にリン含有無電解めっきパラジウム層、無電解めっきパラジウム層、および浸漬めっき金層を順番に積み重ねる。リン含有無電解めっきパラジウム層は、好ましい半田接合性を提供し、無電解めっきパラジウム層は、好ましいワイヤボンディング性を提供する。そのため、本発明の回路基板は、好ましいワイヤボンディング性と半田接合性を同時に提供することができる。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
本発明の１つの実施形態に係る回路基板を示す概略的断面図。 本発明の図１の回路基板の製造方法を示す概略的断面図。 本発明の図１の回路基板の製造方法を示す概略的断面図。 本発明の図１の回路基板の製造方法を示す概略的断面図。 本発明の図１の回路基板の製造方法を示す概略的断面図。 図１の回路基板の上に配置された複数のチップを示す概略的断面図。 本発明の別の実施形態に係る回路基板を示す概略的断面図。 本発明の別の実施形態に係る回路基板を示す概略的断面図。 本発明の別の実施形態に係る回路基板を示す概略的断面図。
図１は、本発明の１つの実施形態に係る回路基板を示す概略的断面図である。図１を参照すると、本実施形態において、回路基板１００ａは、基板１０と、パターン化銅層１１０と、リン含有無電解めっきパラジウム層１２０と、無電解めっきパラジウム層１３０（すなわち、リン非含有無電解めっきパラジウム層）と、浸漬めっき金層と１４０を含む。具体的に説明すると、パターン化銅層１１０は、基板１０の上に配置され、基板１０の一部を露出する。リン含有無電解めっきパラジウム層１２０は、パターン化銅層１１０の上に配置される。また、リン含有無電解めっきパラジウム層１２０において、リンの重量％は、４％〜６％の範囲であり、パラジウムの重量％は、９４％〜９６％の範囲である。無電解めっきパラジウム層１３０は、リン含有無電解めっきパラジウム層１２０の上に配置される。さらに、無電解めっきパラジウム層１３０において、パラジウムの重量％は、少なくとも９９％以上である。浸漬めっき金層１４０は、無電解めっきパラジウム層１３０の上に配置される。
さらに詳しく説明すると、本実施形態の基板１０の材料は、例えば、絶縁材料である。基板１０は、単層回路基板であっても、または多層回路基板であってもよい。パターン化銅層１１０は、例えば、外部配線（outer wiring）であってもよい。しかしながら、本発明はこれに限定されない。好ましくは、リン含有無電解めっきパラジウム層１２０の厚さは、例えば、０．０３μｍ〜０．３μｍの範囲であり、無電解めっきパラジウム層１３０の厚さは、例えば、０．０３μｍ〜０．３μｍの範囲であり、浸漬めっき金層１４０の厚さは、例えば、０．０３μｍ〜０．２μｍの範囲である。また、本実施形態の回路基板１００ａは、さらに、基板１０の上に配置され、少なくとも基板１０を覆うソルダマスク層１６０ａを含む。また、ソルダマスク層１６０ａは、複数の開口Ｏ１を有し、開口Ｏ１は、パターン化銅層１１０の一部を露出して、複数のパッドＰ１を定義し、パッドＰ１の上に、リン含有無電解めっきパラジウム層１２０、無電解めっきパラジウム層１３０、および浸漬めっき金層１４０が順番に積み重ねられる。つまり、本実施形態のソルダマスク層１６０ａは、基板１０から延伸してパターン化銅層１１０の一部を覆い、パッドＰ１を定義する。また、リン含有無電解めっきパラジウム層１２０、無電解めっきパラジウム層１３０、および浸漬めっき金層１４０は、パターン化銅層１１０を完全に覆わず、単にパッドＰ１の上に配置される。ここで、図１に示すように、本実施形態のソルダマスク層１６０ａの開口Ｏ１は、ソルダ・マスク・ディファインド（solder mask defined, SMD）開口として具現化され、開口Ｏ１により露出したパッドＰ１は、ＳＭＤパッドとして具現化される。
図２（ａ）〜図２（ｄ）は、本発明の図１の回路基板の製造方法を示す概略的断面図である。最初に、製造方法に関し、図２（ａ）を参照すると、本実施形態の回路基板の製造方法は、まず、基板１０を提供する。そして、基板１０の上にパターン化銅層１１０を形成する。また、パターン化銅層１１０は、基板１０を覆い、基板１０の一部を露出する。そして、図２（ｂ）を参照すると、基板１０の上にソルダマスク層１６０を形成し、少なくとも基板を覆う。また、ソルダマスク層１６０は、複数の開口Ｏ１を有し、開口Ｏ１は、パターン化銅層１１０の一部を露出して、パッドＰ１を定義する。そして、図２（ｃ）を参照すると、パターン化銅層１１０の上に、リン含有無電解めっきパラジウム層１２０を形成する。また、リン含有無電解めっきパラジウム層１２０は、パターン化銅層１１０を覆い、リン含有無電解めっきパラジウム層１２０において、リンの重量％は、４％〜６％の範囲であり、パラジウムの重量％は、９４％〜９６％の範囲である。そして、図２（ｃ）を参照すると、リン含有無電解めっきパラジウム層１２０の上に、無電解めっきパラジウム層１３０を形成する。無電解めっきパラジウム層１３０は、リン含有無電解めっきパラジウム層１２０を覆い、無電解めっきパラジウム層１３０において、パラジウムの重量％は、少なくとも９９％以上である。最後に、図２（ｄ）を参照すると、無電解めっきパラジウム層１３０の上に、浸漬めっき金層１４０を形成する。また、浸漬めっき金層１４０は、無電解めっきパラジウム層１３０を覆う。このようにして、回路基板１００ａを製造する。
本実施形態は、パッドＰ１の上に、リン含有無電解めっきパラジウム層１２０、無電解めっきパラジウム層１３０、および浸漬めっき金層１４０が順番に積み重ねられ、リンの含有量は、パターン化銅層１１０から浸漬めっき金層１４０に向かって徐々に減少する。つまり、リン含有量の勾配変化は穏やかであり、半田プロセスの後に形成された金属間化合物（intermetallic compound, IMC）層のリン含有量も穏やかな勾配変化を示す。したがって、本発明の回路基板１００ａは、好ましい構造的信頼性を示す。また、図２（ｅ）を参照すると、本実施形態において、硬度要求を満たす無電解めっきパラジウム層１３０がパッドＰ１を覆うため、本実施形態の回路基板１００ａの上にチップ２０および３０を配置する時、チップ２０は、フリップフロップボンディングによりパッドＰ１の上に配置されるが、チップ３０は、ワイヤ４０によりパッドＰ１に電気接続される。回路基板１００ａは、好ましいワイヤボンディング性と半田接合性を提供するため、ワイヤボンディングと半田接合によりチップを配置する要求を同時に満たす。言及すべきこととして、回路基板１００ａは、実装基板やプリント回路板等への使用に適しているが、本発明はこれに限定されない。
言及すべきこととして、上述した実施形態の参照番号および一部の内容を以下の実施形態において使用するが、同一の参照番号は同一または類似する構成要素を示すものとし、同じ技術内容については説明を省略する。省略した詳細説明については、上述した実施形態を参照することができるため、以下の実施形態では繰り返し説明しない。
図３は、本発明の別の実施形態に係る回路基板を示す概略的断面図である。図１および図３を同時に参照すると、本実施形態の回路基板１００ｂは、図１の回路基板１００ａに類似しており、相違点は、本実施形態の回路基板１００ｂがさらにリン含有無電解めっきニッケル層１５０を含むことである。リン含有無電解めっきニッケル層１５０は、リン含有無電解めっきパラジウム層１２０とパターン化銅層１１０の間に配置される。また、リン含有無電解めっきニッケル層１５０において、リンの重量％は、６％〜１２％の範囲であり、ニッケルの重量％は、８８％〜９４％の範囲である。好ましくは、リン含有無電解めっきニッケル層１５０の厚さは、例えば、０．０５μｍ〜１０μｍの範囲であり、リン含有無電解めっきパラジウム層１２０の厚さは、例えば、０．０３μｍ〜０．３μｍの範囲であり、無電解めっきパラジウム層１３０の厚さは、例えば、０．０３μｍ〜０．３μｍの範囲であり、浸漬めっき金層１４０の厚さは、例えば、０．０３μｍ〜０．２μｍの範囲である。つまり、本実施形態は、パッドＰ１の上に、リン含有無電解めっきニッケル層１５０、リン含有無電解めっきパラジウム層１２０、無電解めっきパラジウム層１３０、および浸漬めっき金層１４０が順番に積み重ねられる。また、リンの含有量は、パターン化銅層１１０から浸漬めっき金層１４０に向かって徐々に減少する。つまり、リン含有量の勾配変化は穏やかである。したがって、半田プロセスの後に形成されたＩＭＣ層のリン含有量も穏やかな勾配変化を示す。そのため、本発明の回路基板１００ｂは、好ましい構造的信頼性を示す。
製造プロセスに関して、本発明の回路基板１００ｂの製造方法は、図１の回路基板１００ａの製造方法に類似しており、相違点は、本実施形態において、リン含有無電解めっきパラジウム層１２０を形成する前に、パターン化銅層１１０の上にリン含有無電解めっきニッケル層１５０を形成することである。リン含有無電解めっきニッケル層１５０において、リンの重量％は、６％〜１２％の範囲である。そして、順番に、リン含有無電解めっきニッケル層１５０の上にリン含有無電解めっきパラジウム層１２０を形成し、リン含有無電解めっきパラジウム層１２０の上に無電解めっきパラジウム層１３０を形成し、無電解めっきパラジウム層１３０の上に浸漬めっき金層１４０を形成する。このようにして、本実施形態の回路基板１００ｂを製造する。
図４は、本発明の別の実施形態に係る回路基板を示す概略的断面図である。図１および図４を同時に参照すると、本実施形態の回路基板１００ｃは、図１の回路基板１００ａに類似しており、相違点は、本実施形態の回路基板１００ｃのソルダマスク層１６０ｂが、図１の回路基板１００ａのソルダマスク層１６０ａを配置した方法とは異なる方法で配置されることである。具体的に説明すると、本実施形態のソルダマスク層１６０ｂは、基板１０の上に配置されるが、パターン化銅層１１０を覆わない。ここで、図４に示すように、ソルダマスク層１６０ｂの開口Ｏ２は、ノン・ソルダ・マスク・ディファインド（non-solder mask defined, NSMD）開口として具現化され、開口Ｏ２により露出したパッドＰ２は、ＮＳＭＤパッドとして具現化される。１つの変形実施形態において、ソルダマスク層１６０ｂは、浸漬めっき金層１４０の周辺部分（図示せず）を覆ってもよく、開口Ｏ２により露出したパッドＰ２は、ＮＳＭＤパッドとして具現化されてもよい。
製造プロセスに関して、本発明の回路基板１００ｃの製造方法は、図１の回路基板１００ａの製造方法のステップと完全に同じである。つまり、まず、基板１０を提供する。そして、基板１０の上にパターン化銅層１１０を形成する。また、パターン化銅層１１０は、基板１０を覆い、基板１０の一部を露出する。そして、基板１０の上に、ソルダマスク層１６０を形成する。また、ソルダマスク層１６０は、複数の開口Ｏ２を有し、開口Ｏ２は、パターン化銅層１１０を完全に露出して、パッドＰ２を定義する。そして、パターン化銅層１１０の上に、リン含有無電解めっきパラジウム層１２０を形成する。また、リン含有無電解めっきパラジウム層１２０は、パターン化銅層１１０を覆い、リン含有無電解めっきパラジウム層１２０において、リンの重量％は、４％〜６％の範囲であり、パラジウムの重量％は、９４％〜９６％の範囲である。そして、リン含有無電解めっきパラジウム層１２０の上に、無電解めっきパラジウム層１３０を形成する。無電解めっきパラジウム層１３０は、リン含有無電解めっきパラジウム層１２０を覆い、無電解めっきパラジウム層１３０において、パラジウムの重量％は、少なくとも９９％以上である。最後に、無電解めっきパラジウム層１３０の上に、浸漬めっき金層１４０を形成する。また、浸漬めっき金層１４０は、無電解めっきパラジウム層１３０を覆う。このようにして、回路基板１００ｃを製造する。１つの変化実施形態において、ソルダマスク層１６０ｂは、パターン化銅層１１０、リン含有無電解めっきパラジウム層１２０、無電解めっきパラジウム層１３０、および浸漬めっき金層１４０を形成した後に製造されてもよい。ソルダマスク層１６０ｂは、浸漬めっき金層１４０の周辺部分（図示せず）を覆ってもよく、開口Ｏ２により露出したパッドＰ２は、ＮＳＭＤパッドとして具現化されてもよい。
図５は、本発明の別の実施形態に係る回路基板を示す概略的断面図である。図４および図５を同時に参照すると、本実施形態の回路基板１００ｄは、図４の回路基板１００ｃに類似しており、相違点は、本実施形態の回路基板１００ｄがさらにリン含有無電解めっきニッケル層１５０を含むことである。リン含有無電解めっきニッケル層１５０は、リン含有無電解めっきパラジウム層１２０とパターン化銅層１１０の間に配置され、リン含有無電解めっきニッケル層１５０において、リンの重量％は、６％〜１２％の範囲である。つまり、本実施形態は、パッドＰ２の上に、リン含有無電解めっきニッケル層１５０、リン含有無電解めっきパラジウム層１２０、無電解めっきパラジウム層１３０、および浸漬めっき金層１４０が順番に積み重ねられる。また、リンの含有量は、パターン化銅層１１０から浸漬めっき金層１４０に向かって徐々に減少する。つまり、リン含有量の勾配変化は穏やかである。したがって、半田プロセスの後に形成されたＩＭＣ層のリン含有量も穏やかな勾配変化を示す。そのため、本発明の回路基板１００ｄは、好ましい構造的信頼性を示す。
以上のように、本発明の実施形態は、基板のパターン化銅層の上にリン含有無電解めっきパラジウム層、無電解めっきパラジウム層、および浸漬めっき金層を順番に積み重ねる。リン含有無電解めっきパラジウム層は、好ましい半田接合性を提供し、無電解めっきパラジウム層は、好ましいワイヤボンディング性を提供する。そのため、本発明の実施形態に係る回路基板は、好ましいワイヤボンディング性と半田接合性を提供するため、ワイヤボンディングと半田接合によりチップを配置する要求を同時に満たし、望ましい信頼性を提供することができる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明は、好ましいワイヤボンディング性と半田接合性を同時に提供することのできる回路基板に利用できるものである。
１０ 基板
２０、３０ チップ
４０ ワイヤ
１００ａ、１００ｂ、１００ｃ、１００ｄ 回路基板
１１０ パターン化銅層
１２０ リン含有無電解めっきパラジウム層
１３０ 無電解めっきパラジウム層
１４０ 浸漬めっき金層
１５０ リン含有無電解めっきニッケル層１５０
１６０ａ、１６０ｂ ソルダマスク層
Ｏ１、Ｏ２ 開口
Ｐ１、Ｐ２ パッド

Claims (10)

  1. 基板と、
    前記基板の上に配置され、前記基板の一部を露出するパターン化銅層と、
    前記パターン化銅層の上に配置され、リンの重量％が４％〜６％の範囲であり、パラジウムの重量％が９４％〜９６％の範囲であるリン含有無電解めっきパラジウム層と、
    前記リン含有無電解めっきパラジウム層の上に配置され、パラジウムの重量％が少なくとも９９％以上である無電解めっきパラジウム層と、
    前記無電解めっきパラジウム層の上に配置された浸漬めっき金層と、
    を含む回路基板。
  2. 前記リン含有無電解めっきパラジウム層と前記パターン化銅層の間に配置され、リンの重量％が６％〜１２％の範囲であるリン含有無電解めっきニッケル層を含む請求項１に記載の回路基板。
  3. 前記基板の上に配置され、少なくとも前記基板を覆うソルダマスク層をさらに含み、前記ソルダマスク層が、複数の開口を有し、前記開口が、前記パターン化銅層の一部を露出して、複数のパッドを定義し、前記パッドの上に、前記リン含有無電解めっきパラジウム層、前記無電解めっきパラジウム層、および前記浸漬めっき金層が順番に積み重ねられた請求項１に記載の回路基板。
  4. 前記ソルダマスク層の前記開口が、ソルダ・マスク・ディファインド（solder mask defined, SMD）開口であり、前記開口により露出した前記パッドが、ソルダ・マスク・ディファインド（solder mask defined, SMD）パッドである請求項３に記載の回路基板。
  5. 前記ソルダマスク層の前記開口が、ノン・ソルダ・マスク・ディファインド（non-solder mask defined, NSMD）開口であり、前記開口により露出した前記パッドが、ノン・ソルダ・マスク・ディファインド（non-solder mask defined, NSMD）パッドである請求項３に記載の回路基板。
  6. 基板を提供するステップと、
    前記基板の上に、前記基板を覆い、前記基板の一部を露出するパターン化銅層を形成するステップと、
    前記パターン化銅層の上に、前記パターン化銅層を覆い、リンの重量％が４％〜６％の範囲であり、パラジウムの重量％が９４％〜９６％の範囲であるリン含有無電解めっきパラジウム層を形成するステップと、
    前記リン含有無電解めっきパラジウム層の上に、前記リン含有無電解めっきパラジウム層を覆い、パラジウムの重量％が少なくとも９９％以上である無電解めっきパラジウム層を形成するステップと、
    前記無電解めっきパラジウム層の上に、前記無電解めっきパラジウム層を覆う浸漬めっき金層を形成するステップと、
    を含む回路基板の製造方法。
  7. 前記リン含有無電解めっきパラジウム層を形成する前に、前記パターン化銅層の上に、前記リン含有無電解めっきパラジウム層と前記パターン化銅層の間に配置され、リンの重量％が６％〜１２％の範囲であるリン含有無電解めっきニッケル層を形成するステップをさらに含む請求項６に記載の回路基板の製造方法。
  8. 前記パターン化銅層を形成した後に、前記基板の上に、少なくとも前記基板を覆い、複数の開口を有するソルダマスク層を形成するステップをさらに含み、前記開口が、前記パターン化銅層の一部を露出して、複数のパッドを定義する請求項６に記載の回路基板の製造方法。
  9. 前記ソルダマスク層の前記開口が、ソルダ・マスク・ディファインド（solder mask defined, SMD）開口であり、前記開口により露出した前記パッドが、ソルダ・マスク・ディファインド（solder mask defined, SMD）パッドである請求項８に記載の回路基板の製造方法。
  10. 前記ソルダマスク層の前記開口が、ノン・ソルダ・マスク・ディファインド（non-solder mask defined, NSMD）開口であり、前記開口により露出した前記パッドが、ノン・ソルダ・マスク・ディファインド（non-solder mask defined, NSMD）パッドである請求項８に記載の回路基板の製造方法。
JP2016029175A 2015-07-09 2016-02-18 回路基板およびその製造方法 Pending JP2017022357A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104122245A TWI542729B (zh) 2015-07-09 2015-07-09 線路板及其製作方法
TW104122245 2015-07-09

Publications (1)

Publication Number Publication Date
JP2017022357A true JP2017022357A (ja) 2017-01-26

Family

ID=56997169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016029175A Pending JP2017022357A (ja) 2015-07-09 2016-02-18 回路基板およびその製造方法

Country Status (4)

Country Link
US (1) US9591753B2 (ja)
JP (1) JP2017022357A (ja)
CN (1) CN106341943B (ja)
TW (1) TWI542729B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
US11842958B2 (en) * 2022-03-18 2023-12-12 Chun-Ming Lin Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP2008177261A (ja) * 2007-01-17 2008-07-31 Okuno Chem Ind Co Ltd 多層めっき皮膜及びプリント配線板
JP2008291348A (ja) * 2007-04-27 2008-12-04 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2013138182A (ja) * 2011-11-30 2013-07-11 Tdk Corp 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP2014062315A (ja) * 2012-09-21 2014-04-10 Samsung Electro-Mechanics Co Ltd 電極パッド、これを用いた印刷回路基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1060806A (zh) * 1991-10-03 1992-05-06 机械电子工业部郑州机械研究所 异种钢成分梯度过渡的焊接法
US6585904B2 (en) * 2001-02-15 2003-07-01 Peter Kukanskis Method for the manufacture of printed circuit boards with plated resistors
US7391116B2 (en) * 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
EP2469992B1 (en) * 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
TW201233280A (en) 2011-01-25 2012-08-01 Taiwan Uyemura Co Ltd Chemical palladium-gold plating film method
CN102407408A (zh) * 2011-09-23 2012-04-11 南京工业大学 一种适用于异种金属材料焊接的焊接结及其制备方法
EP2628824B1 (en) * 2012-02-16 2014-09-17 Atotech Deutschland GmbH Method for electroless nickel-phosphorous alloy deposition onto flexible substrates
US20150237736A1 (en) * 2012-08-27 2015-08-20 Zeon Corporation Method of production of circuit board
EP2803756A1 (en) * 2013-05-13 2014-11-19 Atotech Deutschland GmbH Method for depositing thick copper layers onto sintered materials
CN103480846B (zh) * 2013-09-30 2015-06-24 南京理工大学 一种钛-钢异种金属烧结/焊接的连接方法
TWI482541B (zh) 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP2008177261A (ja) * 2007-01-17 2008-07-31 Okuno Chem Ind Co Ltd 多層めっき皮膜及びプリント配線板
JP2008291348A (ja) * 2007-04-27 2008-12-04 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2013138182A (ja) * 2011-11-30 2013-07-11 Tdk Corp 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP2014062315A (ja) * 2012-09-21 2014-04-10 Samsung Electro-Mechanics Co Ltd 電極パッド、これを用いた印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
US9591753B2 (en) 2017-03-07
TW201702429A (zh) 2017-01-16
TWI542729B (zh) 2016-07-21
CN106341943B (zh) 2019-05-24
CN106341943A (zh) 2017-01-18
US20170013710A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9295150B2 (en) Method for manufacturing a printed circuit board
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
US20150245485A1 (en) Printed wiring board and method for manufacturing printed wiring board
US9960107B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
JP5611315B2 (ja) パッケージキャリア
JP5989329B2 (ja) プリント回路基板の製造方法
US9491871B2 (en) Carrier substrate
JP2017022357A (ja) 回路基板およびその製造方法
JP5894206B2 (ja) パッケージキャリア
JP2013065811A (ja) プリント回路基板及びその製造方法
US20150027760A1 (en) Printed circuit board and manufacturing method thereof
JP2010232616A (ja) 半導体装置及び配線基板
US20150136459A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2017069493A (ja) 配線基板及び配線基板の製造方法
JP2016054216A (ja) プリント配線基板の製造方法
JP2020088005A (ja) 配線基板及び半導体装置
JP2021027224A (ja) プリント配線板の製造方法
JP6087061B2 (ja) バンプ及びバンプ形成方法
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
KR101514529B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180309