JP2021027224A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP2021027224A
JP2021027224A JP2019145181A JP2019145181A JP2021027224A JP 2021027224 A JP2021027224 A JP 2021027224A JP 2019145181 A JP2019145181 A JP 2019145181A JP 2019145181 A JP2019145181 A JP 2019145181A JP 2021027224 A JP2021027224 A JP 2021027224A
Authority
JP
Japan
Prior art keywords
layer
opening
forming
solder resist
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019145181A
Other languages
English (en)
Inventor
曜志 澤田
Yoji Sawada
曜志 澤田
外茂也 台蔵
Tomoya Taizo
外茂也 台蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019145181A priority Critical patent/JP2021027224A/ja
Publication of JP2021027224A publication Critical patent/JP2021027224A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】レーザーを用いずにソルダーレジスト層の開口を形成する。【解決手段】基部絶縁層を形成することと、基部絶縁層上に導体層を形成することと、基部絶縁層上および導体層上にソルダーレジスト層を形成することと、ソルダーレジスト層に、導体層の一部を導体パッドとして露出させる開口を形成することと、を含み、開口を形成することが、ソルダーレジスト層の表面をプラズマ処理し粗化することと、粗化したソルダーレジスト層の表面にスパッタによりCu層を形成することと、Cu層の開口を形成する部分以外の部分にレジスト層を形成することと、エッチングによりCu層を開口することと、レジスト層を前記Cu層から剥離することと、Cu層をマスクとし、プラズマにより前記ソルダーレジスト層を開口することと、Cu層を前記ソルダーレジスト層から除去することと、ソルダーレジスト層の表面および前記開口の残渣をデスミアにより除去する。【選択図】図1

Description

本発明は、めっきバンプを有するプリント配線板の製造方法に関する。
特許文献1は、めっき法を用いたバンプ形成を開示している。一方、バンプ形成とは異なるが、層間絶縁層へのバイアホール形成として、金属マスクとプラズマを用いて、25μm程度の径を有するバイアホール形成用孔をあける技術が知られている(特許文献2)。
特開2010−129996号公報 特開平10−247782号公報
特許文献1に開示された方法におけるバンプ形成は、SR層のパッドにレーザー開口し、Cuめっきと半田めっきとにより実施される。このとき、レーザーによる開口では、開口底パッドの導体厚は、10μm以上必要である。そのため、導体厚を5μm以下が必要とされる、近年の狭ピッチ化のバンプ形成には、レーザー開口は不向きとなってきた。また、レーザーによる開口ではボトム径がトップ径にくらべて60%以下の小径となるため、開口内のCuめっきとパッドとの接続強度が小さくなり、剥離の問題が発生している。
一方、バンプ形成とは異なるが、層間絶縁層へのバイアホール形成として、金属マスクとプラズマを用いて、25μm程度の径を有するバイアホール形成用孔をあける技術が知られている(特許文献2)。しかし、特許文献2では、その技術をバンプ形成のための穴明けに用いることができるとの開示も示唆もなかった。
本発明に係るプリント配線板の製造方法は、基部絶縁層を形成することと、前記基部絶縁層上に導体層を形成することと、前記基部絶縁層上および前記導体層上にソルダーレジスト層を形成することと、前記ソルダーレジスト層に、前記導体層の一部を導体パッドとして露出させる開口を形成することと、を含み、前記開口を形成することが、前記ソルダーレジスト層の表面をプラズマ処理し粗化することと、粗化した前記ソルダーレジスト層の表面にスパッタによりCu層を形成することと、前記Cu層の開口を形成する部分以外の部分にレジスト層を形成することと、エッチングにより前記Cu層を開口することと、前記レジスト層を前記Cu層から剥離することと、前記Cu層をマスクとし、プラズマにより前記ソルダーレジスト層を開口することと、前記Cu層を前記ソルダーレジスト層から除去することと、前記ソルダーレジスト層の表面および前記開口の残渣をデスミアにより除去することと、前記開口を有する前記ソルダーレジスト層の表面に化学銅を被覆してシード層を形成することと、前記開口を開口するためのレジスト層を前記シード層上に形成することと、前記開口に電解めっきによるCuめっきを充填してメタルビアを形成することと、前記レジスト層を除去することと、前記シード層を除去することと、前記メタルビア上に半田めっき層を形成することと、前記半田めっき層をリフローすることと、を含む。
本発明の実施形態によれば、めっきバンプを形成するための開口をソルダーレジスト層に形成するにあたり、Cu層をマスクとしてプラズマを用いて開口を形成しているため、同時にすべての開口をソルダーレジスト層に形成することができる。また、レーザーを用いずにプラズマを用いているため、開口のボトム径がトップ径とほぼ同じとなり、開口でのメタルビアとパッドとの接続強度が向上する。さらに、プラズマを用いることで、パッドを痛めることがないので、ファインパターンのめっきバンプを形成することが可能となる。
本発明のプリント配線板の製造方法から得られるプリント配線板の一実施形態を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。
図1は、本発明のプリント配線板の製造方法から得られるプリント配線板の一例を説明するための図である。図1には、実施形態のプリント配線板10の一部が拡大して示されている。プリント配線板10は、コア基板(図示せず)の片面または両面に所定の回路パターンを有する導体層と樹脂絶縁層とを交互に積層してなるコア付き基板であってよい。コア基板の両面に導体層を形成する場合には、コア基板を介して対向する導体層同士は、スルーホール導体(図示せず)を介して接続されていてもよい。あるいは、プリント配線板10は、コア基板の代わりに支持板(図示せず)上で導体層と樹脂絶縁層とを交互に積層した後、支持板を除去してなるコアレス基板であってもよい。いずれにせよ、プリント配線板10は、図1に示すように、少なくとも1層の樹脂絶縁層のうち最外に配置されたものである基部絶縁層12と、基部絶縁層12上に形成された、所定の回路パターンを有する導体層14と、基部絶縁層12および導体層14上に形成されたソルダーレジスト層16とを備えている。基部絶縁層12の下層には他の複数の導体層および樹脂絶縁層が交互に設けられている場合が多いが、図では省略されている。しかし、プリント配線板10は、1層の基部絶縁層12と1層の導体層14とからなるものでもよい。
基部絶縁層12は、例えばシリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含む樹脂組成物等で構成することができる。導体層14は導電性金属、例えば銅を主成分とする金属で形成される。
ソルダーレジスト層16は、導体層14の一部を導体パッド14aとして露出させる開口16aを有している。開口16aのアスペクト比、つまり底部の口径に対する深さの比は0.5以下とすることができる。
ここでは図示していないが、導体パッド14a上には下地層が形成されていてよい。下地層としては、導体パッド14aの表面に形成されたニッケル層とニッケル層上に形成されたパラジウム層とパラジウム層上に形成された金層とを例示することができる。その他、ニッケル層とニッケル層上に形成された金層とを例示することができる。
プリント配線板10はさらに、導体パッド14a上に形成されたバンプ20を備えている。下地層を形成しない場合、バンプ20は導体パッド14a上に直接形成することができる。
バンプ20は、開口16a内に形成されたベースめっき層24と、ベースめっき層24上に例えばニッケルを主成分とする中間層26を介して形成されたトップめっき層28とを有する。中間層26の厚みは7μm以下とすることが好ましい。中間層26は形成しなくてもよい。中間層26を形成しない場合、トップめっき層28はベースめっき層24上に直接形成することができる。
ベースめっき層24は、導電性金属、好ましくは銅を主成分とする金属から形成されている。ベースめっき層24はソルダーレジスト層16の表面(基部絶縁層12とは反対側の面)を超える高さまで形成することが好ましい。これによりバンプ20が第1の開口16a内に安定して保持される。ソルダーレジスト層16の表面からのベースめっき層24の厚みB1は3μm〜20μmの範囲内とすることが好ましい。
トップめっき層28は、ベースめっき層24よりも融点が低くリフロー処理により溶融して図1に示すような略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層28の厚み(バンプ20の外周面においてトップめっき層28の下端からトップめっき層28の頂部までの垂直方向の距離)A1は5μm〜45μmの範囲とすることが好ましい。トップめっき層28の厚みA1をこの範囲とすることで、バンプ20と、プリント配線板10に実装される半導体チップやメモリなど電子部品の接続パッド(図示せず)との間で良好な接続信頼性が得られる。
以下、図1に示すプリント配線板10の製造方法を、ソルダーレジスト層16に開口16aを形成する工程(図2A〜図2G)と、開口16aにバンプ20を形成する工程(図3A〜図3H)とに分けて説明する。
<ソルダーレジスト層16に開口16aを形成する工程>
図2A〜図2Gは、それぞれ、本発明のプリント配線板の製造方法において、ソルダーレジスト層に開口16aを形成する工程を説明するための図である。以下、ソルダーレジスト層16に開口16aを形成する工程を、図2A〜図2Gを参照して説明する。
図2Aには、公知の方法を用いて、基部絶縁層12上に所定の回路パターンを有する導体層14およびソルダーレジスト層16が形成された中間体が示されている。基部絶縁層12の下層には他の複数の導体層および樹脂絶縁層が交互に形成されている場合が多いが、図では省略されている。複数の導体層および樹脂絶縁層はコア基板上もしくは後に除去可能な支持板上で積層することができる。しかし、プリント配線板10は、基部絶縁層12としての1層の樹脂絶縁層と1層の導体層14とからなるものでもよく、この場合この樹脂絶縁層が基部絶縁層12に相当する。基部絶縁層12には、シリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含むビルドアップ用絶縁樹脂フィルムを用いることができる。なお、導体層14の厚さは5μm以下であることが好ましい。
次に、図2Bに示されるように、公知の方法を用いて、ソルダーレジスト層16の表面をプラズマ処理し粗化した後、粗化したソルダーレジスト層16の表面にスパッタによりCu層41を形成する。Cu層41の厚さは、一例として、0.05μmとする。次に、図2Cに示されるように、Cu層41の開口を形成する部分以外の部分にレジスト層42を形成し、その後、図2Dに示されるように、レジスト層42を介したエッチングによりCu層41を開口する。次に、図2Eに示されるように、レジスト層42をCu層41から剥離して除去し、その後、図2Fに示すように、Cu層41をマスクとしてプラズマ43によりソルダーレジスト層16を開口して、開口16aを形成する。
ここで、プラズマ43の処理条件として、使用するガス種は、O、CF、CHF、C、Cのいずれかまたはそれらの組み合わせからなるガスとすることができる。一例として、O+CFの混合ガスを、O:CF=4:1として用いることができる。また、その際の温度は例えば300℃とすることができる。
その後、図2Gに示されるように、Cu層41をソルダーレジスト層16から除去することとともに、ソルダーレジスト層16の表面および開口16aに残った残渣をデスミアにより除去することで、ソルダーレジスト層16に開口16aを形成する。
このように、Cu層41をマスクとしてプラズマを用いてソルダーレジスト層16に開口16aを形成することで、同時にすべての開口をソルダーレジスト層に形成することができる。また、レーザーを用いずにプラズマを用いているため、開口のボトム径がトップ径とほぼ同じとなり、開口でのメタルビアとパッドとの接続強度が向上する。さらに、プラズマを用いることで、パッドを痛めることがないので、ファインパターンのめっきバンプを形成することが可能となる。
<開口16aにバンプ20を形成する工程>
図3A〜図3Hは、それぞれ、本発明のプリント配線板の製造方法において、開口16aにバンプ20を形成する工程を説明するための図である。以下、開口16aにバンプ20を形成する工程を、図3A〜図3Hを参照して説明する。
図3Aには、図2A〜図2Gに示す方法にしたがって、基部絶縁層12上に所定の回路パターンを有する導体層14および開口16aを有するソルダーレジスト層16が形成された中間体が示されている。開口16aは導体層14の一部を導体パッド14aとして露出されており、開口16aのアスペクト比は0.5以下とするのが好ましい。なお、ここでは形成していないが、導体パッド14a上には、めっきにより例えばニッケル層、パラジウム層、金層がこの順に積層されて下地層を形成することもできる。
次に、図3Bに示されるように、例えば、無電解銅めっき処理等の無電解めっき処理が行われ、中間体の表面(ソルダーレジスト層16の表面および開口16aの側面)上と、導体パッド14a上にシード層34が形成される。
次に、図3Cに示されるように、シード層34上に、バンプ20(図1)の形成予定部位に開口36aを有する所定パターンのめっきレジスト36が形成される。
次に、図3Dに示されるように、電解めっき処理が行われ、シード層34上の、めっきレジスト36から露出する部分に、例えば銅を主成分とするベースめっき層24が形成される。また、ベースめっき層24を形成する際には、ソルダーレジスト層16の表面からのベースめっき層24の厚みが3μm〜20μmの範囲内となるよう、ベースめっき層24のめっき厚を調整するのが好ましい。
次に、図3Eに示されるように、例えば電解めっき処理が行われ、ベースめっき層24上に例えばニッケルを主成分とする中間層26が形成される。中間層26の厚みは好ましくは7μm以下とする。中間層26は形成しなくてもよい。
次に、図3Fに示されるように、電解めっき処理が行われ、ベースめっき層24上に中間層26を介在してトップめっき層28が形成される。トップめっき層28は、ベースめっき層24よりも融点が低くリフロー処理により溶融して略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層28の厚みは5μm〜45μmの範囲とすることが好ましい。
次に、図3Gに示されるように、めっきレジスト36が剥離される。また、めっきレジスト36の除去により露出したシード層34の部分がエッチングにより除去される。
次に、図3Hに示されるように、リフロー処理が行われ、トップめっき層28が略半球状に整形される。リフロー処理により、中間層26が形成されている場合には、導体パッド14aに近い側から銅層、銅/ニッケル合金層、ニッケル層、ニッケル/スズ合金層、スズ層からなるバンプ20が形成される。中間層26が形成されていない場合には、導体パッド14aに近い側から銅層、銅/スズ合金層、スズ層からなるバンプ20が形成される。
10 プリント配線板
12 基部絶縁層
14 導体層
14a 導体パッド
16 ソルダーレジスト層
16a 開口
20 バンプ
24 ベースめっき層
26 中間層
28 トップめっき層
34 シード層
36 めっきレジスト
41 Cu層
42 レジスト層
43 プラズマ

Claims (2)

  1. プリント配線板の製造方法であって、
    基部絶縁層を形成することと、
    前記基部絶縁層上に導体層を形成することと、
    前記基部絶縁層上および前記導体層上にソルダーレジスト層を形成することと、
    前記ソルダーレジスト層に、前記導体層の一部を導体パッドとして露出させる開口を形成することと、を含み、前記開口を形成することが、
    前記ソルダーレジスト層の表面をプラズマ処理し粗化することと、
    粗化した前記ソルダーレジスト層の表面にスパッタによりCu層を形成することと、
    前記Cu層の開口を形成する部分以外の部分にレジスト層を形成することと、
    エッチングにより前記Cu層を開口することと、
    前記レジスト層を前記Cu層から剥離することと、
    前記Cu層をマスクとし、プラズマにより前記ソルダーレジスト層を開口することと、
    前記Cu層を前記ソルダーレジスト層から除去することと、
    前記ソルダーレジスト層の表面および前記開口の残渣をデスミアにより除去することと、
    前記開口を有する前記ソルダーレジスト層の表面に化学銅を被覆してシード層を形成することと、
    前記開口を開口するためのレジスト層を前記シード層上に形成することと、
    前記開口に電解めっきによるCuめっきを充填してメタルビアを形成することと、
    前記レジスト層を除去することと、
    前記シード層を除去することと、
    前記メタルビア上に半田めっき層を形成することと、
    前記半田めっき層をリフローすることと、を含む。
  2. 請求項1に記載のプリント配線板の製造方法であって、前記プラズマ処理を、O、CF、CHF、C、Cのいずれかまたはそれらの組み合わせからなるガスを用いて行うこと、を含む。
JP2019145181A 2019-08-07 2019-08-07 プリント配線板の製造方法 Pending JP2021027224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019145181A JP2021027224A (ja) 2019-08-07 2019-08-07 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019145181A JP2021027224A (ja) 2019-08-07 2019-08-07 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2021027224A true JP2021027224A (ja) 2021-02-22

Family

ID=74664784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019145181A Pending JP2021027224A (ja) 2019-08-07 2019-08-07 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2021027224A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115623698A (zh) * 2022-12-16 2023-01-17 淄博芯材集成电路有限责任公司 无引线电镀的加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115623698A (zh) * 2022-12-16 2023-01-17 淄博芯材集成电路有限责任公司 无引线电镀的加工方法

Similar Documents

Publication Publication Date Title
US8207450B2 (en) Printed circuit board comprising metal bumps integrated with connection pads
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US11083086B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2005150553A (ja) 配線基板およびその製造方法
JP2012129501A (ja) プリント配線板
US11304307B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2021027224A (ja) プリント配線板の製造方法
JP5432800B2 (ja) 配線基板の製造方法
KR101044790B1 (ko) 인쇄회로기판 제조방법
US11363714B2 (en) Printed wiring board and method for manufacturing the same
JP2022161248A (ja) プリント配線板およびその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
JP7336258B2 (ja) プリント配線板およびその製造方法
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2021027225A (ja) プリント配線板
KR100688697B1 (ko) 패키지 기판의 제조방법
JP7257273B2 (ja) プリント配線板およびその製造方法
JP2021072337A (ja) プリント配線板の製造方法
JP2022017678A (ja) プリント配線板およびその製造方法
JP2021072339A (ja) プリント配線板およびその製造方法
US20220330426A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2021072338A (ja) プリント配線板の製造方法
JP2020136652A (ja) プリント配線板の製造方法およびプリント配線板