JP2021027225A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2021027225A
JP2021027225A JP2019145191A JP2019145191A JP2021027225A JP 2021027225 A JP2021027225 A JP 2021027225A JP 2019145191 A JP2019145191 A JP 2019145191A JP 2019145191 A JP2019145191 A JP 2019145191A JP 2021027225 A JP2021027225 A JP 2021027225A
Authority
JP
Japan
Prior art keywords
layer
opening
conductor
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019145191A
Other languages
English (en)
Inventor
曜志 澤田
Yoji Sawada
曜志 澤田
外茂也 台蔵
Tomoya Taizo
外茂也 台蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019145191A priority Critical patent/JP2021027225A/ja
Publication of JP2021027225A publication Critical patent/JP2021027225A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】プリント配線板の各部形状を最適化する。【解決手段】基部絶縁層と、基部絶縁層上に形成された導体層と、基部絶縁層上および導体層上に形成され、かつ、導体層の一部を導体パッドとして露出させる開口を有する、光硬化性樹脂と無機フィラーとの混合物からなるソルダーレジスト層と、導体パッド上に形成されたバンプと、バンプは、開口内に形成されたベースめっき層と、ベースめっき層上に形成されたトップめっき層とを有し、開口径が10μm以下であり、導体層の厚みが5μm以下であり、開口のボトム径とトップ径との関係が、ボトム径/トップ径=0.7〜1.0であり、開口側壁部における無機フィラーの露出部分が5〜20%である。【選択図】図1

Description

本発明は、めっきバンプを有するプリント配線板に関する。
特許文献1は、めっき法を用いたバンプ形成を開示している。一方、バンプ形成とは異なるが、層間絶縁層へのバイアホール形成として、金属マスクとプラズマを用いて、25μm程度の径を有するバイアホール形成用孔をあける技術が知られている(特許文献2)。
特開2010−129996号公報 特開平10−247782号公報
特許文献1に開示された方法におけるバンプ形成は、SR層のパッドにレーザー開口し、Cuめっきと半田めっきとにより実施される。このとき、レーザーによる開口では、開口底パッドの導体厚は、10μm以上必要である。そのため、導体厚を5μm以下が必要とされる、近年の狭ピッチ化のバンプ形成には、レーザー開口は不向きとなってきた。また、レーザーによる開口ではボトム径がトップ径にくらべて60%以下の小径となるため、開口内のCuめっきとパッドとの接続強度が小さくなり、剥離の問題が発生している。
一方、バンプ形成とは異なるが、層間絶縁層へのバイアホール形成として、金属マスクとプラズマを用いて、25μm程度の径を有するバイアホール形成用孔をあける技術が知られている(特許文献2)。しかし、特許文献2では、その技術をバンプ形成のための穴明けに用いることができるとの開示も示唆もなかった。
本発明に係るプリント配線板は、上記問題を解決できるプリント配線板を、各部の形状の面から解消しようとするもので、基部絶縁層と、前記基部絶縁層上に形成された導体層と、前記基部絶縁層上および前記導体層上に形成され、かつ、前記導体層の一部を導体パッドとして露出させる開口を有する、光硬化性樹脂と無機フィラーとの混合物からなるソルダーレジスト層と、前記導体パッド上に形成されたバンプと、前記バンプは、前記開口内に形成されたベースめっき層と、該ベースめっき層上に形成されたトップめっき層とを有し、前記開口径が10μm以下であり、前記導体層の厚みが5μm以下であり、前記開口のボトム径とトップ径との関係が、ボトム径/トップ径=0.7〜1.0であり、前記開口側壁部における前記無機フィラーの露出部分が5〜20%である。
本発明の実施形態によれば、開口径を10μm以下とし、導体層の厚みを5μm以下とし、開口のボトム径とトップ径との関係を、ボトム径/トップ径=0.7〜1.0とし、開口側壁部における無機フィラーの露出部分を5〜20%とすることで、開口のボトム径がトップ径とほぼ同じとなり、開口でのメタルビアとパッドとの接続強度が向上し、パッドを痛めることがないので、ファインパターンのめっきバンプを形成することが可能となる。
本発明のプリント配線板の一実施形態を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。 本発明のプリント配線板の製造方法の一実施形態の各工程を説明するための図である。
図1は、本発明のプリント配線板の一例を説明するための図である。図1には、実施形態のプリント配線板10の一部が拡大して示されている。プリント配線板10は、コア基板(図示せず)の片面または両面に所定の回路パターンを有する導体層と樹脂絶縁層とを交互に積層してなるコア付き基板であってよい。コア基板の両面に導体層を形成する場合には、コア基板を介して対向する導体層同士は、スルーホール導体(図示せず)を介して接続されていてもよい。あるいは、プリント配線板10は、コア基板の代わりに支持板(図示せず)上で導体層と樹脂絶縁層とを交互に積層した後、支持板を除去してなるコアレス基板であってもよい。いずれにせよ、プリント配線板10は、図1に示すように、少なくとも1層の樹脂絶縁層のうち最外に配置されたものである基部絶縁層12と、基部絶縁層12上に形成された、所定の回路パターンを有する導体層14と、基部絶縁層12および導体層14上に形成されたソルダーレジスト層16とを備えている。基部絶縁層12の下層には他の複数の導体層および樹脂絶縁層が交互に設けられている場合が多いが、図では省略されている。しかし、プリント配線板10は、1層の基部絶縁層12と1層の導体層14とからなるものでもよい。
基部絶縁層12は、例えばシリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含む樹脂組成物等で構成する。導体層14は導電性金属、例えば銅を主成分とする金属で形成される。
ソルダーレジスト層16は、導体層14の一部を導体パッド14aとして露出させる開口16aを有している。開口16aのアスペクト比、つまり底部の口径に対する深さの比は0.5以下とすることができる。また、ソルダーレジスト層16は、例えばシリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含む光(UV)硬化性樹脂で構成する。
ここでは図示していないが、導体パッド14a上には下地層が形成されていてよい。下地層としては、導体パッド14aの表面に形成されたニッケル層とニッケル層上に形成されたパラジウム層とパラジウム層上に形成された金層とを例示することができる。その他、ニッケル層とニッケル層上に形成された金層とを例示することができる。
プリント配線板10はさらに、導体パッド14a上に形成されたバンプ20を備えている。下地層を形成しない場合、バンプ20は導体パッド14a上に直接形成することができる。
バンプ20は、開口16a内に形成されたベースめっき層24と、ベースめっき層24上に例えばニッケルを主成分とする中間層26を介して形成されたトップめっき層28とを有する。中間層26の厚みは7μm以下とすることが好ましい。中間層26は形成しなくてもよい。中間層26を形成しない場合、トップめっき層28はベースめっき層24上に直接形成することができる。
ベースめっき層24は、導電性金属、好ましくは銅を主成分とする金属から形成されている。ベースめっき層24はソルダーレジスト層16の表面(基部絶縁層12とは反対側の面)を超える高さまで形成することが好ましい。これによりバンプ20が第1の開口16a内に安定して保持される。ソルダーレジスト層16の表面からのベースめっき層24の厚みB1は3μm〜20μmの範囲内とすることが好ましい。
トップめっき層28は、ベースめっき層24よりも融点が低くリフロー処理により溶融して図1に示すような略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層28の厚み(バンプ20の外周面においてトップめっき層28の下端からトップめっき層28の頂部までの垂直方向の距離)A1は5μm〜45μmの範囲とすることが好ましい。トップめっき層28の厚みA1をこの範囲とすることで、バンプ20と、プリント配線板10に実装される半導体チップやメモリなど電子部品の接続パッド(図示せず)との間で良好な接続信頼性が得られる。
上述した構成のめっきバンプを有するプリント配線板において、本発明の特徴は、開口16aの径を10μm以下とし、導体層14の厚みを5μm以下とし、開口16aのボトム径とトップ径との関係を、ボトム径/トップ径=0.7〜1.0とし、開口16aの側壁部における無機フィラーの露出部分を5〜20%とすることにある。
開口径を10μm以下とするのは、開口径が10μmを超えると、バンプ同志がショートを起こす可能性が高くなり信頼性が低下するためである。
導体層の厚みを5μm以下とするのは、導体層の厚みが5μmを超えると、基板全体が厚くなり、低背化(薄型化)を達成できないためである。
開口のボトム径とトップ径との関係を、ボトム径/トップ径=0.7〜1.0とするのは、この比が0.7未満であると、ビア底面積が小さくなり、接続強度が低下するためであり、この比が1.0を超えると、逆テーパーとなるためめっき充填性が悪くなり、信頼性が低下するためである。
開口側壁部における無機フィラーの露出部分(導体層との接触部分)を5〜20%とするのは、5%未満であると、ソルダーレジスト層とビアめっきとの密着性が低下して、アンカー効果がなくなるためであり、20%を超えると、ビアめっき充填性が悪くなり信頼性が低下するためである。
また、ソルダーレジスト層16の厚みが5〜15μmであること、および、複数のバンプ20を有するプリント配線板の場合、バンプ20のピッチが、30〜60μmであることが好ましい。
以下、図1に示すプリント配線板10の製造方法を、ソルダーレジスト層16に開口16aを形成する工程(図2A〜図2G)と、開口16aにバンプ20を形成する工程(図3A〜図3H)とに分けて説明する。
<ソルダーレジスト層16に開口16aを形成する工程>
図2A〜図2Gは、それぞれ、本発明のプリント配線板の製造方法において、ソルダーレジスト層に開口16aを形成する工程を説明するための図である。以下、ソルダーレジスト層16に開口16aを形成する工程を、図2A〜図2Gを参照して説明する。
図2Aには、公知の方法を用いて、基部絶縁層12上に所定の回路パターンを有する導体層14およびソルダーレジスト層16が形成された中間体が示されている。基部絶縁層12の下層には他の複数の導体層および樹脂絶縁層が交互に形成されている場合が多いが、図では省略されている。複数の導体層および樹脂絶縁層はコア基板上もしくは後に除去可能な支持板上で積層することができる。しかし、プリント配線板10は、基部絶縁層12としての1層の樹脂絶縁層と1層の導体層14とからなるものでもよく、この場合この樹脂絶縁層が基部絶縁層12に相当する。基部絶縁層12には、シリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含むビルドアップ用絶縁樹脂フィルムを用いることができる。なお、導体層14の厚さは5μm以下であることが好ましい。
次に、図2Bに示されるように、公知の方法を用いて、ソルダーレジスト層16の表面をプラズマ処理し粗化した後、粗化したソルダーレジスト層16の表面にスパッタによりCu層41を形成する。Cu層41の厚さは、一例として、0.05μmとする。次に、図2Cに示されるように、Cu層41の開口を形成する部分以外の部分にレジスト層42を形成し、その後、図2Dに示されるように、レジスト層42を介したエッチングによりCu層41を開口する。次に、図2Eに示されるように、レジスト層42をCu層41から剥離して除去し、その後、図2Fに示すように、Cu層41をマスクとしてプラズマ43によりソルダーレジスト層16を開口して、開口16aを形成する。
ここで、プラズマ43の処理条件として、使用するガス種は、O、CF、CHF、C、Cのいずれかまたはそれらの組み合わせからなるガスとすることができる。一例として、O+CFの混合ガスを、O:CF=4:1として用いることができる。また、その際の温度は例えば300℃とすることができる。
ここで、プラズマ43の処理条件は、以下の通りである。
その後、図2Gに示されるように、Cu層41をソルダーレジスト層16から除去することとともに、ソルダーレジスト層16の表面および開口16aに残った残渣をデスミアにより除去することで、ソルダーレジスト層16に開口16aを形成する。
このように、Cu層41をマスクとしてプラズマを用いてソルダーレジスト層16に開口16aを形成することで、同時にすべての開口をソルダーレジスト層に形成することができる。また、レーザーを用いずにプラズマを用いているため、開口のボトム径がトップ径とほぼ同じとなり、開口でのメタルビアとパッドとの接続強度が向上する。さらに、プラズマを用いることで、パッドを痛めることがないので、ファインパターンのめっきバンプを形成することが可能となる。
<開口16aにバンプ20を形成する工程>
図3A〜図3Hは、それぞれ、本発明のプリント配線板の製造方法において、開口16aにバンプ20を形成する工程を説明するための図である。以下、開口16aにバンプ20を形成する工程を、図3A〜図3Hを参照して説明する。
図3Aには、図2A〜図2Gに示す方法にしたがって、基部絶縁層12上に所定の回路パターンを有する導体層14および開口16aを有するソルダーレジスト層16が形成された中間体が示されている。開口16aは導体層14の一部を導体パッド14aとして露出されており、開口16aのアスペクト比は0.5以下とするのが好ましい。導体パッド14a上には、めっきにより例えばニッケル層、パラジウム層、金層がこの順に積層されて下地層を形成することもできる。
次に、図3Bに示されるように、例えば、無電解銅めっき処理等の無電解めっき処理が行われ、中間体の表面(ソルダーレジスト層16の表面および開口16aの側面)上と、導体パッド14a上にシード層34が形成される。
次に、図3Cに示されるように、シード層34上に、バンプ20(図1)の形成予定部位に開口36aを有する所定パターンのめっきレジスト36が形成される。
次に、図3Dに示されるように、電解めっき処理が行われ、シード層34上の、めっきレジスト36から露出する部分に、例えば銅を主成分とするベースめっき層24が形成される。また、ベースめっき層24を形成する際には、ソルダーレジスト層16の表面からのベースめっき層24の厚みが3μm〜20μmの範囲内となるよう、ベースめっき層24のめっき厚を調整するのが好ましい。
次に、図3Eに示されるように、例えば電解めっき処理が行われ、ベースめっき層24上に例えばニッケルを主成分とする中間層26が形成される。中間層26の厚みは好ましくは7μm以下とする。中間層26は形成しなくてもよい。
次に、図3Fに示されるように、電解めっき処理が行われ、ベースめっき層24上に中間層26を介在してトップめっき層28が形成される。トップめっき層28は、ベースめっき層24よりも融点が低くリフロー処理により溶融して略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層28の厚みは5μm〜45μmの範囲とすることが好ましい。
次に、図3Gに示されるように、めっきレジスト36が剥離される。また、めっきレジスト36の除去により露出したシード層34の部分がエッチングにより除去される。
次に、図3Hに示されるように、リフロー処理が行われ、トップめっき層28が略半球状に整形される。リフロー処理により、中間層26が形成されている場合には、導体パッド14aに近い側から銅層、銅/ニッケル合金層、ニッケル層、ニッケル/スズ合金層、スズ層からなるバンプ20が形成される。中間層26が形成されていない場合には、導体パッド14aに近い側から銅層、銅/スズ合金層、スズ層からなるバンプ20が形成される。
10 プリント配線板
12 基部絶縁層
14 導体層
14a 導体パッド
16 ソルダーレジスト層
16a 開口
20 バンプ
24 ベースめっき層
26 中間層
28 トップめっき層
34 シード層
36 めっきレジスト
41 Cu層
42 レジスト層
43 プラズマ

Claims (3)

  1. プリント配線板であって、
    基部絶縁層と、
    前記基部絶縁層上に形成された導体層と、
    前記基部絶縁層上および前記導体層上に形成され、かつ、前記導体層の一部を導体パッドとして露出させる開口を有する、光硬化性樹脂と無機フィラーとの混合物からなるソルダーレジスト層と、
    前記導体パッド上に形成されたバンプと、
    前記バンプは、前記開口内に形成されたベースめっき層と、該ベースめっき層上に形成されたトップめっき層とを有し、
    前記開口径が10μm以下であり、
    前記導体層の厚みが5μm以下であり、
    前記開口のボトム径とトップ径との関係が、ボトム径/トップ径=0.7〜1.0であり、
    前記開口側壁部における前記無機フィラーの露出部分が5〜20%である。
  2. 請求項1に記載のプリント配線板であって、
    前記ソルダーレジスト層の厚みが5〜15μmである。
  3. 請求項1に記載のプリント配線板であって、
    複数の前記バンプを有し、前記バンプのピッチが、30〜60μmである。
JP2019145191A 2019-08-07 2019-08-07 プリント配線板 Pending JP2021027225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019145191A JP2021027225A (ja) 2019-08-07 2019-08-07 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019145191A JP2021027225A (ja) 2019-08-07 2019-08-07 プリント配線板

Publications (1)

Publication Number Publication Date
JP2021027225A true JP2021027225A (ja) 2021-02-22

Family

ID=74664815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019145191A Pending JP2021027225A (ja) 2019-08-07 2019-08-07 プリント配線板

Country Status (1)

Country Link
JP (1) JP2021027225A (ja)

Similar Documents

Publication Publication Date Title
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
US9699905B2 (en) Wiring board
US11083086B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2015026722A (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP2005150553A (ja) 配線基板およびその製造方法
JP2012129501A (ja) プリント配線板
US11304307B2 (en) Printed wiring board and method for manufacturing printed wiring board
US11729911B2 (en) Printed wiring board and method for manufacturing the same
US20220330428A1 (en) Printed wiring board and method for manufacturing the same
TW201417637A (zh) 電路板及其製作方法
JP2021027224A (ja) プリント配線板の製造方法
JP2011216519A (ja) 配線基板の製造方法
JP2005150551A (ja) 配線基板の製造方法
JP2021027225A (ja) プリント配線板
JP7336258B2 (ja) プリント配線板およびその製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
US11272614B2 (en) Printed wiring board and method for manufacturing the same
US11109481B2 (en) Method for manufacturing printed wiring board and printed wiring board
US20220330426A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP7257273B2 (ja) プリント配線板およびその製造方法
JP2013197416A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2022017678A (ja) プリント配線板およびその製造方法
JP2021072337A (ja) プリント配線板の製造方法
JP2021072338A (ja) プリント配線板の製造方法