KR101044790B1 - 인쇄회로기판 제조방법 - Google Patents

Abstract

인쇄회로기판 제조방법이 개시된다. 제1 회로패턴이 형성된 제1 기판의 일면에 절연층을 형성하는 단계; 절연층에 비아홀을 가공하는 단계; 비아홀의 내벽 및 절연층의 표면에 시드층을 형성하는 단계; 전해도금을 통하여, 비아홀의 내부 및 절연층 상에, 시드층과 상이한 재질의 도금물질을 형성하는 단계; 절연층 상의 도금물질을 제거하는 단계; 절연층 상에 제2 회로패턴을 형성하는 단계; 및 시드층의 일부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법은, 회로패턴의 밀집도를 높여 제품의 소형화 및 고밀도화를 구현할 수 있다.

인쇄회로기판, 랜드리스, landless

Description

인쇄회로기판 제조방법{manufacturing method of printed circuit board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

전자기기의 부품실장 및 배선에 사용되는 인쇄회로 기판은 층간의 안정적인 전기도통을 위하여 비아홀과 상층 회로가 연결되는 부위에 필수적으로 랜드를 형성하고 있다. 랜드는 비아를 형성하는 기계가공기기의 가공오차와 상층부에 회로배선을 형성하기 위해 사용하는 노광 설비의 오차, 그리고 사용하는 원자재의 공정 중의 변형을 감안하여 설계된다. 설비 및 자재, 공정간의 편차는 피할 수 없이 존재하는 것이어서 인쇄회로 기판을 제조할 때 생산성 및 공정수율을 높이기 위하여 랜드의 설계는 당연시 되어 왔다.

그러나 전자산업이 발달함에 따라 고집적 반도체가 개발되고 전자부품의 소형화, 박형화가 가속되어 이러한 전자부품들이 실장되는 인쇄회로 기판에도 소형화, 박형화, 고밀도화가 요구되고 있다. 이를 위하여 인쇄회로 기판의 배선을 미세화하고, 비아의 간격을 세밀화하기 위한 노력들이 지속되고 있으나 랜드의 존재로 인하여 인쇄회로기판의 고밀도화가 제한되고 있다.

고밀도 기판의 층간 정합을 개선하기 위하여 비아를 형성하는 레이저 설비의 정합력을 개선하거나 미세회로를 형성하기 위한 새로운 고정합 노광설비들이 개발되고 있으나 이러한 설비의 개선은 근본적으로 랜드를 완전히 제거할 수 없다는 한계를 지니고 있다.

본 발명은 고밀도 배선이 요구되는 인쇄회로기판, 특히 고집적 반도체가 탑재되는 패키지용 기판에 있어서 보다 배선밀도를 높이기 위하여 랜드가 제거된 형태의 인쇄회로기판을 제조하는 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 제1 회로패턴이 형성된 제1 기판의 일면에 절연층을 형성하는 단계; 절연층에 비아홀을 가공하는 단계; 비아홀의 내벽 및 절연층의 표면에 시드층을 형성하는 단계; 전해도금을 통하여, 비아홀의 내부 및 절연층 상에, 시드층과 상이한 재질의 도금물질을 형성하는 단계; 절연층 상의 도금물질을 제거하는 단계; 절연층 상에 제2 회로패턴을 형성하는 단계; 및 시드층의 일부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법이 제공될 수 있다.

시드층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금 및 니켈(Ni)-금(Au)합금 중 적어 도 어느 하나를 포함하는 물질로 이루어지며, 도금물질은 구리를 포함하는 물질로 이루어질 수 있다.

한편, 도금물질을 형성하는 단계는, 비아홀의 내부에 도금물질이 충전(充塡)되도록 수행될 수 있다.

또한, 절연층 상의 도금물질을 제거하는 단계는 화학적 에칭 방법을 통해 수행될 수 있다.

본 발명의 바람직한 실시예에 따르면, 회로패턴의 밀집도를 높여 제품의 소형화 및 고밀도화를 구현할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도이다. 도 2 내지 도 9를 참조하면, 제1 기판(14), 제1 회로패턴(12), 비아(10), 절연층(20), 비아홀(22), 시드층(24), 도금물질(26), 도금레지스트(32), 제2 회로패턴(34)가 도시되어 있다.

우선, 제1 회로패턴(12)이 형성된 제1 기판(14)의 일면에 절연층(20)을 형성한다(S110). 즉, 도 2에 도시된 바와 같이 제1 회로패턴(12)과 비아(10) 등이 형성된 제1 기판(14)을 준비한 다음, 이러한 제1 기판(14)에, 도 3에 도시된 바와 같이, 절연층(20)을 형성하는 것이다.

제1 기판(14)에 제1 회로패턴(12)을 형성하기 위하여, 동박적층판(CCL)과 같은 자재에 서브트랙티브 공법(subtractive process), 세미에디티브 공법(semi-additive process), 또는 MSAP(modified semi-additive process) 등을 이용하여 패터닝을 수행하는 방법을 이용할 수 있다.

다층회로기판의 경우, 제1 기판(14)은 내층회로가 형성된 내층기판일 수도 있다.

이렇게 절연층(20)을 형성하고 나서, 도 4에 도시된 바와 같이, 절연층(20)에 비아홀(22)을 가공한다(S120). 비아홀(22)은 층간 도통을 위한 비아를 형성하기 위한 것이다. 이러한 비아홀(22)을 형성하기 위하여 CO₂ 레이저, YAG 레이저 등을 이용할 수 있다.

비아홀(22)을 가공한 다음, 도 5에 도시된 바와 같이, 비아홀(22)의 내벽 및 절연층(20)의 표면에 시드층(24)을 형성한다(S130). 시드층(24)은 전해도금을 수행하기 위한 밑바탕이 되는 것으로서, 무전해 화학 도금과 같은 방법을 통해 형성될 수 있다.

본 실시예에서는 시드층(24)으로 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금 및 니켈(Ni)-금(Au)합금 등을 주된 재질로 하는 물질을 제시한다.

이렇게 시드층(24)을 형성한 다음, 도 6에 도시된 바와 같이, 전해도금을 수행하여 비아홀(22)의 내부 및 절연층(20) 상에 도금물질(26, 27)을 형성한다(S140). 도금물질(26, 27)로는 상술한 시드층(24)과 상이한 물질, 보다 구체적으로는 화학적 에칭에 대한 내성이 상이한 물질이 이용되며, 예를 들면, 구리(Cu)가 이용될 수 있다.

이 때, 이러한 공정은 비아홀(22)의 내부에 구리와 같은 도금물질(27)이 충전(充塡)되도록 수행될 수 있다. 즉, 비아홀(22) 내부에 도금물질(27)이 가득 찰 때까지 전해도금을 수행할 수 있는 것이다. 비아홀(22) 내부에 형성되는 도금물질(26, 27)은 추후 층간 도통을 구현하는 비아로서의 기능을 수행하게 되므로, 기 형성된 비아홀(22) 내부에 도금성 물질을 가득 채움으로써, 층 간도통의 신뢰성을 확보하는 데에 유리한 구조를 형성할 수 있게 된다.

다음으로, 도 7에 도시된 바와 같이, 절연층(20) 상에 형성된 도금물질(26)을 제거한다(S150). 이렇게 절연층(20) 상에 형성된 도금물질(26)을 제거하게 되면, 비아홀(22)의 내부에만 도금물질(27)이 형성되고, 아직 회로패턴은 형성되지 않은 구조를 형성할 수 있게 된다.

절연층(20) 상에 형성된 도금물질(26)을 제거하는 방법으로는, 에칭액을 이용한 화학적 에칭방법을 이용할 수 있다. 상술한 바와 같이, 니켈 등과 같은 재질의 시드층(24)이 아래에 배치된 상태에서, 구리 등과 같은 재질의 도금물질(26)에 대해 에칭액을 이용한 에칭을 수행하게 되면, 해당 에칭액이 시드층(24)에는 영향을 주지 못하므로, 시드층(24)은 에칭장벽(etch-stop)으로서의 기능을 수행할 수 있게 된다. 이를 통하여, 에칭 깊이 제어를 보다 효율적으로 수행할 수 있게 된다.

그리고 나서, 도 8에 도시된 바와 같이 절연층(20) 상에 제2 회로패턴(34)을 형성한다(S160). 이 때, 제2 회로패턴(34)은 비아, 즉 기 형성된 비아홀(22) 내부에 충전된 도금물질(27)과 접속되도록 형성된다. 즉, 제2 회로패턴(34)의 하면이 비아의 상면과 면접하도록 형성되는 것이다. 이러한 구조를 통하여, 제2 회로패턴(34)은 절연체의 하면, 즉 제1 기판(14)의 상면에 형성된 제1 회로패턴(12)과 전기적으로 연결될 수 있게 된다.

한편, 제2 회로패턴(34)을 형성하기 위하여, 기 형성된 시드층(24) 상에 제2 회로패턴(34)에 상응하여 패터닝 된 도금레지스트(32)를 형성한 다음, 전해도금을 수행하는 방법을 이용할 수 있다.

이 때, 제2 회로패턴(34)은 상술한 도금물질(26, 27)과 같이 시드층(24)과 상이한 물질, 보다 구체적으로는 화학적 에칭에 대한 내성이 상이한 물질로 이루어진다. 예를 들면, 제2 회로패턴(34)은 구리(Cu)로 이루어질 수 있다.

이 후, 도 9에 도시된 바와 같이, 도금레지스트(32)를 제거한 다음, 시드층(24)의 일부, 즉 노출된 시드층을 제거한다(S170). 시드층(24)은 여전히 절연체의 표면 전체에 걸쳐 형성되어 있고, 그 위에 제2 회로패턴(34)이 형성되어 있으므로, 제2 회로패턴(34) 사이에 노출된 시드층(24)의 일부를 제거함으로써, 제2 회로패턴(34)이 기능을 수행할 수 있게 하는 것이다.

노출된 시드층(24)을 제거하는 방법으로는, 절연층(20) 상의 도금물질(26)을 제거하는 경우에서와 같이, 에칭액을 이용한 화학적 에칭방법을 이용할 수 있다. 제2 회로패턴(34)들 사이에 노출된 시드층(24)을 제거하기 위해 에칭액을 이용한 에칭을 수행하게 되면, 해당 에칭액이 제2 회로패턴(34)에는 영향을 주지 못하므로, 제2 회로패턴(34)의 손상 없이 시드층(24)의 일부를 제거할 수 있게 되어, 제2 회로패턴(34)의 형상 확보에 유리할 수 있게 된다.

이 후, 제2 회로패턴(34)이 형성된 절연체(20)의 표면에 솔더레지스트(미도시)를 형성할 수도 있으며, 다층 구조를 구현하고자 하는 경우에는, 제2 회로패턴(34)이 형성된 절연체(20) 상에 다시 절연체(미도시)를 형성하고, 상술한 공정을 반복하여 수행할 수도 있을 것이다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.

도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.

<도면의 주요부분에 대한 부호의 설명>

10: 제1 기판

12: 제1 회로패턴

14: 비아

20: 절연층

22: 비아홀

24: 시드층

26, 27: 도금물질

32: 도금레지스트

34: 제2 회로패턴

Claims (4)

1. 제1 회로패턴이 형성된 제1 기판의 일면에 절연층을 형성하는 단계;

   상기 절연층에 비아홀을 가공하는 단계;

   상기 비아홀의 내벽 및 상기 절연층의 표면에 시드층을 형성하는 단계;

   전해도금을 통하여, 상기 비아홀의 내부 및 상기 절연층의 일측 전면에, 상기 시드층과 상이한 재질의 도금물질을 형성하는 단계;

   상기 비아홀의 내부에만 도금물질이 잔존하도록, 상기 절연층 일측 전면의 도금물질을 전부 제거하는 단계;

   상기 절연층 상에 상기 시드층과 상이한 재질의 제2 회로패턴을 형성하는 단계; - 이 때, 상기 제2 회로패턴의 하면은 상기 비아홀의 내부에 형성된 도금물질의 상면과 면접하여 접속됨 - 및

   상기 시드층의 일부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
2. 제1항에 있어서,

   상기 시드층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladium), 루테늄(Ru), 로듐(Rh), 납(Pb)-주석(Sn)계 남땜 합금 및 니켈(Ni)-금(Au)합금 중 적어도 어느 하나를 포함하는 물질로 이루어지며,

   상기 도금물질은 구리를 포함하는 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
3. 제1항에 있어서,

   상기 도금물질을 형성하는 단계는,

   상기 비아홀의 내부에 상기 도금물질이 충전(充塡)되도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
4. 제1항에 있어서,

   상기 절연층 상의 도금물질을 제거하는 단계는 화학적 에칭 방법을 통해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.

Images