CN112153802B - 电路板结构及其制造方法 - Google Patents

电路板结构及其制造方法 Download PDF

Info

Publication number
CN112153802B
CN112153802B CN201910922639.8A CN201910922639A CN112153802B CN 112153802 B CN112153802 B CN 112153802B CN 201910922639 A CN201910922639 A CN 201910922639A CN 112153802 B CN112153802 B CN 112153802B
Authority
CN
China
Prior art keywords
flexible
conductive
interconnect structure
layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910922639.8A
Other languages
English (en)
Other versions
CN112153802A (zh
Inventor
林奂廷
郭旻桓
庄育杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Circuit Board Co ltd
Original Assignee
Nanya Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Circuit Board Co ltd filed Critical Nanya Circuit Board Co ltd
Publication of CN112153802A publication Critical patent/CN112153802A/zh
Application granted granted Critical
Publication of CN112153802B publication Critical patent/CN112153802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045Protection against vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路板结构,其包含缓冲层、第一互连结构、第二互连结构和可挠式互连结构;第一互连结构设置于缓冲层的第一侧;第二互连结构设置于缓冲层的第二侧,其中第二侧与第一侧相反;可挠式互连结构设置于缓冲层和第一互连结构之间且延伸至缓冲层和第二互连结构之间。

Description

电路板结构及其制造方法
技术领域
本发明涉及电路板制造技术,特别涉及电路板结构及其制造方法。
背景技术
印刷电路板(Printed Circuit Board,PCB)广泛地应用于各种电子设备中,以固定集成电路(integrated circuit,IC)及其他电子元件,并在印刷电路板上形成导线,使得这些元件可以彼此电性连接。
然而,现有的电路板结构的制造方法虽大致符合需求,但并非在每个面向皆令人满意。举例来说,随着需要的层板数量增加,制造时程和相关成本也大幅提升,且工艺增加也容易在电路板结构形成缺陷。因此,需要进一步改良电路板结构及其制造方法,以降低生产成本并提升良率。
发明内容
根据本发明的一些实施例,提供电路板结构。此电路板结构包含缓冲层;第一互连结构,设置于缓冲层的第一侧;第二互连结构,设置于缓冲层的第二侧,其中第二侧与第一侧相反;以及可挠式互连结构,设置于缓冲层和第一互连结构之间且延伸至缓冲层和第二互连结构之间。
在一些实施例中,缓冲层包含介电材料。
在一些实施例中,第一互连结构和第二互连结构包含相同的材料。
在一些实施例中,可挠式互连结构包含:可挠式介电层;第一导电结构,设置于可挠式介电层中且位于缓冲层的第一侧;以及第二导电结构,设置于可挠式介电层中且位于缓冲层的第二侧。
在一些实施例中,第一导电结构与第一互连结构电性连接,且第二导电结构与第二互连结构电性连接。
在一些实施例中,第一导电结构的一部分和第二导电结构的一部分位于缓冲层内。
在一些实施例中,可挠式介电层包含不含玻璃纤维的树脂。
在一些实施例中,第一导电结构和第二导电结构具有突出部延伸至缓冲层的第三侧,且第三侧位于第一侧和第二侧之间。
在一些实施例中,此电路板结构还包含金属层设置于可挠式互连结构上且位于缓冲层的第三侧,其中金属层电性连接第一导电结构和第二导电结构。
根据本公开的一些实施例,提供电路板结构的制造方法。此方法包含在可挠式互连结构的第一表面上形成第一互连结构和第二互连结构,其中第一互连结构和第二互连结构之间具有沟槽;在可挠式互连结构的第二表面上形成缓冲层,其中可挠式互连结构位于缓冲层的第一侧;以及折叠可挠式互连结构,使得可挠式互连结构覆盖缓冲层的第二侧和第三侧,其中第二侧相反于第一侧且第三侧位于第一侧和第二侧之间,且在折叠可挠式互连结构之后,第一互连结构位于缓冲层的第一侧且第二互连结构位于缓冲层的第二侧。
在一些实施例中,第一互连结构和第二互连结构的形成包含:在可挠式互连结构的第一表面上形成互连结构;以及形成沟槽穿过互连结构,使得互连结构形成第一互连结构和第二互连结构。
在一些实施例中,此方法还包含:在可挠式互连结构的第一表面上形成停止层结构(牺牲结构),其中停止层结构位于第一互连结构和第二互连结构之间;以及在折叠可挠式互连结构之前,移除停止层结构。
在一些实施例中,停止层结构的材料包含导电材料,且停止层结构的移除包含进行蚀刻工艺。
在一些实施例中,在移除停止层结构之后,在沟槽正下方的可挠式互连结构的厚度小于在第一互连结构正下方的可挠式互连结构的厚度。
在一些实施例中,可挠式互连结构包含:可挠式介电层;第一导电结构,设置于可挠式介电层中且位于缓冲层的第一侧;以及第二导电结构,设置于可挠式介电层中且位于缓冲层的第二侧。
在一些实施例中,第一导电结构和第二导电结构具有突出部延伸至沟槽正下方。
在一些实施例中,此方法还包含移除可挠式介电层的一部分,使得可挠式介电层的侧壁与第一互连结构的侧壁和第二互连结构的侧壁共平面。
在一些实施例中,此方法还包含在移除可挠式介电层的所述部分之后,进行钻孔工艺以露出第一导电结构和第二导电结构。
在一些实施例中,此方法还包含在缓冲层的第三侧上形成金属层,其中金属层覆盖第一互连结构、可挠式互连结构、缓冲层和第二互连结构,且金属层电性连接第一导电结构和第二导电结构,且金属层与第一互连结构和第二互连结构隔开。
在一些实施例中,金属层的形成包含:进行无电镀铜工艺以在缓冲层的第三侧上形成导电衬层;以及进行电镀工艺以在导电衬层上形成金属层。
附图说明
以下将配合说明书附图详述本发明的实施例。应注意的是,依据产业上的标准做法,各种特征并未按照比例绘制且仅用以说明例示。事实上,可能任意地放大或缩小元件的尺寸,以清楚地表现出本发明的特征。
图1A至图1I是根据一些实施例示出在制造电路板结构的各个阶段的剖面示意图。
附图标记说明:
100~电路板结构;
100A~第一互连结构;
100B~第二互连结构;
102、104、106、108~介电层;
110~可挠式介电层;
112、112’~沟槽;
114~缓冲层;
116~防焊层;
202、204、206、208、210、210A、210B~导电结构;
207~停止层结构;
212~部分;
214~金属层;
216~保护层;
P~突出部;
S1~第一侧;
S2~第二侧;
S3~第三侧;
W1、W2、W4~距离;
W3~宽度。
具体实施方式
以下概述一些实施例,以使得本发明所属技术领域中技术人员可以更容易理解本发明。然而,这些实施例只是范例,并非用于限制本发明。可以理解的是,本发明所属技术领域中技术人员可以根据需求,调整以下描述的实施例,例如改变工艺顺序及/或包含比在此描述的更多或更少步骤,并且这些调整并未超出本发明的范围。
此外,可以在以下叙述的实施例的基础上添加其他元件。举例来说,“在第一元件上形成第二元件”的描述可能包含第一元件与第二元件直接接触的实施例,也可能包含第一元件与第二元件之间具有其他元件,使得第一元件与第二元件不直接接触的实施例,并且第一元件与第二元件的上下关系可能随着装置在不同方位操作或使用而改变。另外,本发明可能在不同的实施例中重复参考数字及/或字母,此重复是为了简化和清楚,而非用以表示所讨论的不同实施例之间的关系。
以下根据本发明的一些实施例,描述电路板结构及其制造方法。本发明在电路板结构设置可挠式介电层,并在可挠式介电层上设置具有沟槽的互连结构,以减少生产流程,进而提升电路板结构的良率。
图1A至图1I是根据一些实施例示出在制造电路板结构100的各个阶段的剖面示意图。在一些实施例中,如图1A所示,电路板结构100包含介电层102。在一些实施例中,介电层102的材料包含纤维和树脂。在一些实施例中,纤维包含玻璃纤维,以增加硬度并降低热膨胀系数。在一些实施例中,树脂包含环氧树脂、双马来亚酰胺-三氮杂苯(bismaleimidetriacine,BT)树脂、ABF膜(ajinomoto build-up film)、聚苯醚(polyphenylene oxide,PPE)、聚四氟乙烯(Polytetrafluoroethene,PTFE)、类似的材料或前述的组合。在一些实施例中,介电层102的形成方法包含涂布、压合、积层、类似的工艺或前述的组合。
然后,根据一些实施例,在介电层102中形成穿孔。在一些实施例中,穿孔的形成方法包含机械钻孔工艺、激光钻孔工艺或其他合适的工艺。虽然在示出的实施例中,穿孔具有上宽下窄的剖面轮廓,但本发明不限于此。举例来说,穿孔可以具有大致上垂直的侧壁。
然后,根据一些实施例,在介电层102上和穿孔中形成导电衬层(未示出),作为在上方形成的导电结构的晶种层。在一些实施例中,导电衬层的材料包含铜、铝、镍、金、钯、类似的材料或前述的组合。在一些实施例中,导电衬层的形成方法包含无电镀(ElectrolessPlating)工艺。
然后,根据一些实施例,在导电衬层上形成导电结构202。在一些实施例中,导电结构202的材料包含铜、铝、镍、银、金、类似的材料或前述的组合。在一些实施例中,导电结构202的形成方法包含电镀工艺。
然后,根据一些实施例,将导电结构202图案化以露出介电层102的一部分。在一些实施例中,导电结构202的图案化工艺包含贴附光刻胶、曝光、显影(development)、蚀刻、光刻胶剥除(stripping)、其他合适的工艺或前述的组合。在一些实施例中,如图1A所示,中间的导电结构202的间距W1大于其他的导电结构202的间距W2。较大的间距W1的位置对应后续形成沟槽的位置。
然后,根据一些实施例,如图1B所示,在介电层102的上表面和下表面上分别形成介电层104和介电层106,并且在导电结构202的上表面和下表面上分别形成导电结构204和导电结构206。介电层104和介电层106的材料和形成方式可以选用如前所述介电层102的材料和形成方式,且导电结构204和导电结构206的材料和形成方式可以选用如前所述导电结构202的材料和形成方式,故不再赘述。
根据一些实施例,如图1B所示,在导电结构206的图案化工艺中,留下中间部分作为停止层结构207,其中停止层结构207的位置对应可挠式互连结构的预定折叠位置。停止层结构207的材料可以包含导电材料。停止层结构207可以减少在其正上方形成的可挠式互连结构的厚度,使可挠式互连结构较容易在此处被折叠。在一些实施例中,停止层结构207的宽度W3小于导电结构202的间距W1,使得停止层结构207与导电结构206的其他部分隔开。
然后,根据一些实施例,如图1C所示,在介电层104的上表面上形成介电层108,在导电结构204的上表面上形成导电结构208,在介电层106的下表面上形成可挠式介电层110,以及在导电结构206的下表面上形成导电结构210。为了简化的目的,可挠式介电层110和导电结构210可以统称为可挠式互连结构。
介电层108的材料和形成方式可以选用如前所述介电层102的材料和形成方式,且导电结构208和导电结构210的材料和形成方式可以选用如前所述导电结构202的材料和形成方式,故不再赘述。在一些实施例中,可挠式介电层110的材料包含不含玻璃纤维的树脂。举例来说,可挠式介电层110的材料可以包含环氧树脂、双马来亚酰胺-三氮杂苯(bismaleimide triacine,BT)树脂、ABF膜、聚苯醚(PPE)、聚四氟乙烯(PTFE)、类似的材料或前述的组合。在一些实施例中,可挠式介电层110的形成方法包含涂布、压合、积层、类似的工艺或前述的组合。
根据一些实施例,在导电结构210的图案化工艺之后,可挠式互连结构的中间的导电结构210A和210B具有突出部P。突出部P可用于电性连接其他元件。在一些实施例中,导电结构210A和导电结构210B的突出部P的间距W4小于导电结构202的间距W1,且突出部P的间距W4可以小于、大致上等于或大于停止层结构207的宽度W3。在另一些实施例中,导电结构210A和210B不具有突出部P,且导电结构210A和210B的间距W4大致上等于导电结构202的间距W1
然后,根据一些实施例,如图1D所示,形成沟槽112穿过介电层102、104、106和108,且沟槽112露出停止层结构207。在一些实施例中,沟槽112的形成方法包含机械钻孔工艺、激光钻孔工艺或其他合适的工艺。沟槽112的宽度可以小于、大致上等于或大于停止层结构207的宽度。
在一些实施例中,导电结构210A和导电结构210B的突出部P延伸至沟槽112正下方。在一些实施例中,导电结构210A和导电结构210B的突出部P的间距小于或大致上等于沟槽112的宽度。
为了简化的目的,在沟槽112两侧的介电层102、104、106、108和导电结构202、204、206、208可分别统称为第一互连结构100A和第二互连结构100B。在一些实施例中,导电结构210A和210B分别与第一互连结构100A和第二互连结构100B的导电结构202、204、206、208电性连接。由于第一互连结构100A和第二互连结构100B是同时形成,第一互连结构100A和第二互连结构100B包含相同的材料。
虽然在此示出第一互连结构100A和第二互连结构100B包含四层介电层102、104、106、108和四层导电结构202、204、206、208,但本发明不限于此。第一互连结构100A和第二互连结构100B可以包含更多或更少层介电层和导电结构。
然后,根据一些实施例,如图1E所示,移除停止层结构207,形成沟槽112’。在一些实施例中,停止层结构207的移除包含贴附光刻胶、曝光、显影、蚀刻、光刻胶剥除、其他合适的工艺或前述的组合。根据一些实施例,如图1E所示,在沟槽112’正下方的可挠式互连结构的厚度小于在第一互连结构100A或第二互连结构100B正下方的可挠式互连结构的厚度。由于可挠式互连结构容易在较薄的位置被折叠,可以通过调整停止层结构207的位置来调整可挠式互连结构的折叠位置。
然后,根据一些实施例,如图1F所示,在可挠式介电层110相对于第一互连结构100A和第二互连结构100B的表面上设置缓冲层114,其中可挠式介电层110位于缓冲层114的第一侧S1。然后,根据一些实施例,折叠可挠式介电层110,使得可挠式介电层110覆盖缓冲层114的第二侧S2和第三侧S3。如图1F所示,第二侧S2相反于第一侧S1且第三侧S3位于第一侧S1和第二侧S2之间。
在一些实施例中,缓冲层114包含介电材料。在一些实施例中,缓冲层114的材料包含纤维和树脂。纤维和树脂的范例如前所述,故不再赘述。在一些实施例中,缓冲层114的形成包含涂布、压合、积层、类似的工艺或前述的组合。
根据一些实施例,如图1F所示,在折叠可挠式介电层110之后,覆盖缓冲层114第三侧S3的可挠式介电层110的一部分212突出于第一互连结构100A的侧壁和第二互连结构100B的侧壁之外。
然后,根据一些实施例,如图1G所示,移除覆盖缓冲层114第三侧S3的可挠式介电层110的一部分212,使得可挠式介电层110的侧壁大致上与第一互连结构100A的侧壁和第二互连结构100B的侧壁共平面,并且露出导电结构210A和导电结构210B的突出部P。如图1G所示,导电结构210A和导电结构210B的突出部P可以延伸至缓冲层114的第三侧S3,且突出部P可以位于可挠式介电层110内。在一些实施例中,可挠式介电层110的移除包含切割工艺,例如激光切割、离子束切割、线切割、任何合适的切割技术或前述的组合。
在示出的实施例中,可挠式互连结构的导电结构210A和210B具有突出部P,但本发明不限于此。在另一些实施例中,导电结构210A和210B不具有突出部P,且移除可挠式介电层110的一部分未露出导电结构210A和210B,因此需要形成额外的导孔(未示出),以将导电结构210A和210B电性连接至其他元件。导孔的形成方法可以包含钻孔工艺,且钻孔工艺的范例如前所述,故不再赘述。
然后,根据一些实施例,如图1H所示,在第一互连结构100A、第二互连结构100B和可挠式互连结构上形成导电衬层(未示出),作为在上方形成的金属层214的晶种层。在一些实施例中,导电衬层的材料包含铜、铝、镍、金、钯、类似的材料或前述的组合,且导电衬层的形成方法包含无电镀工艺。
然后,根据一些实施例,在导电衬层上形成金属层214,其中金属层214与导电结构210A和210B电性连接。在一些实施例中,金属层214的材料包含铜、铝、镍、银、金、类似的材料或前述的组合,且金属层214的形成包含电镀工艺。
根据一些实施例,介电层102、104、106和108将金属层214与导电结构202、204、206和208隔开。在示出的实施例中,金属层214通过导电结构210A和210B的突出部P电性连接第一互连结构100A和第二互连结构100B,而不需要形成额外的导线。在另一些实施例中,导电结构210A和210B不具有突出部P,金属层214通过导孔(未示出)电性连接第一互连结构100A和第二互连结构100B。
然后,根据一些实施例,如图1I所示,分别在第一互连结构100A的上表面和第二互连结构100B的下表面上形成防焊层116,其中防焊层116具有开口露出导电结构208。在一些实施例中,防焊层116的材料包含感光材料、感热材料、类似的材料或前述的组合。举例来说,防焊层116可以包含绿漆,例如紫外线型绿漆、热硬化型绿漆、类似的材料或前述的组合。在一些实施例中,防焊层116的形成包含涂布、压合、类似的工艺或前述的组合。可以通过图案化工艺形成防焊层116的开口,且图案化工艺的范例如前所述,故不再赘述。
然后,根据一些实施例,在防焊层116露出的导电结构208和金属层214上形成保护层216,以防止导电结构208和金属层214氧化并增加后续形成的导电结构的接合能力。在一些实施例中,保护层216的材料包含铜、钛、化学镀镍浸金(Electroless Nickel/ImmersionGold,ENIG)、化学镀镍钯浸金(Electroless Nickel/Electroless Palladium/ImmersionGold,ENEPIG)、有机保焊膜(Organic Solderability Preservative,OSP)、类似的材料或前述的组合。在一些实施例中,保护层216的形成方法包含无电镀工艺。
本发明在电路板结构设置可挠式介电层以及位于可挠式介电层一侧上的互连结构,然后通过折叠可挠式介电层形成位于可挠式介电层两侧的互连结构,可以大幅减少多层互连结构的生产流程,借此降低工艺期间可能产生的缺陷,提升电路板结构的良率。
此外,在一些实施例中,在电路板结构设置具有突出部的导电结构,并且通过移除可挠式介电层的一部分,将可挠式介电层两侧的互连结构互相电性连接,而不需要形成额外的导线,减少工艺步骤。
虽然本发明实施例已以多个实施例描述如上,但这些实施例并非用于限定本发明实施例。本发明所属技术领域中技术人员应可理解,他们能以本发明实施例为基础,做各式各样的改变、取代和替换,以达到与在此描述的多个实施例相同的目的及/或优点。本发明所属技术领域中技术人员也可理解,此类修改或设计并未悖离本发明实施例的构思和范围。因此,本发明的保护范围当视权利要求所界定者为准。

Claims (18)

1.一种电路板结构,包括:
一缓冲层;
一第一互连结构,设置于该缓冲层的一第一侧;
一第二互连结构,设置于该缓冲层的一第二侧,其中该第二侧与该第一侧相反;
一可挠式互连结构,设置于该缓冲层和该第一互连结构之间且延伸至该缓冲层和该第二互连结构之间,其中所述可挠式互连结构包括:一第一导电结构,位于该缓冲层的该第一侧;一第二导电结构,位于该缓冲层的该第二侧;该第一导电结构和该第二导电结构具有一突出部延伸至该缓冲层的一第三侧,且该第三侧位于该第一侧和该第二侧之间;以及
一金属层,设置于该可挠式互连结构上且位于该缓冲层的一第三侧,其中该金属层电性连接该第一导电结构和该第二导电结构。
2.如权利要求1所述的电路板结构,其中该缓冲层包括介电材料。
3.如权利要求1所述的电路板结构,其中该第一互连结构和该第二互连结构包括相同的材料。
4.如权利要求1所述的电路板结构,其中该可挠式互连结构包括一可挠式介电层,其中,所述第一导电结构,设置于该可挠式介电层中;以及所述第二导电结构,设置于该可挠式介电层中。
5.如权利要求4所述的电路板结构,其中该第一导电结构与该第一互连结构电性连接,且该第二导电结构与该第二互连结构电性连接。
6.如权利要求4所述的电路板结构,其中该第一导电结构的一部分和该第二导电结构的一部分位于该缓冲层内。
7.如权利要求4所述的电路板结构,其中该可挠式介电层包括不含玻璃纤维的树脂。
8.一种电路板结构的制造方法,包括:
在一可挠式互连结构的一第一表面上形成一第一互连结构和一第二互连结构,其中该第一互连结构和该第二互连结构之间具有一沟槽;
在该可挠式互连结构的一第二表面上形成一缓冲层,其中该可挠式互连结构位于该缓冲层的一第一侧;
折叠该可挠式互连结构,使得该可挠式互连结构覆盖该缓冲层的一第二侧和一第三侧,其中该第二侧相反于该第一侧且该第三侧位于该第一侧和该第二侧之间,且在折叠该可挠式互连结构之后,该第一互连结构位于该缓冲层的该第一侧且该第二互连结构位于该缓冲层的该第二侧,其中所述可挠式互连结构包括:一第一导电结构,位于该缓冲层的该第一侧;一第二导电结构,位于该缓冲层的该第二侧;以及
在该缓冲层的该第三侧上形成一金属层,其中该金属层覆盖该第一互连结构、该可挠式互连结构、该缓冲层和该第二互连结构,且该金属层电性连接该第一导电结构和该第二导电结构。
9.如权利要求8所述的电路板结构的制造方法,其中该第一互连结构和该第二互连结构的形成包括:
在该可挠式互连结构的该第一表面上形成一互连结构;以及
形成该沟槽穿过该互连结构,使得该互连结构形成该第一互连结构和该第二互连结构。
10.如权利要求8所述的电路板结构的制造方法,还包括:
在该可挠式互连结构的该第一表面上形成一停止层结构,其中该停止层结构位于该第一互连结构和该第二互连结构之间;以及
在折叠该可挠式互连结构之前,移除该停止层结构。
11.如权利要求10所述的电路板结构的制造方法,其中该停止层结构的材料包括导电材料,且该停止层结构的移除包括进行蚀刻工艺。
12.如权利要求10所述的电路板结构的制造方法,其中在移除该停止层结构之后,在该沟槽正下方的该可挠式互连结构的厚度小于在该第一互连结构正下方的该可挠式互连结构的厚度。
13.如权利要求8所述的电路板结构的制造方法,其中该可挠式互连结构还包括一可挠式介电层,其中所述第一导电结构,设置于该可挠式介电层中;以及所述第二导电结构,设置于该可挠式介电层中。
14.如权利要求13所述的电路板结构的制造方法,其中该第一导电结构和该第二导电结构具有一突出部延伸至该沟槽正下方。
15.如权利要求13所述的电路板结构的制造方法,还包括移除该可挠式介电层的一部分,使得该可挠式介电层的侧壁与该第一互连结构的侧壁和该第二互连结构的侧壁共平面。
16.如权利要求15所述的电路板结构的制造方法,还包括在移除该可挠式介电层的该部分之后,进行钻孔工艺以露出该第一导电结构和该第二导电结构。
17.如权利要求13所述的电路板结构的制造方法,该金属层与该第一互连结构和该第二互连结构隔开。
18.如权利要求17所述的电路板结构的制造方法,其中该金属层的形成包括:
进行无电镀铜工艺以在该缓冲层的该第三侧上形成一导电衬层;以及
进行电镀工艺以在该导电衬层上形成该金属层。
CN201910922639.8A 2019-06-26 2019-09-27 电路板结构及其制造方法 Active CN112153802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108122238A TWI706706B (zh) 2019-06-26 2019-06-26 電路板結構及其製造方法
TW108122238 2019-06-26

Publications (2)

Publication Number Publication Date
CN112153802A CN112153802A (zh) 2020-12-29
CN112153802B true CN112153802B (zh) 2022-02-18

Family

ID=73891770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910922639.8A Active CN112153802B (zh) 2019-06-26 2019-09-27 电路板结构及其制造方法

Country Status (2)

Country Link
CN (1) CN112153802B (zh)
TW (1) TWI706706B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4787638B2 (ja) * 2006-03-16 2011-10-05 新光電気工業株式会社 配線基板の製造方法
TWI365524B (en) * 2007-10-04 2012-06-01 Unimicron Technology Corp Stackable semiconductor device and fabrication method thereof
CN103687329A (zh) * 2012-09-19 2014-03-26 华通电脑股份有限公司 软硬复合式电路板的制造方法
CN203289736U (zh) * 2013-03-07 2013-11-13 杭州华三通信技术有限公司 一种pcb结构
KR102271585B1 (ko) * 2014-02-10 2021-07-01 삼성디스플레이 주식회사 표시 장치
KR102378361B1 (ko) * 2015-04-15 2022-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법
US10798817B2 (en) * 2015-12-11 2020-10-06 Intel Corporation Method for making a flexible wearable circuit
CN105392279A (zh) * 2015-12-17 2016-03-09 王朝 一种pcb板边缘多排焊盘及多排边缘焊盘pcb板的制备方法
US10429321B2 (en) * 2016-08-29 2019-10-01 Kla-Tencor Corporation Apparatus for high-speed imaging sensor data transfer
CN109041415A (zh) * 2018-08-13 2018-12-18 奇酷互联网络科技(深圳)有限公司 电路板、电路板的制作方法、电路板调试装置及电子设备

Also Published As

Publication number Publication date
TW202102085A (zh) 2021-01-01
CN112153802A (zh) 2020-12-29
TWI706706B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP3934104B2 (ja) ボールグリッドアレイ基板の作製方法
US20070272654A1 (en) Method for Manufacturing Circuit Board
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR20160079413A (ko) 인쇄회로기판 및 그 제조방법
CN110366310B (zh) 软硬复合板及其制法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2010034430A (ja) 配線基板及びその製造方法
US20120266463A1 (en) Method for manufacturing printed circuit board
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
CN112153802B (zh) 电路板结构及其制造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR20060066971A (ko) 양면 연성회로기판 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
US9668340B1 (en) Methods and devices for preventing overhangs in a finishing layer of metal formed on electrical contact surfaces when fabricating multi-layer printed circuit boards
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
KR20060018758A (ko) 인쇄회로기판의 제조방법
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
KR20170079542A (ko) 인쇄회로기판
RU2603130C1 (ru) Способ изготовления многослойной печатной платы
US20170323826A1 (en) Single layer integrated circuit package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant