KR20060018758A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20060018758A
KR20060018758A KR1020040067277A KR20040067277A KR20060018758A KR 20060018758 A KR20060018758 A KR 20060018758A KR 1020040067277 A KR1020040067277 A KR 1020040067277A KR 20040067277 A KR20040067277 A KR 20040067277A KR 20060018758 A KR20060018758 A KR 20060018758A
Authority
KR
South Korea
Prior art keywords
metal layer
circuit pattern
plating
blind hole
printed circuit
Prior art date
Application number
KR1020040067277A
Other languages
English (en)
Other versions
KR100630913B1 (ko
Inventor
이철주
한기선
유승옥
김형종
이상호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040067277A priority Critical patent/KR100630913B1/ko
Publication of KR20060018758A publication Critical patent/KR20060018758A/ko
Application granted granted Critical
Publication of KR100630913B1 publication Critical patent/KR100630913B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 상대적으로 내부에 구비되고 양측 표면에 제1회로패턴(12)이 형성된 제1절연층(10) 상에 상기 제1회로패턴(12)을 덮도록 상기 제1절연층(10)의 표면에 제2절연층(20)과 금속층(22')을 차례로 적층하는 단계와, 상기 금속층(22')과 제2절연층(20)을 선택적으로 제거하여 상기 제1회로패턴(12)이 선택적으로 노출되게 블라인드홀(25)을 형성하는 단계와, 상기 금속층(22')의 표면에 도금마스크(40)를 설치하여 블라인드홀(25)의 내부에만 도금이 수행되도록 하여 상기 제1회로패턴(12)과 상기 금속층(22')을 전기적으로 연결하는 접속돌기(50)를 형성하는 단계와, 상기 금속층(22')을 선택적으로 제거하여 제2회로패턴(22)을 형성하는 단계를 포함하여 구성된다. 본 발명에서는 보다 미세한 회로패턴을 형성함과 동시에 서로 다른 층에 있는 회로패턴의 전기적 연결을 위한 구성이 차지하는 공간이 줄어들어 인쇄회로기판을 소형화할 수 있고, 특히 기존의 설비와 재료를 이용하면서도 회로패턴을 미세하게 형성할 수 있어 상대적으로 인쇄회로기판의 제조원가가 낮아지며, 도금을 이용하여 층 사이의 회로패턴을 연결하므로 인쇄회로기판의 품질이 좋아진다.
인쇄회로기판, 층간 연결, 도금

Description

인쇄회로기판의 제조방법{Making method of Printed circuit board}
도 1은 종래 기술에 의한 인쇄회로기판의 구성을 보인 단면도.
도 2a에서 도 2j는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 작업공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 제1절연층 12: 제1회로패턴
20: 제2절연층 22: 제2회로패턴
22'; 금속층 25: 블라인드홀
30: 무전해도금층 40: 도금마스크
50: 접속돌기
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 다수개의 절연층에 회로패턴이 형성되고 서로 다른 층의 회로패턴이 전기적으로 연결되게 구성되는 인쇄회로기판의 제조방법에 관한 것이다.
도 1에는 일반적인 다층 인쇄회로기판의 단면 구성이 도시되어 있다. 이에 도시된 바에 따르면, 인쇄회로기판(1)을 형성하는 각각의 절연층(3)에는 회로패턴(5)이 형성된다. 상기 회로패턴(5)은 금속층을 선택적으로 제거하여 만들어지는 것이다.
그리고, 서로 다른 층에 있는 상기 회로패턴(5)들을 서로 전기적으로 연결하기 위한 블라인드비어홀(7)이 형성되고, 상기 블라인드비어홀(7)의 내면에는 도금층(7')이 형성되어, 서로 다른 층에 있는 회로패턴(5)을 전기적으로 연결한다. 상기 도금층(7')은 형성시에 금속층의 표면과 상기 블라인드비어홀(7)의 내면 모두에 형성된다.
상기와 같은 다층 인쇄회로기판을 형성함에 있어서는 하나의 절연층(3)에 회로패턴(5)을 먼저 형성하고, 상기 회로패턴(5) 상에 다시 절연층(3)과 금속층을 형성한다. 그리고, 서로 다른 층에 있는 회로패턴(5)을 전기적으로 연결하기 위해 블라인드비어홀(7)을 천공하고 상기 금속층의 표면과 블라인드비어홀(7)의 내면에 도금층(7')을 형성한다. 다음으로, 상기 금속층과 도금층(7')을 선택적으로 제거하여 절연층(3)상에 회로패턴(5)을 형성한다. 이와 같은 방식으로 절연층(3)상에 회로패턴(5)을 형성하는 것을 반복하여 다층으로 된 인쇄회로기판(1)을 제조하는 것이다.
그러나 상기한 바와 같은 종래의 인쇄회로기판의 제조방법에는 다음과 같은 문제점이 있다.
즉, 서로 다른 층의 회로패턴(5)을 전기적으로 연결하기 위해서 절연층(3)상에 형성된 금속층과 블라이드비어홀(7)의 내면 모두에 도금층(7')을 형성한다. 따라서, 상기 절연층(3)의 상면에 구비되는 금속층상에는 도금층(7')이 덧입혀져서 상대적으로 그 두께가 커진다.
하지만, 금속층과 도금층(7')을 합한 두께가 커지게 되면, 이를 선택적으로 제거하여 회로패턴(5)을 형성함에 있어, 회로패턴(5)을 미세하게 형성하는 것이 어렵게 된다. 이는 회로패턴(5)으로 되는 층(금속층과 도금층(7'))을 선택적으로 제거하는 과정에서 금속층과 도금층(7')이 에칭액에 오랜 시간동안 잠겨 있어야 하기 때문이다.
그리고, 종래 기술에서는 서로 다른 층의 회로패턴(5)을 전기적으로 연결하기 위해 블라인드비어홀(7)을 사용하는데, 이와 같은 블라인드비어홀(7)은 그 내부에 전기적 연결에 사용되지 않고 절연재가 충진된 공간이 있어 상대적으로 많은 공간을 차지하는 문제점이 있다. 또한, 이와 같은 블라인드비어홀(7)을 사용한 구조에서는 블라인드비어홀(7)의 입구 가장자리에 랜드부가 구비되어야 하므로 이 또한 인쇄회로기판의 경박단소화를 방해한다.
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판에 형성되는 회로패턴을 미세화하는 것이다.
본 발명의 다른 목적은 서로 다른 층에 있는 회로패턴 사이를 연결하는 연결구조가 차지하는 공간을 최소화하는 것이다.
본 발명의 또 다른 목적은 기존의 설비와 원재료를 이용하면서도 인쇄회로기판을 경박단소화하는 것이다.
본 발명의 또 다른 목적은 레이저가공으로 형성된 비어홀(Via hole)의 내부 를 도금법으로 완전히 충진하여 상기 비어홀의 가장자리에 해당되는 부분에 추가적인 랜드의 형성이 필요없는 회로디자인과 비어홀이 모두 도금으로 충진되는 형태의 디자인을 제공하여 인쇄회로기판을 경박단소화하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 상대적으로 내부에 구비되고 표면에 제1회로패턴이 형성된 제1절연층 상에 상기 제1회로패턴을 덮도록 상기 제1절연층의 표면에 제2절연층과 금속층을 차례로 적층하는 단계와, 상기 금속층과 제2절연층을 선택적으로 제거하여 상기 제1회로패턴이 선택적으로 노출되게 블라인드홀을 형성하는 단계와, 상기 금속층의 표면에 도금마스크를 설치하여 블라인드홀의 내부에만 도금이 수행되도록 하여 상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 상기 블라인드홀의 내부를 완전히 채우는 접속돌기를 형성하는 단계와, 상기 금속층을 선택적으로 제거하여 상기 접속돌기를 포함하는 제2회로패턴을 형성하는 단계를 포함하여 구성된다.
상기 블라인드홀을 형성을 위해 상기 금속층은 노광, 현상 및 에칭공정을 통해 선택적으로 제거되고, 상기 제2절연층은 레이저나 플라즈마를 광원으로 하여 제거된다.
상기 블라인드홀의 내부에 접속돌기를 형성하는 것은, 상기 금속층, 상기 블라인드홀의 내벽 및 블라인드홀에 노출된 제1회로패턴상에 무전해 도금층을 형성하는 단계와, 상기 블라인드홀이 노출되도록 도금마스크를 상기 금속층상에 씌우는 단계와, 상기 블라인드홀에 전해 도금을 수행하여 상기 접속돌기를 형성하는 단계 를 포함하여 구성된다.
상기 접속돌기를 형성한 후에는 상기 접속돌기의 형성을 위한 도금마스크를 제거하는 단계와, 상기 도금마스크가 제거된 상태에서 상기 금속층의 상부로 돌출된 접속돌기의 부분을 제거하여 표면을 평탄하게 하는 단계가 더 수행된다.
상기 접속돌기를 형성하는 단계는 상기 금속층이 노출된 상태에서 상기 블라인드홀에 도금법이나 페이스트인쇄법으로 접속돌기를 형성하는 단계로 대체된다.
상기 페이스트는 도전성 페이스트이다.
이와 같은 구성을 가지는 본 발명에 의하면 다층 인쇄회로기판을 제조함에 있어서 보다 미세한 회로패턴을 형성함과 동시에 서로 다른 층에 있는 회로패턴의 전기적 연결을 위한 구성이 차지하는 공간이 줄어들어 인쇄회로기판을 소형화할 수 있고, 특히 기존의 설비와 재료를 이용하면서도 회로패턴을 미세하게 형성할 수 있어 상대적으로 인쇄회로기판의 제조원가가 낮아지며, 도금을 이용하여 층 사이의 회로패턴을 연결하므로 인쇄회로기판의 품질이 좋아지는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 2a에서 도 2j에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 작업공정도가 도시되어 있다. 이에 따르면, 제1절연층(10)의 양측 표면에는 제1회로패턴(12)이 형성되어 있다. 상기 제1회로패턴(12)을 덮도록 상기 제1절연층(10)의 양측 표면에는 제2절연층(20)이 구비된다. 상기 제2절연층(20)의 표면에는 금속층(22')이 구비된다.
상기 제1회로패턴(12)은 상기 제1절연층(10)의 양측 표면에 제1회로패턴(12)의 형성을 위한 금속층(도시되지 않음)이 구비된 기재(예를 들면 동작적층판)에서 금속층을 선택적으로 제거하여 형성된다. 그리고, 상기 제2절연층(20)과 금속층(22')은 상기 제1회로패턴(12)이 형성된 제1절연층(10)의 양측 표면에 압착되어 구비될 수 있다. 이와 같이 제1회로패턴(12)이 형성된 제1절연층(10)의 양측 표면에 제2절연층(20)과 금속층(22')이 형성된 적층체(11)의 구성이 도 2a에 도시되어 있다.
다음으로, 상기 금속층(22')을 선택적으로 제거하여 개구(23)를 형성한다. 상기 개구(23)는 아래에서 설명될 접속돌기(50)가 만들어질 위치에 형성된다. 상기 개구(23)는 상기 금속층(22')을 노광, 현상 및 에칭공정을 통해 형성될 수 있다. 물론 상기 개구(23)는 기계적 드릴을 사용하는 등 다양한 방법으로 형성될 수 있다. 상기 개구(23)가 형성된 상태가 도 2b에 도시되어 있다.
다음으로, 상기 개구(23)가 형성된 부분의 상기 제2절연층(20)을 제거하여 블라인드홀(25)을 형성한다. 상기 블라인드홀(25)은 레이저나 플라즈마를 광원으로 하여 상기 제2절연층(20)을 제거하여 형성된다. 상기 블라인드홀(25)은 상기 제1절연층(10)에 형성된 제1회로패턴(12)을 노출시키게 된다. 이와 같은 상태가 도 2c에 도시되어 있다.
상기 블라인드홀(25)을 형성한 후에는 무전해 도금 또는 스퍼터링(sputtering)등의 방법으로 적층체(9)의 노출된 표면에 금속층을 형성한다. 본 실시예에서는 무전해 도금법을 이용하는 것을 설명한다. 무전해 도금을 수행하면, 상 기 금속층(22')의 표면, 상기 블라인드홀(25)의 내벽에 노출된 제2절연층(20) 및 상기 블라인드홀(25)에 노출된 제1회로패턴(12)상에 무전해도금층(30)이 형성된다. 상기 무전해도금층(30)은 이후에 접속돌기(50)의 형성을 위한 동도금시에 전원연결의 역할을 수행하고 상기 블라인드홀(25)의 내벽에 노출된 제2절연층(20)에 동도금이 이루어질 수 있는 기초층(seed layer) 역할을 한다.
무전해 도금을 수행한 후에는, 상기 적층체(9)의 노출표면 특히 상기 금속층(22')의 표면에 도금마스크(40)를 씌운다. 상기 도금마스크(40)는 상기 금속층(22')의 표면에 도금이 되지 않도록 하는 역할을 한다. 이와 같은 도금마스크(40)로는 드라이필름이나 필라블 등이 사용될 수 있다. 상기 도금마스크(40)가 금속층(22')에 씌워진 상태가 도 2e에 도시되어 있다.
상기 도금마스크(40)중 상기 블라인드홀(25)에 해당되는 부분은 선택적으로 제거된다. 이와 같이 블라인드홀(25)에 해당되는 부분이 제거된 상태가 도 2g에 도시되어 있다. 상기 도금마스크(40)를 선택적으로 제거하는 것은, 예를 들어 도금마스크(40)에 선택적으로 광을 조사하여 블라인드홀(25)에 해당되는 부분만을 선택적으로 제거하는 방식을 사용할 수 있다.
다음으로는 상기 블라인드홀(25)에 접속돌기(50)를 형성하는 것이다. 상기 접속돌기(50)를 형성하는 방식은 다양한 것이 있다. 즉, 전해 도금방식, 도전성 페이스트를 인쇄하는 방식 등이 있다. 물론 페이스트를 인쇄하여 접속돌기(50)를 형성하는 경우에는 무전해 도금층(30)을 형성하지 않아도 된다. 본 실시예에서는 전해 도금방식을 채용하고 있다. 도 2g에는 접속돌기(50)가 전해 도금에 의해 형성된 상태가 도시되어 있다. 상기 접속돌기(50)가 형성됨에 따라 상기 제1회로패턴(12)과 상기 금속층(22')이 비로서 완전하게 전기적으로 도통된다. 상기 접속돌기(50)가 전해 도금에 의해 형성되면, 상기 블라인드홀(25)의 내부가 완전히 충진되게 되고, 또한 충진을 완전하게 하기 위해서 도금을 계속 진행하여 상기 접속돌기(50)의 상단이 상기 적층체(9)의 표면보다 돌출된 상태가 되도록 그 상단이 돔형상 또는 버섯모양으로 볼록하게 된다.
상기 접속돌기(50)를 형성한 후에는 도 2h에 도시된 바와 같이 상기 도금마스크(40)를 제거한다. 상기 도금마스크(40)를 제거한 후에는 상기 금속층(22')의 표면에 돌출되어 있는 접속돌기(50) 부분을 제거하여 적층체(9)의 표면을 평탄하게 한다. 이는 연마장치를 사용하여 제거할 수 있다. 이때 상기 금속층(22')상에 형성된 무전해도금층(30)은 제거할 수도 있고, 제거하지 않을 수도 있지만 적층체(9)의 표면을 평탄하게 하기 위해서는 연마하는 과정에서 일부가 제거되는 것이 당연하다. 상기 접속돌기(50)가 제거된 상태가 도 2i에 도시되어 있다.
한편, 상기 금속층(22')과 도금에 의해 형성된 상기 접속돌기(50)는 실질적으로 일체로 된다. 이는 상기 블라인드홀(25)의 입구 내면 가장자리에 해당되는 금속층(22')에 도금에 의해 상기 접속돌기(50) 부분이 형성되기 때문이다. 따라서, 이들 사이의 전기적 접속은 확실하게 이루어지게 된다.
다음으로, 상기 접속돌기(50)를 포함하는 상기 금속층(22')중 상기 제2절연층(20)상에 구비되는 부분이 선택적으로 제거되어 제2회로패턴(22)을 형성한다. 상기 제2회로패턴(22)은 상기 접속돌기(50)를 통해 상기 제1회로패턴(12)과 전기적으 로 연결된다. 또한 상기 접속돌기(50)가 구리층으로 형성됨에 따라 추가적인 도금공정등에 의한 랜드의 형성이 필요없이 상기 접속돌기(50)의 상단이 직접 회로패턴으로 기능하게 된다. 상기와 같이 제2회로패턴(22)이 형성된 상태가 도 2j에 형성되어 있다.
상기와 같이 최외측 회로패턴(22)을 형성한 후에는, 소자가 실장되거나 와이어가 본딩되는 부분에 금도금층을 형성하고, 인쇄회로기판의 표면에 보호을 위한 절연물질을 도포하여 인쇄회로기판을 완성한다.
참고로, 도시된 실시예에서는 회로패턴(12,22)이 총 4개의 층으로 형성되어 있으나, 위에서 설명될 것과 동일한 방식으로 반복하여 6층, 8층 등 다층으로 된 인쇄회로기판을 형성할 수 있다.
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 상세하게 설명한다.
본 발명에서는 서로 다른 층에 구비되는 회로패턴(12,22)을 접속돌기(50)를 사용하여 전기적으로 연결한다. 상기 접속돌기(50)는 내부에 빈 공간이 없는 구성이어서 상대적으로 그 직경이 작아도 회로패턴(12,22)사이의 전기적 접속을 충분히 수행할 수 있다. 즉, 불필요한 공간을 점유하지 않으면서 회로패턴(12,22)사이의 전기적 연결을 완벽하게 수행할 수 있다.
특히, 접속돌기(50)를 형성함에 있어, 금속층(22')의 표면에 도금층 등이 덧입혀지지 않으므로, 제2회로패턴(22)을 형성하는 금속층(22')의 두께가 상대적으로 얇게 유지된다. 따라서, 상기 제2회로패턴(22)을 상대적으로 미세하게 형성할 수 있게 된다. 이는 금속층(22')의 두께가 상대적으로 얇으므로 에칭에 필요한 시간이 상대적으로 짧아지기 때문이다.
한편, 본 발명에서는 인쇄회로기판을 형성하기 위한 공정구성에서 새로운 장비나 재료를 필요로 하는 공정이 없다. 절연층(10,20)과 금속층(22') 등을 적층하기 위한 장비, 절연층(10,20)과 금속층(22')을 선택적으로 제거하기 위한 장비, 도금에 필요한 장비 등 대부분의 장비가 기존 공정에서 사용되던 장비이다.
또한, 본 발명의 인쇄회로기판의 제조에 사용되는 원재료 역시 기존에 사용되던 것이고, 도금마스크 역시 일반적으로 사용되는 드라이필름을 사용하면 된다.
그리고, 본 발명에서 상기 접속돌기(50)를 형성하기 위해 도금공정을 사용하는 경우 도금에 의해 접속돌기(50)와 금속층(22')이 실질적으로 일체가 되므로, 이들 사이, 즉 제1회로패턴(12)과 제2회로패턴(22)사이의 전기적 연결이 보다 확실하게 이루어지게 된다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 다음과 같은 효과를 얻을 수 있다.
먼저, 본 발명에서는 제2절연층에 제2회로패턴을 형성함에 있어, 그 모체가 되는 금속층의 두께가 상대적으로 얇게 유지되므로 에칭시간이 짧아진다. 따라서, 제2회로패턴을 보다 미세하게 형성할 수 있어 인쇄회로기판이 경박단소화되는 효과가 있다.
다음으로, 본 발명에서는 서로 다른 층에 있는 제1 및 제2 회로패턴을 전기적으로 연결하는 연결돌기의 내부에 불필요한 공간이 없다. 따라서, 연결돌기 사이의 피치를 상대적으로 줄일 수 있어 인쇄회로기판이 경박단소화되는 효과를 얻을 수 있다.
그리고, 본 발명에서는 서로 다른 층에 있는 제1 및 제2 회로패턴을 전기적으로 연결하는 연결돌기가 도금을 통해 형성된 제1 및 제2 회로패턴과 실질적으로 일체가 되므로 이들 사이의 전기적 연결이 확실하게 되어 인쇄회로패턴의 품질이 좋아지는 효과도 있다.
또한, 본 발명은 기존에 사용하던 설비와 원재료를 그대로 사용하여 인쇄회로기판을 제조할 수 있다. 따라서, 인쇄회로기판을 상대적으로 경박단소화하면서도 제조원가를 상대적으로 낮출 수 있다.
마지막으로, 본 발명에서는 레이저가공으로 형성된 비어홀의 내부를 도금법으로 완전히 충진하여 상기 비어홀의 상측에 추가적인 랜드의 형성이 필요없는 회로디자인과 비어홀이 모두 도금으로 충진되는 형태의 디자인을 제공하여 인쇄회로기판을 경박단소화할 수 있는 효과가 있다.

Claims (6)

  1. 상대적으로 내부에 구비되고 표면에 제1회로패턴이 형성된 제1절연층 상에 상기 제1회로패턴을 덮도록 상기 제1절연층의 표면에 제2절연층과 금속층을 차례로 적층하는 단계와,
    상기 금속층과 제2절연층을 선택적으로 제거하여 상기 제1회로패턴이 선택적으로 노출되게 블라인드홀을 형성하는 단계와,
    상기 금속층의 표면에 도금마스크를 설치하여 블라인드홀의 내부에만 도금이 수행되도록 하여 상기 제1회로패턴과 상기 금속층을 전기적으로 연결하는 상기 블라인드홀의 내부를 완전히 채우는 접속돌기를 형성하는 단계와,
    상기 금속층을 선택적으로 제거하여 상기 접속돌기를 포함하는 제2회로패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 블라인드홀을 형성을 위해 상기 금속층은 노광, 현상 및 에칭공정을 통해 선택적으로 제거되고, 상기 제2절연층은 레이저나 플라즈마를 광원으로 하여 제거됨을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 블라인드홀의 내부에 접속돌기를 형성하는 것은,
    상기 금속층, 상기 블라인드홀의 내벽 및 블라인드홀에 노출된 제1회로패턴 상에 무전해 도금층을 형성하는 단계와,
    상기 블라인드홀이 노출되도록 도금마스크를 상기 금속층상에 씌우는 단계와,
    상기 블라인드홀에 전해 도금을 수행하여 상기 접속돌기를 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서, 상기 접속돌기를 형성한 후에는 상기 접속돌기의 형성을 위한 도금마스크를 제거하는 단계와,
    상기 도금마스크가 제거된 상태에서 상기 금속층의 상부로 돌출된 접속돌기의 부분을 제거하여 표면을 평탄하게 하는 단계가 더 수행됨을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서, 상기 접속돌기를 형성하는 단계는,
    상기 금속층이 노출된 상태에서 상기 블라인드홀에 도금법이나 페이스트인쇄법으로 접속돌기를 형성하는 단계로 대체됨을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서, 상기 페이스트는 도전성 페이스트임을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020040067277A 2004-08-25 2004-08-25 인쇄회로기판의 제조방법 KR100630913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040067277A KR100630913B1 (ko) 2004-08-25 2004-08-25 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067277A KR100630913B1 (ko) 2004-08-25 2004-08-25 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060018758A true KR20060018758A (ko) 2006-03-02
KR100630913B1 KR100630913B1 (ko) 2006-10-04

Family

ID=37126336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067277A KR100630913B1 (ko) 2004-08-25 2004-08-25 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100630913B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779061B1 (ko) * 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100796983B1 (ko) 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779061B1 (ko) * 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100796983B1 (ko) 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
KR100630913B1 (ko) 2006-10-04

Similar Documents

Publication Publication Date Title
KR100834591B1 (ko) 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
US8058558B2 (en) Printed circuit board and manufacturing method thereof
US5258094A (en) Method for producing multilayer printed wiring boards
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP4391991B2 (ja) プリント配線板の製造方法及びプリント配線板
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP2008282842A (ja) 配線基板及びその製造方法
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
JPH09246719A (ja) 基板の導体層の形成方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
US7629692B2 (en) Via hole having fine hole land and method for forming the same
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
KR20160079413A (ko) 인쇄회로기판 및 그 제조방법
KR100630913B1 (ko) 인쇄회로기판의 제조방법
KR100693145B1 (ko) 인쇄회로기판의 제조방법
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR100688702B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2002290048A (ja) 多層回路基板におけるビア形成方法
KR101063608B1 (ko) 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120605

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee