JP4391991B2 - プリント配線板の製造方法及びプリント配線板 - Google Patents
プリント配線板の製造方法及びプリント配線板 Download PDFInfo
- Publication number
- JP4391991B2 JP4391991B2 JP2005513424A JP2005513424A JP4391991B2 JP 4391991 B2 JP4391991 B2 JP 4391991B2 JP 2005513424 A JP2005513424 A JP 2005513424A JP 2005513424 A JP2005513424 A JP 2005513424A JP 4391991 B2 JP4391991 B2 JP 4391991B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- wiring board
- printed wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、プリント配線板の製造方法に関し、さらに詳しくは、スルーホール導体を備えるプリント配線板の製造方法に関する。
近年、ICチップの狭ピッチ化に伴い、プリント配線板の高密度実装化が進んでいる。図44(A)を参照して、ビア導体50は樹脂60を覆いかつスルーホール導体51の円環部511に接続されるように形成される。スルーホール導体51の内径をD51とし、ビア導体50のビア径をD50とすると、D50>D51の関係が成立するようにビア導体50が形成される。ビア導体50をスルーホール導体51と接続させ、導通させるためである。
プリント配線板の高密度実装化のためには、スルーホール導体51の内径D51及びビア導体50のビア径D50を小さくするのが好ましい。ビア導体50の小径化は可能であるが、スルーホール導体51の小径化は容易にできない。図44(B)に示すように、スルーホール導体51の内径D51の小径化は容易にできないものの、ビア導体50のビア径D50は小さくできるため、D50<D51の関係を有するビア導体50を形成できる。ビア導体50を小径化すれば、プリント配線板の高密度実装も可能となるが、この場合ビア導体50はスルーホール導体51と接続されないため、導通できない。
以上の問題を解決するための方法として、図44(C)に示すように、樹脂60を覆いかつスルーホール導体51の円環部511に接続された蓋導体52を形成し、蓋導体52上にビア導体50を形成する方法がある。この場合、D50<D51となっても、ビア導体50はスルーホール導体51に蓋導体52を介して導通される。よって、ビア導体50を小型化でき、プリント配線板を高密度実装化できる。
しかしながら、蓋導体52を備えたプリント配線板の製造では、貫通孔400にスルーホール導体51を形成後、そのスルーホール導体51が形成された貫通孔400に樹脂60を埋め込み、その後蓋導体52を形成するという工程を含む。そのため、以下の問題点を有する。
(1)スルーホール導体が形成された貫通孔にフィルム化された熱硬化型樹脂をラミネーションにより埋めた場合、不要な樹脂を除去できない。
スルーホール導体が形成された貫通孔への樹脂埋めは、一般的には印刷法又はラミネーションで行われる。しかしながら、蓋導体を含むプリント配線板を製造する場合は、ラミネーションによる樹脂埋めは採用できない。図45に示すように、ラミネーションではスルーホール導体51が形成された貫通孔400に樹脂60を埋め込む工程と、ベース基板70の表面上へ樹脂層80を形成する工程とが同時に行われる。そのため、スルーホール導体51を覆うように樹脂層80が形成されてしまい、蓋導体を形成できない。
(2)印刷法により樹脂埋めを行う場合、アディティブ法による回路パターン形成を行うことができない。
スルーホール導体が形成された貫通孔への樹脂埋めを印刷法により行う場合であって、回路パターン形成をアディティブ法で行うとき、図46(A)に示すように、アディティブ法では貫通孔400の表面を銅めっきし、スルーホール導体51を形成する工程を回路パターン90を形成する工程と同時に行う。続いて、図46(B)に示すように、スルーホール導体51が形成された貫通孔400に対して印刷法により樹脂60を充填する。充填乾燥後、図46(C)に示すように、樹脂60のうち、スルーホール導体51の円環部511の表面より突出している部分をベルトサンダ等により研磨する。研磨の際は、円環部511の表面上のみ研磨するのは困難であるため、スルーホール導体51の開口部周辺に形成された回路パターン90もベルトサンダにより研磨され、ダメージを受けてしまう。そのため、印刷法により樹脂埋めを行う場合、アディティブ法による回路パターン形成を行うことができない。
(3)印刷法により樹脂埋めを行う場合であって、サブトラクティブ法による回路パターン形成を行うとき、回路パターンの精度を確保できない。
スルーホール導体が形成された貫通孔への樹脂埋めを印刷法により行う場合であって、サブトラクティブ法により回路パターンを形成するとき、初めに、図47(A)に示すように、表面に銅箔72を備え、貫通孔73を有する銅張積層板71を準備する。次に、図47(B)に示すように、貫通孔73の表面及び銅箔72の表面上に銅めっき層74を形成する。このとき、貫通孔73の表面上に形成された銅めっき層74は円筒状になる。さらに、銅めっき層74が形成された貫通孔73に印刷法により樹脂60を充填し、充填乾燥後、研磨する。研磨後、図47(C)に示すように、樹脂60上及び銅めっき層74上に銅めっき層75を形成する。銅めっき層75を形成後、図47(D)に示すように、サブトラクティブ法で回路パターン90を形成する。このとき、スルーホール導体51及び蓋導体52も形成される。
以上の工程で回路パターン90が形成されるため、回路パターン90は銅箔72と銅めっき層74と銅めっき層75との3層で構成される。その結果、回路パターン90の厚さTを薄くすることができない。回路パターン90の厚さTが厚いと、回路パターン90は図47(D)に示すように断面が台形状になり、形状の精度を確保できないと共に回路パターンの微細化が妨げられる。
(4)蓋導体を厚くできない。
印刷法により樹脂埋めを行う場合であって、サブトラクティブ法による回路パターン形成を行うとき、上述したように、回路パターン90を薄くする必要があるため、銅めっき層75で構成される蓋導体52を厚く形成できない。そのため、樹脂60とスルーホール導体51と銅張積層板71との熱膨張率の差によって生じる歪みが蓋導体52上に形成される図示しないビア導体に影響を与える。
本発明の目的は、スルーホール導体を有するプリント配線板において、アディティブ法やサブトラクティブ法といった種々の回路パターン形成法で製造可能なプリント配線板の製造方法を提供することである。
また、本発明の他の目的は、回路パターンの精度を確保できるプリント配線板の製造方法を提供することである。
また、本発明の他の目的は、ビア導体への歪みを軽減できるプリント配線板の製造方法を提供することである。
本発明によるプリント配線板の製造方法は、ベース基板を準備する工程と、ベース基板に貫通孔を形成する工程と、貫通孔の表面及び貫通孔の開口部周辺のベース基板の表面上にスルーホール導体を形成する工程と、ポジ型感光性樹脂をスルーホール導体が形成された貫通孔内に充填しかつスルーホール導体が形成された貫通孔の開口部及び少なくともその周辺のベース基板の表面上に形成する工程と、ポジ型感光性樹脂をベース基板の上方から露光して現像する工程と、ポジ型感光性樹脂の現像後、貫通孔内に充填されたポジ型感光性樹脂を覆いかつスルーホール導体に接続された蓋導体を形成する工程とを備える。
従来、スルーホール導体が形成された貫通孔に樹脂を印刷法により充填する場合、樹脂はスルーホール導体が形成された貫通孔からはみ出るため、はみ出た部分(つまり、不要な絶縁材)を研磨する必要があった。本発明によるプリント配線板では、スルーホール導体が形成された貫通孔に充填する樹脂としてポジ型感光性樹脂を用いる。そのため、印刷法によりポジ型感光性樹脂をスルーホール導体が形成された貫通孔内に充填しかつスルーホール導体が形成された貫通孔の開口部及び少なくともその周辺のベース基板の表面上に形成した後、露光及び現像することで、不要なポジ型感光性樹脂を容易に除去できる。よって、研磨の工程が省略できる。そのため、従来研磨工程があるためにできなかったアディティブ法によって回路パターンを形成できる。また、従来はラミネーションによりスルーホール導体を形成する貫通孔に樹脂を充填すると、ベース基板上に樹脂層も形成してしまうため、スルーホール導体上に蓋導体を形成できなかった。本発明によるプリント配線板では、ラミネーションにより、ポジ型感光性樹脂層がスルーホール導体を覆うように形成されるが、露光及び現像により、スルーホール導体を覆う不要なポジ型感光性樹脂層を容易に除去できる。よって、スルーホール導体が形成される貫通孔に樹脂を充填する方法として、ラミネーションを選択することもできる。以上より、本発明によるプリント配線板は、印刷法によってもラミネーションによってもスルーホール導体が形成される貫通孔に樹脂を充填でき、サブトラクティブ法でもアディティブ法によっても回路パターンを形成できる。なお、アディティブ法により回路パターンを形成すれば、回路パターンの形状の精度を確保できる。
好ましくは、露光する工程は、ポジ型感光性樹脂を露光した後、貫通孔の開口部を遮光するフォトマスクを用いてポジ型感光性樹脂を露光する。
この場合、初めの露光により、ポジ型感光性樹脂のうち、スルーホール導体が形成される貫通孔からはみ出た部分が感光される。次に、貫通孔の開口部を遮光するフォトマスクを用いて露光する。その結果、ポジ型感光性樹脂のうち、不要な部分が感光され、容易に除去される。
好ましくは、スルーホール導体を形成する工程は、貫通孔の表面及び貫通孔の開口部周辺のベース基板の表面を除く、ベース基板の表面上にレジストを形成する工程と、貫通孔の表面及び貫通孔の開口部周辺のベース基板の表面上にスルーホール導体をめっきする工程と、スルーホール導体のめっき後、レジストを除去する工程とを含み、製造方法はさらに、ポジ型感光性樹脂の現像後、ベース基板の表面上に回路パターンを形成する工程とを備える。
従来、めっき法でスルーホール導体を形成する工程で、ベース基板上に回路パターンの一部となるめっき層も形成してしまうため回路パターンの厚みが厚くなっていたが、本発明の場合、めっき法によりスルーホール導体が形成されるとき、ベース基板上にはレジストが形成されているため、ベース基板上に回路パターンの一部となるめっき層は形成されず、回路パターンは後の工程で形成される。そのため、回路パターンを薄くできる。よって、サブトラクティブ法によって回路パターンを形成しても、回路パターンの形状の精度を確保できると共に回路パターンの微細化が可能になる。
好ましくは、回路パターンを形成する工程は蓋導体を形成する工程と同時に行われる。
好ましくは、本発明によるプリント配線板の製造方法はさらに、蓋導体を覆うようにベース基板の表面上に絶縁層を形成する工程と、絶縁層に蓋導体に至るビアホールを形成する工程と、ビアホールの少なくとも開口部周辺の絶縁層表面を覆い、かつ蓋導体に接続するビア導体を形成する工程とを備える。
従来、サブトラクティブ法により回路パターンを形成する場合、回路パターンは第1の導体と第1の導体上に形成される第2の導体とを含む。第1の導体は、スルーホール導体と同じ層であり、第2の導体は蓋導体と同じ層である。従来の回路パターンは2つの導体を含むため、回路パターンの厚さを抑えることが困難であった。本発明によるプリント配線板の製造方法では、回路パターンは蓋導体と同じ層である第2の導体を含むものの、スルーホール導体と同じ層である第1の導体は含まない。その結果、従来と比較して、回路パターンを薄く形成できる。
また、従来の回路パターンは第1及び第2の導体を含むため、回路パターンを薄く形成するためには第1及び第2の導体の厚さを抑える必要があった。そのため、第2の導体と同じ層である蓋導体も薄くしなければならなかった。本発明によるプリント配線板の製造方法では、回路パターンは第1の導体を含まない。そのため、従来と比較して第2の導体を厚く形成しても、回路パターンは従来よりも薄くできる。その結果、従来よりも蓋導体を厚く形成できる。プリント配線板では、スルーホール導体とスルーホール導体が形成される貫通孔に充填される樹脂とベース基板との熱膨張率の差によって、蓋導体上に形成されたビア導体への歪みが発生するが、蓋導体を厚くすることでビア導体への歪みを緩衝できる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
[第1の実施の形態]
図1は、本発明の第1の実施の形態によるプリント配線板100の構造を示す断面図である。図1を参照して、プリント配線板100は、銅箔2が張り付けられた銅張積層板1と、銅張積層板1の上面に形成された絶縁層3と、銅張積層板1の下面に形成された絶縁層4とを備える。
図1は、本発明の第1の実施の形態によるプリント配線板100の構造を示す断面図である。図1を参照して、プリント配線板100は、銅箔2が張り付けられた銅張積層板1と、銅張積層板1の上面に形成された絶縁層3と、銅張積層板1の下面に形成された絶縁層4とを備える。
銅張積層板1には、その上面から下面に通じる貫通孔5が形成される。貫通孔5の表面及び貫通孔5開口部周辺の銅張積層板1の表面上には、スルーホール導体6が形成される。スルーホール導体6は銅めっきで形成される。
スルーホール導体6は、貫通孔5の表面に形成された円筒部61と、貫通孔5の上側開口部周辺であって銅張積層板1の上側銅箔2上に形成された円環部62と、貫通孔5の下側開口部周辺であって銅張積層板1の下側銅箔2上に形成された円環部63とで構成される。円筒部61及び円環部62,63は滑らかに連結され、一体化されている。
スルーホール導体6が形成された貫通孔5内、つまりスルーホール導体6の円筒部61内には、ポジ型感光性樹脂7が充填される。銅張積層板1の上側において、ポジ型感光性樹脂7を覆いかつ円環部62に接続された蓋導体8が銅めっきにより形成される。同様に銅張積層板1の下側においても、ポジ型感光性樹脂7を覆いかつ円環部63に接続された蓋導体9が銅めっきにより形成される。
銅張積層板1の上面上には回路パターン14が形成される。回路パターン14は蓋導体8と同じ層であって、銅張積層板1の上側銅箔2上に形成される。同様に、銅張積層板1の下面上には回路パターン15が形成される。回路パターン15は蓋導体9と同じ層であって、銅張積層板1の下側銅箔2上に形成される。回路パターン14,15は銅めっきにより形成される。また、銅箔2と回路パターン14,15との間にスルーホール導体6と同じ層の導体は存在せず、回路パターン14,15は銅箔2上に直接形成される。
絶縁層3は、蓋導体8及び回路パターン14を覆うように形成される。絶縁層3には、貫通孔5の上方に位置し、その表面から蓋導体8に至るビアホール16が形成される。ビアホール16内及びその開口部周辺の絶縁層3の表面上にはビア導体10が形成される。同様に、絶縁層4は、蓋導体9及び回路パターン15を覆うように形成される。絶縁層4には、貫通孔5の下方に位置し、その表面から蓋導体9に至るビアホール17が形成される。ビアホール17内及びその開口部周辺の絶縁層4の表面上にはビア導体11が形成される。
なお、図示していないが、絶縁層3の表面上及び絶縁層4の表面上に複数の回路パターンが形成されてもよい。図1では1つのスルーホール導体6が代表的に示されているが、スルーホール導体6は複数存在してもよい。
次に、以上の構成を有するプリント配線板100の製造方法を説明する。図2〜図21は、図1に示したプリント配線板100の製造工程を示す断面図である。ここでは、回路パターン14,15はサブトラクティブ法により形成される。
図2を参照して、銅張積層板1はたとえばガラスエポキシ樹脂材で構成され、その表面に銅箔2が張り付けられる。なお、このときの銅箔2の厚さは12μm程度である。図3に示すように、エッチングにより銅箔2の厚さを3.3μmまで減少させる。エッチングには塩化銅溶液を用いる。続いて、図4に示すように機械加工又はレーザ加工により銅張積層板1に貫通孔5を形成する。貫通孔5を形成後、膨潤及び過マンガン酸処理を行い貫通孔5の表面をなめらかにする。膨潤及び過マンガン酸処理後、ソフトエッチングにより銅箔2の表面上の酸化銅を除去し、図5に示すように無電解銅めっき法により貫通孔5の表面及び銅張積層板1の表面上に無電解銅めっき層21を形成する。無電解銅めっき層21は次に説明する電解銅めっき法により厚みのある銅めっき層を形成するためのものである。
無電解銅めっき層21を銅張積層板1の表面及び貫通孔5の表面に形成した後、図6に示すようにネガティブタイプのアルカリ現像型フォトレジストを用いて、露光及び現像によりレジスト22を形成する。具体的には、フォトレジストを銅張積層板1の表面(上下面)に塗布し、図示しないフォトマスクを用いて紫外線を露光する。紫外線の強度はたとえば200mJ/cm2である。露光後、現像を行い、レジスト22を貫通孔5の表面及び貫通孔5の表面及び貫通孔5の開口部周辺の銅張積層板1の表面を除く、銅張積層板1の表面上に形成する。なお、現像液には炭酸ナトリウム水溶液を用いる。レジスト22を形成後、図7に示すように、電解銅めっき法により、貫通孔5の表面及び貫通孔5の開口部周辺であって銅張積層板1の上面上及び下面上に銅めっきスルーホール導体6を形成する。なお、図7以降の図では、貫通孔5の表面に形成された無電解銅めっき層21を省略する。スルーホール導体6を形成後、図8に示すように、ベルトサンダにてレジスト22の表面とスルーホール導体6の円環部62及び63の表面とを研磨する。スルーホール導体6の円環部62及び63の厚さを調整するためである。研磨後、図9に示すようにレジスト22を剥離する。剥離液には水酸化ナトリウム水溶液を用いる。さらに、スルーホール導体6の表面に黒化処理を行う。以上の工程により、スルーホール導体6を形成する。従来、サブトラクティブ法により回路パターンを形成する場合、図47に示すように回路パターン90は銅めっき層74と銅めっき層74上に形成される銅めっき層75とを含む。ここで、銅めっき層74はスルーホール導体51と同じ層であり、スルーホール導体51と同時に形成される。このように、従来の回路パターンは2つの銅めっき層74、75を含むため、回路パターンの厚さを抑えることが困難であった。本発明では、スルーホール導体6を形成する工程では、レジスト22により、スルーホール導体6のみを形成し、従来の回路パターン90を構成する銅めっき層74に相当する銅めっき層を形成しない。よって、後述するように、回路パターンを従来より薄くできる。
続いて、図10に示すようにスルーホール導体6を形成する貫通孔5にポジ型感光性樹脂7を充填し、かつ貫通孔5の開口部及びその周辺の銅張積層板1の表面上にポジ型感光性樹脂7を形成する。このとき、スクリーン法でポジ型感光性樹脂7を形成しても、ラミネーションによりポジ型感光性樹脂7を形成してもよい。
図10で形成されたポジ型感光性樹脂7のうち、貫通孔5の開口部及びその周辺の銅張積層板1の表面上に形成された部分は不要な部分であり除去する必要がある。そこで、図11〜図13に示すようにポジ型感光性樹脂7のうち不要な部分を露光及び現像により除去する。初めに図11に示すように、貫通孔5の開口部及びその周辺の銅張積層板1の表面上に形成されたポジ型感光性樹脂7を露光する。このとき、紫外線の強度はたとえば500mJ/cm2である。次に、図12に示すようにフォトマスク23を用いてポジ型感光性樹脂7を露光する。フォトマスク23はポジ型感光性樹脂7の上方に固定され、フォトマスク23の上方から照射される紫外線を通過させる。ただし、フォトマスク23内であって、その直下に貫通孔5に充填されたポジ型感光性樹脂7が位置する領域24は紫外線が遮光される。露光時に貫通孔5内に充填されたポジ型感光性樹脂7が露光されないようにするためである。よって、フォトマスク23を用いて露光した場合、ポジ型感光性樹脂7のうち貫通孔5内に充填された部分は露光されず、その他の部分が露光される。このときの紫外線の強度はたとえば1000mJ/cm2である。
露光後、図13に示すように現像を行う。ポジ型感光性樹脂7は露光された部分が現像処理により除去される。よって、ポジ型感光性樹脂7は貫通孔5に充填された部分を除いて現像処理により除去される。現像液にはたとえば溶剤タイプの現像液が利用される。現像後、貫通孔5に充填されたポジ型感光性樹脂を熱硬化する。なお、熱硬化の条件はたとえば、170℃の雰囲気で60分である。
以上の工程により、本実施の形態では、スルーホール導体6が形成された貫通孔5を樹脂埋めする場合、ラミネーションにより樹脂埋めしても、露光、現像処理により不要な樹脂を容易に除去できる。また、印刷法により樹脂埋めした場合も同様である。
ポジ型感光性樹脂7を硬化させた後、表面を酸洗いし、図14に示すように、無電解銅めっき法により表面に無電解銅めっき層25を上側銅箔2上に、無電解銅めっき層26を下側銅箔2上にそれぞれ形成する。無電解銅めっき層25及び26を形成後、図15に示すように電解銅めっき法により電解銅めっき層27及び28を無電解銅めっき層25及び26上に形成する。なお、図15以降の図では、無電解銅めっき層25、26を省略する。電解銅めっき層27及び28を形成後、電解銅めっき層27及び28の表面を過硫酸ナトリウム液でソフトエッチングし、ソフトエッチング後、図16に示すように電着(Electric Deposit)法により電着レジスト29を電解銅めっき層27上に、電着レジスト30を電解銅めっき層28上にそれぞれ形成する。電着レジスト29及び30を形成後、図示しないフォトマスクを用いて電着レジスト29及び30を露光する。このときの紫外線の強度はたとえば700mJ/cm2である。露光後、図17に示すように現像処理を行い、不要な電着レジストを除去する。
続いて、図18に示すように、エッチングにより回路パターン14及び15を形成する。このとき、同時に蓋導体8及び9も形成される。電着レジスト29及び30を剥離後、図19に示すように、絶縁層3及び4を形成する。形成後、図20に示すように、絶縁層3の表面から蓋導体8に至るまでビアホール16を形成する。また、絶縁層4の表面から蓋導体9に至るまでビアホール17を形成する。ビアホールを形成後、図21に示すように、ビアホール16の表面及びその開口部周辺であって絶縁層3の表面に無電解銅めっき法により無電解銅めっき層(図示せず)を形成したのち、ビア導体10を形成する。同様に、ビアホール17の表面及びその開口部周辺であって絶縁層4の表面にビア導体11を形成する。ビア導体10及び11は電解銅めっき法により形成される。
本実施の形態によるプリント配線板の製造方法では、スルーホール導体6が形成された貫通孔5に充填する樹脂としてポジ型感光性樹脂7を用いる。この場合、感光した樹脂が現像により除去される。貫通孔5に充填されたポジ型感光性樹脂は感光されにくいため、現像により除去されない。また、露光時の紫外線量を調整することで、樹脂における光反応深度を制御できる。そのため、ポジ型感光性樹脂7のうち、貫通孔5に充填された部分と、それ以外の部分(貫通孔5の開口部及びその周辺の銅張積層板1の表面上に形成された部分)とで露光時の紫外線量を変えることで、ポジ型感光性樹脂7のうち不要な部分を容易に除去できる。よって、印刷法によってもラミネーションによっても貫通孔5を樹脂埋めし、不要な樹脂の研磨を行うことなく容易に除去できる。
また、貫通孔5にスルーホール導体6を形成するとき、図6に示すように、貫通孔5の表面及び貫通孔5の開口部周辺の銅張積層板1の表面を除く、銅張積層板1の表面上にレジストを形成するため、スルーホール導体6以外の領域には銅めっき層が形成されない。そのため、回路パターン14及び15は従来のプリント配線板の回路パターン90(図47(D))厚さTよりも薄く形成できる。なぜなら、回路パターン90中の銅めっき層74に該当する部分が回路パターン14及び15では形成されないからである。そのため、回路パターンの設計精度を確保できる。
また、上述したように、回路パターン14及び15は従来の回路パターン90中の銅めっき層74に相当する部分が形成されない。従来は銅めっき層74が形成されるため、その後に蓋導体52と同時に形成される銅めっき層75を薄く形成する必要があったが(図47(D))、本実施の形態では、回路パターン14及び15と同時に形成される蓋導体8及び9を従来の蓋導体52よりも厚く形成できる。蓋導体8及び9を厚く形成できるため、ポジ型感光性樹脂7とスルーホール導体6と銅張積層板1との熱膨張率の差によって発生する歪みを蓋導体8及び9で緩衝でき、ビア導体10及び11への歪みを軽減できる。
[第2の実施の形態]
第1の実施の形態によるプリント配線板100は、サブトラクティブ法により回路パターン14及び15を形成したが、アディティブ法によっても回路パターンは形成できる。
第1の実施の形態によるプリント配線板100は、サブトラクティブ法により回路パターン14及び15を形成したが、アディティブ法によっても回路パターンは形成できる。
図22を参照して、プリント配線板200はプリント配線板100と比較して、銅張積層板1の表面の銅箔2が除去されている。その他の構成はプリント配線板100と同じである。
以上の構成を示すプリント配線板200の製造方法について説明する。プリント配線板200はセミアディティブ法により製造される。図23〜図43は図22に示したプリント配線板200の製造方法を説明するための断面図である。図23に示すような銅張積層板1を準備する。このとき銅箔2の厚さはたとえば18μmである。続いて、図24に示すように銅張積層板1の上下面に形成された銅箔2をエッチングにより除去する。銅箔2を除去することで、銅張積層板1の表面に凹凸ができる。このときの凹部と凸部との差は平均して7μm程度である。凹凸により、表面積が増加するため、アンカー効果が発生する。このアンカー効果の発生により、セミアディティブ法で回路パターンを作成しても、回路パターンを銅箔2が除去された銅張積層板1に密着できる。エッチング液はたとえば塩化銅水溶液を用いる。なお凹部と凸部との差は4μm以上が好ましい。7μm程度あればなおよい。
エッチング後、銅張積層板1に貫通孔5を形成する工程から、貫通孔5にポジ型感光性樹脂7を充填し、その後無電解銅めっき層25及び26を形成する工程までは(図25〜図35)、第1の実施の形態における図4〜図14までの工程と同じである。
図36以降の工程は、セミアディティブ法により回路パターン14及び15を形成する工程である。図36を参照して、無電解銅めっき層25及び26を形成後、無電解銅めっき層25及び26の表面にドライレジスト31及び32を形成する。ドライレジスト31及び32はアルカリ溶液で現像されるネガティブタイプのレジストであり、ラミネーションにより無電解銅めっき層25及び26上に形成される。ドライレジスト31及び32を形成後、回路パターン14及び15を形成するため、フォトマスクを用いて図37に示すようにドライレジスト31及び32を露光し、現像する。なお、露光時の紫外線の強度はたとえば200mJ/cm2であり、現像液はたとえば炭酸ナトリウム溶液を用いる。
続いて、図38に示すように電解銅めっき法により回路パターン14及び15を形成する。回路パターン14及び15は電解銅めっき層で構成される。このとき、蓋導体8及び9も形成される。なお、図38以降の図において、スルーホール導体6の表面に形成された無電解銅めっき層25、26は省略する。形成後、図39に示すようにドライレジスト31及び32を剥離し、さらに図40に示すように、表出した無電解めっき層25及び26をフラッシュエッチングにより除去する。エッチング液には過硫酸ナトリウム液を用いる。なお、図40において図示していないが、回路パターン14、15と銅張積層板1との間には無電解銅めっき層25、26が残存している。以降の工程(図41〜43)は第1の実施の形態の図19〜図21の工程を同じである。
以上の製造工程により、アディティブ法によってもプリント配線板を製造できる。なぜなら、スルーホール導体6が形成された貫通孔5を樹脂埋めするとき、露光及び現像により不要な樹脂を容易に除去できるからである。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
1 銅張積層板
2 銅箔
3 絶縁層
4 絶縁層
5 貫通孔
7 ポジ型感光性樹脂
8,9 蓋導体
10,11 ビア導体
14,15 回路パターン
100,200 プリント配線板
2 銅箔
3 絶縁層
4 絶縁層
5 貫通孔
7 ポジ型感光性樹脂
8,9 蓋導体
10,11 ビア導体
14,15 回路パターン
100,200 プリント配線板
Claims (5)
- ベース基板を準備する工程と、
前記ベース基板に貫通孔を形成する工程と、
前記貫通孔の表面及び前記貫通孔の開口部周辺の前記ベース基板の表面上にスルーホール導体を形成する工程と、
ポジ型感光性樹脂を前記スルーホール導体が形成された貫通孔内に充填しかつ前記スルーホール導体が形成された貫通孔の開口部及び少なくともその周辺の前記ベース基板の表面上に形成する工程と、
前記ポジ型感光性樹脂を前記ベース基板の上方から露光して現像する工程と、
前記ポジ型感光性樹脂の現像後、前記貫通孔内に充填されたポジ型感光性樹脂を覆いかつ前記スルーホール導体に接続された蓋導体を形成する工程とを備えたことを特徴とするプリント配線板の製造方法。 - 請求項1に記載のプリント配線板の製造方法であって、
前記露光する工程は、前記ポジ型感光性樹脂を露光した後、前記貫通孔の開口部を遮光するフォトマスクを用いて前記ポジ型感光性樹脂を露光することを特徴とするプリント配線板の製造方法。 - 請求項1又は請求項2に記載のプリント配線板の製造方法であって、
前記スルーホール導体を形成する工程は、
前記貫通孔の表面及び前記貫通孔の開口部周辺の前記ベース基板の表面を除く、前記ベース基板の表面上にレジストを形成する工程と、
前記貫通孔の表面及び前記貫通孔の開口部周辺の前記ベース基板の表面上に前記スルーホール導体をめっきする工程と、
前記スルーホール導体のめっき後、前記レジストを除去する工程とを含み、
前記製造方法はさらに、
前記ポジ型感光性樹脂の現像後、前記ベース基板の表面上に回路パターンを形成する工程を備えたことを特徴とするプリント配線板の製造方法。 - 請求項3に記載のプリント配線板の製造方法であって、
前記回路パターンを形成する工程は前記蓋導体を形成する工程と同時に行われることを特徴とするプリント配線板の製造方法。 - 請求項1〜請求項4のいずれか1項に記載のプリント配線板の製造方法であってさらに、
前記蓋導体を覆うように前記ベース基板の表面上に絶縁層を形成する工程と、
前記絶縁層に前記蓋導体に至るビアホールを形成する工程と、
前記ビアホールの少なくとも開口部周辺の前記絶縁層表面を覆い、かつ前記蓋導体に接続するビア導体を形成する工程を備えたことを特徴とするプリント配線板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305527 | 2003-08-28 | ||
JP2003305527 | 2003-08-28 | ||
PCT/JP2004/011885 WO2005022970A1 (ja) | 2003-08-28 | 2004-08-19 | プリント配線板の製造方法及びプリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005022970A1 JPWO2005022970A1 (ja) | 2007-11-22 |
JP4391991B2 true JP4391991B2 (ja) | 2009-12-24 |
Family
ID=34269354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005513424A Expired - Fee Related JP4391991B2 (ja) | 2003-08-28 | 2004-08-19 | プリント配線板の製造方法及びプリント配線板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7540082B2 (ja) |
EP (1) | EP1662850A4 (ja) |
JP (1) | JP4391991B2 (ja) |
KR (1) | KR100754562B1 (ja) |
CN (1) | CN100505991C (ja) |
TW (1) | TWI310670B (ja) |
WO (1) | WO2005022970A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282842A (ja) * | 2007-05-08 | 2008-11-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8156645B2 (en) * | 2007-06-06 | 2012-04-17 | Ddi Global Corp. | Method of manufacturing a multilayer printed wiring board with copper wrap plated hole |
EP2170028A4 (en) * | 2007-07-10 | 2011-07-20 | Ibiden Co Ltd | WELDING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
US8112884B2 (en) | 2007-10-08 | 2012-02-14 | Honeywell International Inc. | Method for providing an efficient thermal transfer through a printed circuit board |
CN101588676B (zh) * | 2008-05-20 | 2011-12-07 | 华通电脑股份有限公司 | 利用感光性干膜实现选择性塞孔的印刷电路板制法 |
JP5565951B2 (ja) * | 2010-08-24 | 2014-08-06 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
KR20130065216A (ko) * | 2011-12-09 | 2013-06-19 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
JP5895635B2 (ja) | 2012-03-16 | 2016-03-30 | 富士通株式会社 | 配線板の製造方法、配線板およびビアの構造 |
TWI459531B (zh) * | 2012-04-18 | 2014-11-01 | Jeng Jye Shau | 高面積效率的電子元件及其製造方法 |
KR101951956B1 (ko) | 2012-11-13 | 2019-02-26 | 매그나칩 반도체 유한회사 | 반도체 패키지용 연성회로기판 |
JP2014154621A (ja) * | 2013-02-06 | 2014-08-25 | Ibiden Co Ltd | プリント配線板、プリント配線板の製造方法 |
CN104349587A (zh) * | 2013-07-31 | 2015-02-11 | 北大方正集团有限公司 | 一种印制电路板及其盘中孔的制作方法、以及印制电路板 |
CN104349609A (zh) * | 2013-08-08 | 2015-02-11 | 北大方正集团有限公司 | 印刷线路板及其制作方法 |
KR20150033979A (ko) * | 2013-09-25 | 2015-04-02 | 삼성전기주식회사 | 인터포저 기판 및 인터포저 기판 제조 방법 |
US9686862B2 (en) * | 2014-09-23 | 2017-06-20 | Finisar Corporation | Capacitors for multilayer printed circuit boards |
US20170013715A1 (en) * | 2015-07-10 | 2017-01-12 | Rohde & Schwarz Gmbh & Co. Kg | Printed circuit board and corresponding method for producing a printed circuit board |
JP2017041475A (ja) * | 2015-08-17 | 2017-02-23 | 凸版印刷株式会社 | 配線基板及び多層配線基板、配線基板の製造方法 |
JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
CN109561602B (zh) * | 2017-09-27 | 2020-08-21 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
CN109673112B (zh) * | 2017-10-13 | 2021-08-20 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板以及柔性电路板的制作方法 |
CN108323041A (zh) * | 2018-03-15 | 2018-07-24 | 深圳崇达多层线路板有限公司 | 一种多次压合hdi板的板边设计方法 |
JP7336845B2 (ja) * | 2018-11-30 | 2023-09-01 | 京セラ株式会社 | 印刷配線板の製造方法 |
CN112601371A (zh) * | 2020-12-22 | 2021-04-02 | 江西志博信科技股份有限公司 | 一种hdi的制作工艺 |
WO2023190822A1 (ja) * | 2022-03-30 | 2023-10-05 | 京セラ株式会社 | 配線基板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275959A (ja) * | 1993-03-22 | 1994-09-30 | Hitachi Ltd | 多層配線基板とその製造方法および両面プリント配線板の製造方法 |
JPH06302963A (ja) | 1993-04-13 | 1994-10-28 | Tokuyama Soda Co Ltd | 多層回路基板及びその製造方法 |
JPH09312459A (ja) * | 1996-05-23 | 1997-12-02 | Kansai Paint Co Ltd | スルーホールを有するプリント基板の製造方法 |
JPH1168297A (ja) | 1997-08-18 | 1999-03-09 | Mitsui High Tec Inc | 回路基板の製造方法 |
JP3012590B2 (ja) | 1998-03-26 | 2000-02-21 | 富山日本電気株式会社 | 多層印刷配線板の製造方法 |
US6225031B1 (en) | 1998-11-09 | 2001-05-01 | International Business Machines Corporation | Process for filling apertures in a circuit board or chip carrier |
JP3229286B2 (ja) * | 1999-04-02 | 2001-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント回路基板の製造方法 |
JP3949849B2 (ja) * | 1999-07-19 | 2007-07-25 | 日東電工株式会社 | チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー |
CN1199536C (zh) * | 1999-10-26 | 2005-04-27 | 伊比登株式会社 | 多层印刷配线板及多层印刷配线板的制造方法 |
JP2001284813A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | 多層配線板の製造方法 |
JP2001291956A (ja) | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
JP4052955B2 (ja) * | 2003-02-06 | 2008-02-27 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-07-30 TW TW093122920A patent/TWI310670B/zh not_active IP Right Cessation
- 2004-08-19 JP JP2005513424A patent/JP4391991B2/ja not_active Expired - Fee Related
- 2004-08-19 US US10/595,127 patent/US7540082B2/en not_active Expired - Fee Related
- 2004-08-19 KR KR1020067001844A patent/KR100754562B1/ko not_active IP Right Cessation
- 2004-08-19 EP EP04771846A patent/EP1662850A4/en not_active Withdrawn
- 2004-08-19 WO PCT/JP2004/011885 patent/WO2005022970A1/ja active Application Filing
- 2004-08-19 CN CNB2004800216918A patent/CN100505991C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200520656A (en) | 2005-06-16 |
JPWO2005022970A1 (ja) | 2007-11-22 |
CN100505991C (zh) | 2009-06-24 |
TWI310670B (en) | 2009-06-01 |
CN1830233A (zh) | 2006-09-06 |
US20070124929A1 (en) | 2007-06-07 |
US7540082B2 (en) | 2009-06-02 |
EP1662850A4 (en) | 2008-10-22 |
KR20060059985A (ko) | 2006-06-02 |
KR100754562B1 (ko) | 2007-09-05 |
WO2005022970A1 (ja) | 2005-03-10 |
EP1662850A1 (en) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4391991B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
KR100688701B1 (ko) | 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법 | |
KR101811923B1 (ko) | 배선 기판 | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP2004146836A (ja) | 回路基板及びその製造方法 | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
JP2000013019A (ja) | ビルトアップ多層プリント配線板およびその製造方法 | |
CN113133224A (zh) | Fpcb板导通孔选镀工艺 | |
JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
JP2014039032A (ja) | プリント回路基板の製造方法 | |
JP4089198B2 (ja) | 半導体装置用基板の製造方法 | |
KR100688702B1 (ko) | 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법 | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2004095582A (ja) | コア基板およびその製造方法 | |
JP2003273510A (ja) | プリント基板の製造方法 | |
KR100305570B1 (ko) | 인쇄회로기판및그제조방법 | |
JPH10284835A (ja) | プリント配線板の製造方法 | |
JP2022176709A (ja) | プリント配線板 | |
KR20090044023A (ko) | 인쇄회로기판 제조방법 | |
JPH077264A (ja) | 印刷配線板の製造方法 | |
JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
JP2005142454A (ja) | 多層プリント配線板の製造方法 | |
JPH08186357A (ja) | プリント配線板及びその製造方法 | |
KR20060014642A (ko) | 인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |