TWI459531B - 高面積效率的電子元件及其製造方法 - Google Patents

高面積效率的電子元件及其製造方法 Download PDF

Info

Publication number
TWI459531B
TWI459531B TW101109166A TW101109166A TWI459531B TW I459531 B TWI459531 B TW I459531B TW 101109166 A TW101109166 A TW 101109166A TW 101109166 A TW101109166 A TW 101109166A TW I459531 B TWI459531 B TW I459531B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
wafer
conductor
germanium substrate
Prior art date
Application number
TW101109166A
Other languages
English (en)
Other versions
TW201344868A (zh
Inventor
Jeng Jye Shau
Original Assignee
Jeng Jye Shau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeng Jye Shau filed Critical Jeng Jye Shau
Priority to TW101109166A priority Critical patent/TWI459531B/zh
Publication of TW201344868A publication Critical patent/TW201344868A/zh
Application granted granted Critical
Publication of TWI459531B publication Critical patent/TWI459531B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

高面積效率的電子元件及其製造方法
本發明有關降低半導體元件面積的方法和結構,特別關於使用通孔連接以改善半導體元件面積效率的方法和結構。
半導體電子二極體通常用於整流電路或靜電放電(ESD)保護電路。根據本專利申請中使用的定義,“電子二極體”是一個用於整流電路或靜電放電(ESD)保護電路的兩終端整流半導體元件。電子二極體的例子包括PN接面二極體,肖特基二極體,或崩潰二極體如暫態電壓抑制(TVS)電子二極體,突崩二極體,齊納二極體。光電半導體元件,例如太陽能電池,光學或紅外線感應器,發光二極體(LED)等光學半導體元件不屬於本專利申請定義的電子二極體,因為他們的主要職能是光性能,而不是電子。圖1(a)顯示了PN接面二極體或肖特基二極體的示意符號圖。圖1(b)顯示了一個崩潰二極體的示意符號圖。製造崩潰二極體的方法之一是增加界面二極體的摻雜濃度。另一種常見的方法是如圖1(f)所示的連接電子三極管(BJ)。有時一個電阻(Rbe)會接在三極管(BJ)的二極之中,如圖1(g)所示。由於三極管的回饋機制,圖1(f,g)中的元件可以成為崩潰二極體的等效功能電路。本專利申請將使用圖1(b)的符號以代表各種類型的崩潰崩潰二極體,如TVS二極體,突崩二極體,齊納二極體,連接二極的三極管,或其他類型的崩潰二極體。本專利申請定義的“崩潰二極體”是一個被設計在預先選定的電壓範圍內被安全的崩潰的二極體。圖1(c)顯示一個使用4個電子二極體的整流電路。
靜電放電(ESD)是不同電位的兩個物體間經由直接接觸或靜電場誘導造成的突發性的瞬間電流。靜電放電(ESD)對固態電子元件,如積體電路(IC),是一個嚴重的問題。最先進的積體電路(IC)包括納米(nm)尺寸的高性能的組件。這種高敏感的電路元件無法承受ESD攻擊而生存,它們通常與外部電路分離以避免ESD損害。IC暴露在外部環境的輸入和/或輸出(I/O)電路通常有厚厚的閘極和長長的通道：IC(I/O)電路通常是與高性能的核心電路不同製程的低性能的元件。即使如此,IC(I/O)電路通常仍需要嵌入式ESD保護電路,如snap-back三極管和電子二極體,的保護。生存ESD攻擊的要求和高性能的要求在電路設計上造成相互衝突的要求。超精密先進的IC技術使得ESD保護更加困難。例如,納米先進的接觸點和穿孔往往成為ESD攻擊的薄弱點。要製造耐ESD的元件,需要額外的製造步驟(ESD植入,矽化物塊,厚閘極晶體管,...)。嵌入式ESD保護電路通常佔據顯著的面積,需要額外的製造步驟,並導致性能問題。因此,提供外部ESD保護晶片以取代或簡化積體電路晶片的嵌入式ESD保護電路是非常有需求的。
根據本專利申請使用的定義,一個“晶片”是一個已封裝的,已可組裝在電路板上的半導體元件。因此,一個“晶片”包含半導體元件,導體接腳,和封裝的保護材料。根據此定義,一個沒有包裝的半導體晶粒不是一個完整的“晶片”。根據本專利申請使用的定義,“外部靜電放電(ESD)保護電路”是一個用來保護該ESD保護電路晶片之外的電路的一個ESD保護電路。
傳統的ESD保護元件通常包括snap-back三極管或電子二極體。本專利申請用ESD保護元件的電子二極體作為實例。電子二極體已被使用作“外部ESD保護電路”的主要元件。例如,德州儀器公司(TI)的產品TPD4E001是一個外部ESD保護晶片,可以保護4個I/O信號。圖1(d)所示為德州儀器TPD4E001的示意圖。這個裝置有4個I/O接腳(IO1-IO4),一個電源接腳(VDD)和一個接地接腳(VSS)。第一個I/O接腳(IO1)連接到兩個電子二極體(DD1,DS1)；電子二極體DD1的另一電極連接到電源接腳(VDD),而電子二極體DS1的另一電極連接到接地接腳(VSS),如圖1(d)所示。同樣的,其他三個I/O接腳(IO2-IO4)也接到連接電源接腳(VDD)的電子二極體(DS2-DD4)和連接到接地接腳(VSS)的電子二極體(DD2-DD4)。此外VDD和VSS之間並連接一個崩潰二極體(ZD1),如圖1(d)所示。在正常運行條件下,所有電子二極體(DD1-DD4,DS1-DS4,ZD1)處於高阻抗反向偏壓。如果IO1遭遇負電荷靜電攻擊,DS1是正向偏壓,提供了一個安全的路徑排放負電荷到地線。如果IO1遭遇正電荷靜電攻擊,DD1是正向偏壓和ZD1崩潰,提供安全的路徑放電到VDD和/或地線。其他I/O接腳(IO2-IO4)有類似的保護機制。
ESD保護電子二極體也可與其他類型的電路集成。例如,德州儀器SLLS876包括6通道ESD保護電路與電磁干擾(EMI)過濾器集成在一塊晶片上。圖1(e)顯示了TI的SLLS876 EMI/ESD保護晶片的一個通道的示意圖。輸入通道(Ch_In)連接到一個崩潰二極體(ZD41),電容(C41),和電阻(R41),而輸出通道(Ch_Out)連接到另一個崩潰二極體(ZD42),另一個電容(C42),和電阻R41的另一個終端。ZD41,C41,C42,ZD42其他終端連接到接地,如圖1(e)所示。電阻(R41)和兩個電容(C41,C42)形成一個EMI濾波器。“PI”過濾器用在這個例子中,而“T”型過濾器也常應用於此。有時,二極體(ZD41,ZD42)的寄生電容被當作EMI濾波器的電容器(C41,C42)。崩潰二極體(ZD41,ZD42)提供的ESD保護電路連接Ch_In和Ch_Out。如果Ch_In遭遇負電荷靜電攻擊,ZD41是正向偏壓,它提供了一個安全的路徑排放負電荷到地線。如果Ch_In遭遇正電荷靜電攻擊,ZD41採用崩潰二極體的崩潰機制提供了一個安全的路徑排放正電荷到地線。如果Ch_Out遭遇負電荷靜電攻擊,ZD42是正向偏壓,它提供了一個安全的路徑排放負電荷到地線。如果Ch_Out遭遇正電荷靜電攻擊,ZD42採用崩潰二極體的崩潰機制提供了一個安全的路徑排放正電荷到地線。
這些和其他外部ESD保護元件通常是由IC積體電路技術製造。圖2(a-e)是簡化的象徵性圖,舉例說明先前技術ESD保護晶片製造步驟。圖2(a)是一個包括多個晶粒(200)的單晶半導體晶圓(209)的簡化視圖。晶粒(200)是半導體晶圓上的一個重複單元,可以被單獨切割成一個晶片中的IC積體電路。單晶半導體晶圓的一個常見的例子是單晶矽晶圓。圖2(b)是圖2(a)的晶圓中被標示出的地區的放大圖片。在這個例子中,半導體晶圓(209)中的晶粒(200)和其他晶粒是由切割道(208)分隔；晶粒(200)表面上的接合墊(212)提供外部連接的開口。當電子二極體和其他電子元件已在半導體晶圓(209)上製造完成後,在晶圓(209)上的半導體晶粒(200)就被沿著切割道(208)切片,成為一個個單獨的元件。圖2(c)是其中一片切割後的晶粒(200)之簡化象徵圖。在這個例子中,一個晶粒(200)包括4通道(210)的ESD/EMI電路,這電路包含圖1(e)所示的組件。如圖2(c)所示,晶粒(200)上的每一個通道(210)包括兩個接合墊(212),兩個崩潰二極體(201),兩個電容(202),和一個電阻(203)。有時寄生電容可以用作電容器(202),而無需使用分別製造的電容器元件。接合墊(212)提供半導體晶粒上的半導體元件(222)與外部連接的開口。兩個地線和電源線接合墊(216)提供地線和電源連接的開口。為清晰起見,圖2(c)和其他圖常用簡化符號表示實際上非常複雜的結構,而半導體元件(222)內部的細部結構也經常沒有詳細描繪以避免圖形過於複雜。
外部ESD保護電路通常是使用積體電路製程製造在單晶半導體基板上。用於製造外部ESD電路的製程進行了專門化。因此,外部ESD保護晶片通常比典型的嵌入式ESD保護的更有效。嵌入式ESD保護通常可以通過2000伏的人體模型ESD測試,而外部ESD保護晶片通常可以通過高於16000伏特的測試。圖2(c)中的半導體晶粒(200)上的ESD保護電路需要包裝才能執行其功能,它需要導體接腳以連接晶嵌入式的電器元件到板級電子元件。先前技術的ESD保護電路通常用積體電路封裝提供用於外部連接的導體接腳。例如,德州儀器公司(TI)的產品SLLS876使用TDFN封裝。圖2(d)是一俯視圖,顯示圖2(c)中的晶粒(200)被放進一個積體電路封裝(219)以形成一個晶片,而圖2(e)的截面圖顯示圖2(d)中的封裝晶片延著圖2(d)中的標記線的截面結構。晶粒(200)上的接合墊(212)提供連接單晶半導體元件(222)與外部電子元件的開口。接合墊(212)經由接合引線(218)被接到封裝(219)內的金屬線(215)。這種包裝級別的金屬線(215)通常被稱為“引線架”。引線架(215)連接到在包裝的邊緣的外部金屬針(214),如圖2(d,e)所示。在這個例子中,接地線(216)是通過另一個接合引線(211)連接到TDFN封裝底部的金屬板(216)。有些晶片可能使用金屬針來支援地線連接。
雖然先前技術的ESD保護晶片已被證明是非常有效的ESD保護裝置,但它們的使用是有限的。最重要的原因是先前技術的ESD晶片面積過大。先前技術的外部ESD保護晶片使用放置在IC封裝的半導體單晶晶粒,因此其大小類似於相同I/O數量的IC晶片。例如,德州儀器公司(TI)的產品TPD6F002使用的封裝面積是3毫米乘1.35毫米。通常不會有足夠的空間來放置這種外部ESD晶片來保護大量的信號。基於這些原因,先前技術的外部ESD保護晶片僅用於一些特殊的信號,如射頻信號,或特殊應用。為了節省電路板面積,先前技術的ESD電路通常集成到晶片中。移動元件,如手機,的能力通常取決於將晶片打包於一個狹小的空間的能力。因此,減少晶片的面積的能力,通常是決定外部ESD保護晶片或二極體晶片的價值最重要的因素。電子行業已投入了巨大的努力,試圖使用各種IC封裝技術減少ESD晶片的面積。本發明展示有效的方法和結構,用印刷技術以減少ESD保護晶片或電子二極體晶片的面積。
先前技術的外部ESD保護晶片,使用放在IC封裝中的單晶二極體電路,因此其成本類似於相同I/O數量的IC晶片。使用嵌入式ESD保護通常比使用外部ESD保護晶片更具成本效益。接合引線和積體電路封裝的引線架通常引入約2 nh和寄生電容和約2 pf的寄生電感-值大到足以引起高性能信號的問題。因此,非常有需要降低外部ESD保護晶片的成本以及其寄生阻抗。
減少外部ESD保護晶片的大小和寄生阻抗的一個先前技術的方法是使用球柵陣列(BGA)封裝。例如,TI將兩個崩潰二極體放置在面積1.2毫米乘1.2毫米的BGA封裝內。圖2(f)中的例子顯示圖2(c)中的晶粒(200)被放進一個BGA封裝時的截面結構圖。在這個例子中,半導體晶粒(200)倒置在BGA基板(242)上。為了減少寄生阻抗,金屬球(245),而不是接合引線,用來形成半導體晶粒(200)上的接合墊(212)和BGA基板(242)上的金屬線(246)之間的連接。基板金屬線(246)再經由通孔(247)和墊片(248)連接到BGA基板(242)外的焊接球(249)。BGA封裝通常小於TDFN封裝,但BGA封裝的成本通常高於相同的I/O數量的TDFN封裝。有時接合引線用來形成接合墊(212)和基板金屬線(246)之間的連接以降低成本,但會造成較高的寄生阻抗。
上面的例子表明,導體接腳的形成是導致先前技術的外部ESD保護晶片或電子二極體晶片的面積,成本,和性能上的種種問題的主要來源。晶片的“導體接腳”,在本專利申請中的定義,是在封裝晶片中用以提供從內部電路到晶片外部板級電路之間的電子連接的電導體。在圖2(d,e)的例子,導體接腳包括接合引線(218),引線架(215),和封裝接腳(214)。在圖2(f)的例子,“導體接腳”包括金屬球(245),基板金屬線(246),通孔(247),墊片(248),和焊接球(249)。這些先前技術的積體電路封裝使用複雜的導體接腳,導致大體積,高成本,和高的寄生阻抗。因此,最好使用其他的方法來提供ESD保護晶片或電子二極體晶片的包裝。
類似出版物使用的印刷技術已被應用到生產被動電路元件,如電阻,電容,或電阻電容(RC)濾波器。圖8(a-e)中的簡化圖舉例說明各種印刷技術製造的電路元件。圖8(a)所示的印刷技術使用滾軸(893)將模式(894)印刷在基板(891)上。這基板(891)的材料可以是陶瓷,金屬,塑料,紙,半導體,或其他許多類型的材料。如圖(b)所示,滾軸(893)上選擇性地附著的油墨,按著預定的模式(895)印刷在基板上。除了圓筒,塊,板,片,或其他形狀的物體也可用於印刷。除了滾動,印刷體可以有不同的移動方式。例如,“沖壓”印刷通常是指使用直線運動的塊,板,或膜的印刷。電子印刷技術與出版印刷技術基本原理是類似的,不同的是電子印刷技術使用的油墨包括電子材料。使乾墨作為導體,絕緣體,電阻器,電介質,或半導體等電子材料。使用電子印刷技術可將多層電子材料按著預定的模式相疊而生產成本低的電子元件。
電子印刷技術還有其他的變化,如網版印刷和噴墨印刷。網版印刷是使用編織網以支持墨水阻塞模具的一種印刷技術。網版所附模具使油墨選擇性地轉移到基板上。不同的電子材料,如導體,絕緣體,電阻,或半導體,先與溶劑混合如油墨狀,然後用網版印刷到基板上以製造電路元件。圖8(c,d)是網版印刷技術的象徵性簡化圖。圖8(c)顯示一個刻有所需印刷圖案(804)的模具(802)放置在一個基板(801)上。模具的典型材料包括絲綢或鋼編織的網格。基板可以是陶瓷,金屬,塑料,紙,半導體,或許多其他類型的材料。滾筒(803)或其他機制將油墨壓過模具(802)而將所需材料(805)按所需圖案(804)印刷在基板(801)上,如圖8(d)所示。通常需要加熱及乾燥過程以鞏固印刷材料。網版印刷或其他類型的印刷工藝最終的材料通常是“乾墨”,這是在印刷時為液體或糊狀,而在印刷後經由熱處理或其他類型的乾燥過程成為固體形式的材料。使用類似的過程,多層的乾墨材料可印上相同的基板,形成電子元件。
圖8(e)是一個噴墨印刷方法的簡化圖。在這個例子中,印刷頭(812)將含電工材料的墨水(813)按著預定的圖案(815)注射到基板(811)上。噴墨印刷控制圖案的位置和形狀的方法類似電腦噴墨印刷機的機制。
圖8(f-h)舉例說明稱為“沾墨”的印刷方法。沾墨是印刷技術的一種變化。大多數印刷技術涉及將油墨印到平面基板上的不同方法,而沾墨是將基板浸到油墨中。圖8(f)舉例說明沾墨常見的情況,液體或糊狀墨線(831)先被印刷在一個平面上,而基板(830)朝墨線(831)移動,直到基板(830)沾到墨線(831)後停止,如圖8(g)所示。當基板(830)從墨線(831)移開後,油墨按所需的模式(833)沾到基板(830)的邊緣,如圖8(h)所示。熱處理後,乾墨材料以固體形式固定在基板(830)的邊緣上。印刷結構的形狀取決於墨水以及基材的形狀。有時墨水可以遍布整個表面,沒有特別形狀。墨水的模式有時可以非常複雜。圖8(f-h)是象徵性的圖,簡化說明單一基板沾墨的情況。在實際應用時,經常有大量的基板同時被浸入不同圖案的油墨。沾墨是一個常用於構建晶片邊緣導體接腳的印刷技術。本發明也適用於沾墨絕緣體。除了墨水,它也適用於光阻材料等其他類型的材料。
為了清楚起見,簡化的象徵性圖形被用來描述複雜的技術,而許多細節,如材料處理,溫度控制,和精度控制的細節,不一定包括在我們的討論中。印刷,根據本專例申請使用的定義,包括三個基本步驟：(1)準備油墨,將所需的電子材料混合於液體或糊狀的溶液中；(2)將液體或糊狀的油墨按所需的圖案置於所需的對象的表面；(3)去除油墨中的溶液,形成所需的固體電子材料。電子的印刷技術的例子包括網版印刷,噴墨印刷,沖壓,柔印,凹印,沾墨,或膠版印刷。
表面安裝的電阻晶片已通過印刷技術製造。圖3(a-f)的簡圖舉例說明使用印刷技術製造表面安裝的電阻晶片的步驟。第一步通常是印刷導體(301)的圖案在基板(300)上,如圖3(a)所示。基板材料常見的例子是氧化鋁。導體油墨常見的例子是銀膏。導體油墨通常需由製造商指定的溫度和時序配置熱處理後轉化為乾墨的導電體。下一步是要印刷薄膜電阻(302)於導體(301)之間,如圖3(b)所示。銀和鈀合金是用於印刷薄膜電阻材料的一個例子。薄膜電阻片(302)的電阻值決定於其幾何形狀和其片電阻值。熱處理之後,一保護絕緣層(303)通常印刷到電阻層(302)的表面,如圖3(c)所示。環氧樹脂是用為保護絕緣層的一種典型的材料。下一步是要印刷電極層(304),以覆蓋外露的導體板(301),如圖3(d)所示。鎳是用為電極層(304)的一種常見的材料。電子元件已印好之後,基板(300)被切割成一個個晶粒(310),如圖3(e)所示。在這個例子中,圖3(e)的晶粒(310)包括在圖3(d)的基板(300)上由暗線標明的範圍中的電路。有時,晶粒切割後,側面導體(305)可用沖壓或沾墨等方法印刷于晶粒上。圖3(f)為沿著圖3(e)中的標記線的簡化截面結構圖。圖3(g)顯示圖3(e)中的電阻晶片的三維外部結構。在這個例子中,每個電阻晶片(310)包括8個邊緣導體接腳(365)以供應4個電阻之用。“邊緣導體接腳”,根據本專利申請所使用的定義,是連接到一個表面安裝封裝的邊緣的導體接腳。圖3(q-k)和圖4(g,h)所示的是“邊緣導體接腳”的例子。圖2(f)和圖5(c)所示的並不是“邊緣導體接腳”的例子,因為它們放置在晶片中,而並未延伸到晶片的邊緣。使用邊緣導體接腳通常會導致更小的晶片尺寸,和印刷電路板(PCB)焊接後優良的力學性能。邊緣導體接腳(365)提供電阻晶片(310)的板級I/O接腳,經由導線(304,305,301)直接連接晶嵌入式的電子元件；無需使用其他接合引線,引線架,或接腳。邊緣導體接腳的寄生電感通常比積體電路封裝的寄生電感低得多。一個電阻晶片通常有1到8個電阻。圖3(h)的例子顯示一個兩I/O接腳的晶片,如一個單一電阻的電阻晶片,的三維視圖。8 I/O晶片的大小約是兩I/O晶片大小的4倍。印刷電路晶片尚有其他各式各樣的設計。有時,用沖壓或沾墨等方法印刷的側面導體(375)可用以延伸邊緣導體接腳,如圖3(I,j)中的晶片(370,378)所示。有時,邊緣導體接腳之間可增加凹槽(385),如圖3(k)中的晶片(380)所示。有時,側面的導線鋪設於凹槽內而非凹槽之間。具有類似結構的晶片還可以用於其他電子元件,如電阻電容(RC)濾波器。
電子行業使用一種與晶片尺寸有關的,並被廣泛接受的,命名方式以命名電阻晶片或其他印刷電路晶片。這種命名方式使用與晶片的長度(RL1,RL)有關的兩個數字,以及與晶片的寬度或I/O間距(RW1,RW)有關的兩個或三個數字。例如,如果在圖3(h)中的晶片(368)是一個標準的“0402”電阻晶片,該晶片的長度(RL1)應約0.04英寸,而晶片的寬度(RW1)應約為0.02英寸。該晶片的厚度(RH1)相對而言比較不重要,因此通常不在命名方式中被指定。當一個晶片有兩個以上的I/O邊緣導體接腳時,如圖3(g)所示,晶片的命名通常根據於：相對的邊緣導體接腳兩端之間的長度(RL),和相鄰的邊緣導體接腳之間距(RW)。例如,如果在圖3(g)中的晶片(310)是一個標準的“0402”電阻晶片,則其相對的邊緣導體接腳兩端之間的長度(RL)應約為0.04英寸,而其相鄰的邊緣導體接腳之間距(RW)應約為0.02英寸。該晶片的厚度(RH)相對而言比較不重要,因此通常不在命名方式中被指定。表1列出了常用的電阻晶片和其尺寸。例如,如果在圖3(h)中的晶片(368)是一個標準的0402電阻晶片,該晶片的長度(RL1)應約0.04英寸,而晶片的寬度(RW1)應約為0.02英寸。如果在圖3(g)中的晶片(310)是一個標準的0402電阻晶片,則其相對的邊緣導體接腳兩端之間的長度(RL)應約0.04英寸,而其相鄰的邊緣導體接腳之間距(RW)應約為0.02英寸。再例如,如果在圖3(h)中的晶片(368)是一個標準的“0201”電阻晶片,該晶片的長度(RL1)應約0.024英寸,而晶片的寬度(RW1)應約0.012英寸。如果在圖3(g)中的晶片(310)是一個標準的0201電阻晶片,則其相對的邊緣導體接腳兩端之間的長度(RL)應約0.024英寸,而其相鄰的邊緣導體接腳之間距(RW)應約為0.016英寸。再例如,如果在圖3(h)中的晶片(368)是一個標準的“01005”的晶片,該晶片的長度(RL1)應約0.016英寸,而晶片的寬度(RW1)應約0.008英寸。這個命名方式已被廣泛用來描述電阻晶片以及其他類型的印刷電路晶片,如RC元件晶片,的尺寸。本專利申請將按照這個命名方式來形容使用印刷邊緣導體接腳的ESD晶片或電子二極體晶片的尺寸。
在電子業,上面的例子所示的封裝通常被稱為“表面安裝矩形被動元件”(SMRPC)。因為它們通常用於表面安裝的被動元件,如電阻晶片,電容晶片,電阻電容(RC)晶片。SMRPC封裝通常顯著的小於和便宜於相當I/O數量的積體電路封裝或電子二極體封裝。最主要的原因是SMRPC封裝通常使用邊緣導體接腳。電子印刷技術,如網版印刷,注入印刷,沖壓,柔印,凹印,沾墨,或膠印,已經應用到被動元件的製造以降低成本。電子印刷的成本通常比使用積體電路封裝的成本明顯降低。印刷晶片的面積通常也比積體電路封裝晶片的面積小。電子印刷技術不僅可以實現更小的尺寸和更低的成本,也可以降低寄生電感。印刷電路晶片的邊緣導體接腳通常是直接印製在基板上,有沒有必要使用引線架及接合引線。因此,電子印刷封裝的寄生電感通常明顯低於積體電路封裝的寄生電感。
在電子業,電子印刷技術通常被稱為“厚膜技術”,以對比於積體電路常用的“薄膜技術”。這是因為印刷膜的厚度通常超過10微米,而用於積體電路的膜的厚度通常小於2微米。電子印刷技術的精密度通常以幾十微米來衡量。這樣的精密度當然是不足以支持先進積體電路的製造,但它是足以製造外部ESD保護晶片或整流二極體晶片的封裝接腳。
本專利申請,是以前的專利申請的部分延申(CIP申請)。該專利申請著重在印製導體接腳,側面導體接腳,和側面絕緣體在晶片級封裝的應用。在研發側面絕緣體製造工藝的過程中,發現該發明的衍生工藝可應用於建造通孔連接,因此延申了該專利申請的範圍。
一個光阻,根據本專利申請使用的定義,是一感應輻射的材料,這材料在微影製程用於在基板上形成圖案結構。不同的類型的光阻材料可能會感應不同的輻射源,如可見光,紫外線,X射線,電子束,離子束輻射。光阻材料可分為兩類：正光阻和反光阻。正光阻暴露在輻射中的光阻變得溶於顯影溶液,而未曝光的部分仍然不溶於顯影溶液。反光阻暴露在輻射中的光阻部分成為不溶性,而未曝光的部分可溶於顯影溶液。術語“顯影光阻材料”,根據本專利申請使用的定義,是指不溶於顯影溶液,而在光阻清洗程序後仍留在基板上的光阻材料。“顯影光阻材料”對於正光阻是未曝於輻射的光阻。“顯影光阻材料”對於負光阻是已曝於輻射的光阻。
通孔,根據本專利申請使用的定義,是在半導體基板上從半導體基板的正面一直通到半導體基板的背面的開孔。通孔打開後,可能被其他材料填充。半導體基板的正面是指半導體基板上有電子元件,如積體電路,晶體管,電阻,和/或電容器,的那一表面。半導體基板的背面是指與半導體基板正面相背的另一表面。如果一半導體基板的兩面都有電子元件,則有較複雜的電子元件的那一表面是定義為正面。
圖14(a-l)的簡化插圖舉例顯示通孔連接的傳統製造過程。圖14(a)顯示矽基板的截面圖。為了清楚起見,建造在矽基板上的電子元件沒有畫在簡化插圖中。圖14(b)所示的截面圖,和圖14(c)的俯視圖顯示當通孔(121)已在矽基板(120)中打開之後的結構。圖14(d)的象徵性截面圖顯示絕緣材料(122)已鋪於基板(120)兩個表面並填充通孔(121)。圖14(e-j)說明使用微影製程在絕緣材料(122)中打開通孔(127)的傳統方法。光阻材料(123)先被鋪於表面,如圖14(e)所示,並按光罩(124)界定的模式選擇性地暴露在輻射(125)之下,如圖14(f)所示。圖14(f)的例子中的光阻是一個正光阻,使暴露在輻射區(126)的光阻變得溶於顯影溶液。這些暴露的光阻材料(126)在清洗程序後被清除,如圖14(g)所示。其餘的光阻材料(123)作為蝕刻遮罩,使通孔(127)可以精確的蝕刻在絕緣材料(122)中,如圖14(h)所示。傳統方法在通孔(127)已經開通後,清除作為蝕刻遮罩的顯影光阻材料(123),如圖14(i)的截面圖及圖14(j)的俯視圖所示。使用類似的方法,導體薄膜(128)可用於形成通孔導體接腳,如圖14(k)截面圖及圖14(l)的俯視圖所示。
採用傳統方法,通孔的電子連接是很困難的。先前技術的方法通常需要大的通孔之間的距離,每個晶片的通孔的數量因而受限制。傳統的通孔連接通常難以控制寄生阻抗,限制了高速電子的應用。Trezza在美國專利7157372披露的一種方法,用絕緣體填補半導體通孔,然後蝕刻在絕緣體的通孔,作為一種控制阻抗,並減小通孔連接的方法。本發明的較佳實施例之一使用顯影光阻材料形成通孔側面。本發明的較佳實施例需要更少的製造步驟而提供比Trezza更好的寄生阻抗的控制。Hanaoka等人在美國專利6667551披露一種通孔,在半導體基板表面開小孔,並在半導體基板內部開較大的孔。不管較小的和較大的孔,在Hanaoka等的方法都是由半導體基板的正面打通。本發明的較佳實施例之一從正面打開一個小孔,然後從背面打開一個較大的孔,結合形成通孔。本發明的較佳實施例需要更少的處理步驟,並提供了比Hanaoka等更好的控制。
因此,本發明的較佳實施例之主要目的是要減少包含建立在矽基板上的主動電子元件的表面安裝封裝之面積。
本發明的較佳實施例之其他目標是提供符合成本效益的表面安裝封裝。
本發明的較佳實施例之其他目標也是減少表面安裝封裝的I/O寄生電感。
本發明的較佳實施例之其他的主要目的是為了減少通孔連接所佔用的面積。
本發明的較佳實施例的另一個目標是提供對通孔連接的寄生參數更好的控制。這些目標和其他的目標的達成,是使用側面導體以取代凸點,和/或使用顯影光阻材料構成的通孔。
雖然本發明的特點已在所附的申請專利範圍中描述。本發明的較佳實施例：包含其組織,內容,目標,以及特點,可以從以下結合繪圖的詳細描述中對得到更好的理解。
先前技術的外部ESD保護晶片通常是放置對先前技術的外部ESD保護晶片而言,包裝通常是其面積,成本在積體電路封裝內的單晶半導體基板。正如在前面的例子討論,和性能上的問題的主要來源。而面積通常是決定的ESD保護晶片價值的最重要的因素。圖4(a-i)舉例說明減少ESD保護晶片面積的製程。在這個例子中,單晶半導體晶圓(209)已用類似圖2(a)所示的例子中的方法製造。電子元件,如電子二極體,電阻,電容,和接合墊,也已用類似圖2(a-c)所示的例子中的方法製造。單晶半導體晶圓磨薄後,塑模成長方形基板(499),如圖4(a)所示。這種塑模基材的材料(499)可是環氧樹脂,塑料,玻璃,金屬,陶瓷,光阻或其他類型的材料。此基板(499)塑造成適合印刷製程的形狀和提供所需的機械強度。圖4(b)顯示圖4(a)中的基板(499)的另一個視圖,並放大顯示基板(499)中的一個晶粒(200)的象徵性結構圖。在這個例子中,這個晶粒(200)與圖2(c)中的晶粒有相同的結構。在下面的步驟中,類似圖3(a-i)所示的電阻印刷技術被用來做晶粒(200)上的電子連接。為方便起見,以下的圖顯示單一晶粒上的印刷結構,以代表基板(209)上的所有晶粒上的印刷結構。為方便起見,一滾筒(498)按印一基板(499)的象徵圖被用以代表各種印刷製程；其實各式各樣的電子印刷技術,如網版印刷,噴墨印刷,沖壓,柔版,凹版,沾墨,膠印,或其他印刷技術皆適用於此應用程序,所以本發明不需限定於某一個特定的印刷技術為例子。從圖4(b)中的結構為起點,導體(401)按設計在基板表面上形成電氣連接到晶粒上的接合墊(212,216),如圖4(c)所示。這些表面導體(401)可以用IC技術或印刷技術形成。如果使用IC技術,光刻的鋁薄膜是常用的導體。如果使用印刷技術,如這個例子所示,銀膏熱處理後形成的固體銀乾墨是這個應用程序中常用的材料。印刷導體前,通常希望增加半導體表面的粗糙度。由製造商指定的溫度和時程的熱處理後,形成乾墨的固體材料。當然也可以綜合使用以上兩種類型的技術以形成表面導體(401)。表面導體(401)成型後,絕緣層(404)印刷於其上以提供機械保護,如圖4(d)所示。環氧樹脂是用於保護絕緣層(404)的典型材料。形成了保護的絕緣層(404)後,電極層(405)印刷於其上以覆蓋裸露的導體層(401),如圖4(e)所示。乾墨鎳合金是一種為電極層(405)常見的材料。然後基板(499)被切成一個個單一晶片。圖4(f)是圖4(e)中的結構的簡化符號截面圖。圖4(g)顯示一個使用圖4(e)中晶粒的ESD/EMI晶片(400)之三維外部視圖。在這個例子中,一個乾墨側面導體形成該晶片的邊緣導體接腳(475)的一部分。這種側面導體通常是用沖壓或沾墨形成。表面導體(401),作為邊緣導體接腳(475)的一部分,提供從邊緣導體接腳(475)到晶片內部電路(222)的電子連接。在圖4(g)中的晶片(400)的左右手邊的邊緣導體接腳(477,476)提供了地線和/或電源線接腳。電鍍常被用來鍍額外的導體層在邊緣導體接腳上以提供更好的電子和機械性能。在這個例子中的晶片(400)包含4通道的ESD/EMI保護電路。除了左右手邊的邊緣導體接腳(477,476),這晶片(400)的外部結構(499)與圖3(i)的晶片(370)相似。因此,這晶片的面積有可能約等於或小於相同I/O數量的電阻晶片的面積。圖4(h)顯示了一個包含一個通道的ESD/EMI保護電路的晶片(489)的例子。這單通道晶片(489)包括I/O邊緣導體接腳(485)和地線/電源線邊緣導體接腳(486,487)及類似圖1(e)的電路。除了左右手邊的邊緣導體接腳(486,487),這晶片(489)的外部結構與圖3(j)的晶片相似。除了單通道或4通道晶片,2,6,8,或其他通道數的晶片可以使用類似的方法製造。
在圖4(e,f,g)所示的ESD/EMI保護晶片可以支持在圖2(d,e)所示的ESD/EMI保護晶片相同的功能。所不同的是在包裝-使用印刷的乾墨導體以形成邊緣導體接腳的印刷封裝取代了積體電路封裝。在這個例子中,晶片(489,499)的形狀被設計為類似0402,0201,01005,或其他的標準SMRPC晶片。相比圖3(i)中的電阻晶片(370)的外部結構,該晶片(499)的外部結構的唯一的區別是在其兩側多餘的邊緣導體接腳(476,477)。其他類型的電子二極體電路也可以類似的製程製造。例如,在圖1(d)的ESD保護電路也可以類似的製程製造。對於圖1(d)的ESD保護電路,每個I/O信號需要一個導體接腳。因此,類似圖4(g)的一個晶片(499)可以保護8個ESD I/O信號,以及兩個電源/接地接腳。類似圖4(i)的一個晶片(489)可以保護2個ESD I/O信號。如圖1(a,b)所示的通用電子二極體或崩潰二極體,也可以使用類似的印刷導體接腳。例如,類似在圖3(h,i)的晶片(368,378),可以承載一個電子二極體,而類似在圖3(g,i.k)的晶片(310,370,380),可承載4個電子二極體。在圖1(c)的整流電路也可以使用類似的邊緣導體接腳結構。整流晶片的形狀可以與圖3(g-k)或圖4(g-h)中的晶片相似。例如,兩個整流器可以被放置在一個類似圖3(g,I,k)中的晶片(310,370,380),而一個整流器可放置在一個類似圖4(h)中的晶片(489)上。
印刷封裝的成本通常明顯低於IC封裝的成本。然而,邊緣導體接腳之間的間距通常是比IC的接合墊之間的間距大。為了支持邊導體接腳,IC接合墊間距可能比典型的接合墊間距大,這可能會導致較大的面積。可能需要新的結構以適應印刷技術的需求。總成本是決定於互相競爭的包裝成本和模具成本。對於ESD保護晶片或電子二極體晶片,利用印刷包裝技術通常會降低整體成本。
正如上面的例子所示,使用印刷的乾墨形成邊緣導體接腳允許電子二極體晶片(489,499)的面積可實質上相同或小於相當I/O數量的標準0402,0201,或01005電阻晶片。面積小於最小的電阻晶片也可以實現,因為二極體的尺寸可以小於電阻器的尺寸。如在圖4(g,h)的例子,使電子二極體晶片(489,499)的尺寸類似0402,0201,01005,或其他類型的表面安裝電阻晶片的尺寸是非常有利的。使電子二極體晶片(489,499)的接腳位置兼容於標準的0402,0201,01005,或其他標準的表面安裝電阻晶片的接腳位置也是非常有利的。讓晶片的尺寸類似標準電阻晶片的尺寸允許本發明的電子二極體晶片使用現有的電阻晶片的機器,顯著的節省運營成本。根據本專利申請所使用的定義,對一個標準的“0402”的晶片,其相對的I/O信號的邊緣導體接腳的兩端之間的距離是0.04英寸,而其相鄰的I/O信號的邊緣導體接腳之間的間距是0.02英寸。因此,當本發明所指“一個晶片,其面積大致相同或小於具有相當的I/O數量的標準0402表面安裝電阻晶片的面積”,是指晶片面積約等於或小於[(0.04英寸乘0.02英寸)乘以((在晶嵌入式的I/O邊緣導體接腳的數目)除2)],也就是說,大約[(0.0004英寸平方)乘以(在晶嵌入式的I/O邊緣導體接腳的數目)]。根據本專利申請所使用的定義,對一個標準的“0201”的晶片,其相對的I/O信號的邊緣導體接腳的兩端之間的距離是0.024英寸,而其相鄰的I/O信號的邊緣導體接腳之間的間距是0.016英寸。因此,當本發明所指“一個晶片,其面積大致相同或小於具有相當的I/O數量的標準0201表面安裝電阻晶片的面積”,是指晶片面積約等於或小於[(0.024英寸乘0.016英寸)乘以((在晶嵌入式的I/O邊緣導體接腳的數目)除2)],也就是說,大約[(0.0002英寸平方)乘以(在晶嵌入式的I/O邊緣導體接腳的數目)]。根據本專利申請所使用的定義,對一個標準的“01005”的晶片,其相對的I/O信號的邊緣導體接腳的兩端之間的距離是0.016英寸,而其相鄰的I/O信號的邊緣導體接腳之間的間距是0.012英寸。因此,當本發明所指“一個晶片,其面積大致相同或小於具有相當的I/O數量的標準01005表面安裝電阻晶片的面積”,是指晶片面積約等於或小於[(0.016英寸乘0.012英寸)乘以((在晶嵌入式的I/O邊緣導體接腳的數目)除2)],也就是說,大約[(0.0001英寸平方)乘以(在晶嵌入式的I/O邊緣導體接腳的數目)]。上面的定義中提到的“面積”是指表面安裝封裝的焊接面的面積。地線/電源線導體接腳不計數作為I/O導體接腳的數目。由於是通過寬的導體(403,405,401)連接接合墊到邊緣導體接腳(475),這種封裝的寄生電感通常比積體電路封裝的寄生電感低得多。
以上所述的雖是用以說明本發明的特定實例,對那些具有相關技術的人,其他的修改和變化將成為明顯。例如,在晶粒切片後,側面導體可能會也可能不會被用來作為邊緣導體接腳的一部分。圖4(a)中塑模基板的形狀不一定是矩形。它也可以直接印刷在半導體晶圓上,而不採用塑模基板。除了導體,本發明也可以印刷電阻,電容,或其他電器元件在基板上。電子元件可放置在基板的兩面,而不是基板的一面。對於圖4(a)的例子,半導體晶片先成形為塑模基板然後切片。圖4(i)顯示了一個例子,半導體晶圓(209)先切片,然後其上的晶粒(200)置於塑模基板(469)上以印刷導體引線。該基板(469)可以用類似上述的例子中的方式處理。這些和其他的變化,將由本專利申請的披露而成為明顯,可以理解將有許多其他可能的修改和變化。因此,以上所述的特定的實例不應成為本發明之範疇的限制。
圖5(a-c)顯示一個用導體球,而不是印刷導體,來提供低阻抗導體接腳的例子。圖5(a)顯示一個晶粒(200)的俯視圖,該晶粒與圖2(c)的晶粒相同。在放保護層(503,505)於晶粒(200)上之後,“凸點下金屬層”(UBM)(507)被置於接合墊(212,216)上,然後導體球(501)被置於UBM(507)上,如圖5(b)的俯視圖,和圖5(c)的橫截面視圖所示。放置導體球的技術已經被開發用在球柵陣列(BGA)積體電路封裝。圖5(b,c)所示的元件可支持之前在圖2(d,e)所示的元件相同的功能,但凸點技術的成本通常顯著的高於印刷技術。凸點晶片的尺寸受限於所需的球與球間距(Dbb)和球到邊緣的間距(Dbe)。現今的凸點技術通常需要Dbb大於0.4毫米及Dbe大於0.08毫米。這些規定限制以凸點技術減少晶片的大小的能力。使用邊緣導體,而不是凸點,可除去那些約束。因此,使用本發明邊緣導體接腳的晶片,通常可以小於使用凸點球或凸點結構的晶片。
在上面的例子中所討論的電子二極體電路的成本通常是由單晶的半導體元件的成本控制。因此值得使用非單晶半導體製造的電子二極體以進一步降低成本。非單晶半導體材料,根據本專利申請所使用的定義,是指多晶或非晶半導體材料。
圖6(a-i)的截面圖舉例說明非單晶半導體電子二極體的製造步驟。圖6(a)顯示基板(601)的截面圖。這基板可以是陶瓷,塑料,金屬,半導體,或其他類型的材料。圖6(b)所示當一個導體層(602)鋪設於基板(601)的截面圖。圖6(c)所示是當兩層非單晶半導體(603,604)鋪於基板上形成電子二極體的截面圖。這兩個電子二極體層(603,604)可以是一層p型非單晶半導體和一層n型非單晶半導體形成的PN接面二極體。另一種選擇是鋪上一層非單晶半導體,然後用表面摻雜的方法來產生相反類型的第二半導體層。另一種選擇是使用一層非單晶半導體(603)和一層金屬(604)而形成肖特基二極體。非單晶材料(603,604)常見的例子是多晶矽或非晶矽。圖6(d)所示的截面,是當一屏蔽層(605)被鋪設於電子二極體層(602,603)上。這個屏蔽層(605)的形狀可以決定於印刷,光刻,或其他類型的方法。下一步就是要蝕刻掉未被屏蔽層(605)遮蓋的電子二極體層(603,604),如圖6(e)所示。屏蔽層(605)移除後,電子二極體(610)依照屏蔽層界定的形狀,形成於兩個電子二極體層(603,604)之間,如圖6(f)所示。下一步是要按所需的形狀印刷絕緣層(611),如圖6(g)所示。作為印刷電路板的絕緣體使用的典型材料是摻雜質的玻璃。下一步是要印刷一導體層(612)以連接電子二極體(610)並形成導體接腳,如圖6(h)所示。下一步是要印刷一絕緣層(615)覆蓋保護電子二極體(610),如圖6(i)所示。環氧樹脂是用於保護絕緣層的一種典型的材料。下一步可以印刷一個電極層覆蓋裸露的導體層,如前面的例子所示。上面的例子中為了簡單起見,只顯示有關電子二極體的結構。其他元件如電阻和電容的形成不是在上面的例子所示。當電子元件已印於基板(601)後,可切割基板成形狀類似於前面的例子的一個個晶片。
圖6(a-i)是象徵性的簡化圖,舉例說明非單晶半導體二極體的製造步驟。非單晶半導體電子二極體的元件屬性,如崩潰二極體的崩潰電壓或反向偏壓漏電流,通常不如單晶體半導體電子二極體的元件屬性那麼好控制。然而,許多應用,如ESD保護,並不需要精確的控制許多電子二極體屬性。非單晶半導體上形成的電子二極體往往足以支持ESD保護電路。由類似圖6(a-i)的方法製造的ESD保護晶片同樣可以支持現有的ESD保護晶片的功能。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。例如,在上面的例子中電子二極體的形狀決定於光罩控制的製程,但印刷技術也適用於電子二極體形狀的控制。電子二極體層可以是分開鋪設的兩層,或鋪設一層然後用表面摻雜過程製造出第二層。可以理解的,尚有許多其他可能的修改。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。
圖7(a-e)的截面圖,舉例說明另一種使用印刷技術製造非單晶半導體電子二極體的步驟。圖7(a)顯示基板(701)的截面。圖7(b)的截面圖顯示一層非單晶半導體(702)印刷在基板(701)上。圖7(c)的截面圖顯示另一層不同摻雜類型的非單晶半導體(703)印刷在基板(701)上。第二層(703)與第一層(702)部分重疊,而在重疊地區的交界處形成電子二極體(710)。這兩層(702,703)可以是p型非單晶半導體和n型非單晶半導體形成的PN電器二極體,或一層非單晶半導體和一層金屬形成的肖特基二極體。非單晶半導體材料常見的例子是多晶矽或非晶矽。這兩層(702,703)也可以是兩種不同的半導體。圖7(d)的截面圖顯示一層絕緣體保護層(711)被印刷到覆蓋於電子二極體(710)上。圖7(e)的截面圖顯示一層導體(712)被印刷形成導體接腳或連接電子二極體(710)的導線。使用類似的製造過程,本發明也可以集成電阻,電容,或其他電路元件與非單晶半導體的電子二極體(710)同工。為了簡明起見,上面的例子中沒有說明其他組件的結構。電子元件已印刷完成後,基板(701)可被切成一個個晶片。用類似圖7(a-e)的過程製造的ESD保護晶片或電子二極體晶片可以支持現有的ESD保護晶片或電子二極體晶片相同的功能。不同的是,直接連接到電子二極體的印刷導線取代了積體電路封裝,而非單晶半導體二極體替代了單晶二極體。印製導體接腳的ESD保護晶片或電子二極體晶片,通常可以小於具有相同的I/O數量的0402或0201或01005電阻晶片。使ESD保護晶片或電子二極體晶片的尺寸類似於0402或0201或01005或其他類型的電阻晶片的尺寸,是非常有利的。使ESD保護晶片或電子二極體晶片的接腳位置兼容於0402或0201或01005或其他類型的電阻晶片的接腳位置,也是非常有利的。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。
在以上的例子,半導體電子二極體晶片先封裝,才放置在電路板上。若是直接印刷半導體電子二極體在電路板上,是非常有利的。圖9(a)是一簡化的符號截面圖,顯示一嵌入式有表面導體線(902)的電路板(901)。在通常情況下,電子二極體電路先被打包成晶片才可以焊接在電路板上。印刷非單晶半導體電器二極體可以沒有包裝就直接印刷在電路板上。圖9(b)的截面圖顯示一層非單晶半導體(903)被印刷在電路板(901)上。圖9(c)的截面圖顯示另一層不同摻雜類型的非單晶半導體層(904)印刷在電路板(901)上。第二層(904)與第一層(903)部分重疊,而在重疊地區的交界處形成電子二極體(909)。這兩層(903,904)可以是p型非單晶半導體和n型非單晶半導體形成的PN二極體,或一層非單晶半導體和一層金屬形成的肖特基二極體。非單晶半導體材料常見的例子是多晶矽或非晶矽。這兩層(903,904)也可以是兩種不同的半導體。圖9(d)的截面圖顯示一層絕緣體保護層(905)被印刷到覆蓋於電子二極體(909)上。這電路板(901)可以是常見的印刷電路板(PCB),移動元件常用的撓性印刷電路板,光電顯示元件常用的玻璃電路板,BGA封裝基板,或其他各類的板級基板。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。以上的首選實施例集中在電子二極體電路,然而同樣的原則也適用於其他類型的主動元件或積體電路,特別是晶粒級表面安裝封裝。晶粒級表面安裝封裝,根據本專利申請所使用的定義,是一個包括至少一片單晶半導體晶粒的晶片,而該晶片的面積比在晶片內最大的半導體晶粒的面積不大過20%。
圖10(a-n)的簡化象徵性圖,舉例說明積體電路晶粒級表面安裝封裝的製程。圖10(a)的簡化圖顯示一片包括多個晶粒的單晶矽基板(99)。圖10(b)顯示圖10(a)之單晶矽基板(99)上的四個晶粒(7-10)的放大圖。相鄰的晶粒是以切割線(98)分開。每個晶粒上包含積體電路,在晶粒切片與接上導體接腳後,可支持一個單獨的IC晶片的功能。實際的積體電路的結構通常是非常複雜,因此,以下的例子將使用象徵性的原理圖或方框圖用來表示積體電路。在這個例子中,如圖10(b)的原理圖所示,每個晶粒包含一個差分放大器,具有一對差分輸入(I+,I-),一對差分輸出(O+,O-),一個功率下降控制信號(PD),電源(VDD,AVDD)和地線(GND)。所有的輸入和/或輸出(I/O)信號,電源(AVDD和VDD),和地線(GND)都接到接合墊(11)以提供外部連接到IC半導體基板的開口。在IC製造過程完成後,印刷絕緣體保護膜(14)以覆蓋主動元件,如圖10(c)所示。用於絕緣體保護膜的典型材料是塑料或環氧樹脂。圖10(d-g)的簡化截面圖說明晶圓減薄和切割過程。圖10(d)顯示在圖10(a-c)中的一個晶粒(10)附近的截面圖。在圖10(d-g)中的矽基板是面朝下在擺在膠帶上或平坦的表面(31)上。在本發明的例子中的結構並不一定照實際比例繪製。通常在晶粒切片前會先減少矽基板(99)的厚度,如圖10(e)所示。在這個例子中,一絕緣層(12)鋪設於矽基板的背面,如圖10(f)所示。這個絕緣層使用的典型材料可以是環氧樹脂,塑料,介電質,或光阻。這絕緣層最好有表面顆粒,如圖13(e)所示。背面絕緣層(12)鋪好後,通常使用精密的金剛石刀片,沿切割道(98)切割矽基板(99)成一個個晶粒(7,10),如圖10(g)所示。圖10(h)的例子顯示上述過程切割下的一個晶粒(10)的三維結構。切割好的晶粒(10),使用類似在圖8(f-h)所示的沾墨過程,浸入絕緣油墨層(27)。熱處理後,一層乾墨側面絕緣層(21)鋪在晶粒(10)底部的側面,如圖10(i)所示。可重複類似的過程,將另一乾墨側面絕緣層(22)鋪在晶粒(10)頂部的側面,如圖10(j)所示。最好,這側面絕緣層混有如圖13(e)所示的表面顆粒。側面絕緣層也可以使用其他方法,如沖壓,印刷,濺射,旋轉,或塗刷形成。另一個好選擇,特別是低溫應用,是使用光阻側面絕緣體,而不是乾墨材料。最好,側面絕緣體的厚度小於100微米。使用類似圖8(f-h)所示的沾墨過程,圖10(j)的晶粒(10)被浸入到印刷的油墨導體線(29),如圖10(k)所示。熱處理後,乾墨側面導體接腳(23)形成於晶粒(10)底部的側面,如圖10(l)所示。可重複類似的過程,將另一乾墨側面導體接腳(24)鋪在晶粒(10)頂部的側面,如圖10(m)所示。其他如沖壓,印刷,或濺射方法也可應用於形成側面導體接腳。電鍍常被用來在側面導體接腳(23,24)上鍍上更多的導體材料。在圖10(m)中的晶粒(10)現在已是一個完成封裝的晶片(28),因為它已有導體接腳(23,24)可支持板級組裝。圖10(n)顯示在圖10(m)的晶片(28)的橫截面。圖10(m)中的晶片(28)的面積與晶粒(10)的面積大約相同；因此,圖10(m)中的晶片(28)是一個晶粒級封裝晶片。
以上所述的雖是用以說明本發明的特定實例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。例如,在上面實例中的側面導體接腳(23,24)是浸墨形成的乾墨導體。其他的製造方法,如沖壓,電鍍,濺射,化學鋪設,或其他方法也可以用來形成側面導體接腳。側面導體接腳所用的材料也不一定要是乾墨材料。圖10(h-j)中的例子,先用沾墨法,在形成側面導體接腳之前,將乾墨絕緣材料鋪於側面。沖壓,電鍍,旋轉,鋪光阻,或其他方法,當然可以用於形成側面絕緣體。側面絕緣體所用的材料也不一定要是乾墨材料。例如,光阻材料也適合側面絕緣體。圖10(o-s)的截面圖舉例說明其他可以用來形成側面絕緣體的製程。首先,將如圖10(e)所示的完成背面打薄後的矽基板(99)沿切割道(98)切割,如圖10(o)所示。如圖10(o)所示的第一次切割後,鋪絕緣層(62)以填補切割後的空間,如圖10(p)所示。環氧樹脂是可用於此應用程序的一種典型材料；這側面絕緣層最好混有如圖13(e)所示的表面顆粒。使用一片薄的切割刀,將圖10(p)中的結構沿切割道(98)第二次切割。這第二次切割除去切割道(98)內填充的絕緣材料的一部分,而讓絕緣材料(62)留在晶粒(7,10)的側面,如圖10(q)所示。圖10(q)的晶粒,可使用凸點包裝,或如圖10(k-m)所示的製程加入側面導體,而成為一個晶粒級封裝晶片。
以上所述的雖是用以說明本發明的特定實例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。例如,在上面的例子中,晶粒(7,10)在圖10(o)所示的第一次切割後仍然在膠帶(31)上,這樣,晶粒之間的空間是受限於第一次切割的間隔。另一種方法是切割後重新安排晶粒,這樣,晶粒之間的空間不再是受限於第一次切割的間隔。圖10(r)舉例說明另一個舖置側面絕緣體的製程。切片後,從圖10(g)或圖10(o)的結構為起點,可以用濺射或其他薄膜處理方法將絕緣層(32)鋪於背面及晶粒(7,10)之間以產生側面絕緣體,如圖10(r)所示。如果這個絕緣層(32)可沿切割道(98)分開,就不需要用第二次切割來分開晶粒(7,10)。圖10(s)說明另一個例子。從圖10(g)的結構為起點,用絕緣體薄膜生長過程,使氧化矽和/或氮化矽薄膜(65)長在暴露的矽側面上,形成側面絕緣體。此方法允許選擇性的長絕緣體薄膜在裸露的矽上。圖10(r)或圖10(s)的晶粒已完成準備,可使用如圖10(k-m)所示的製程加入側面導體,而成為一個晶粒級封裝晶片。在上面的例子中矽基板朝下,類似的方法當然是適用矽基板朝上的製程。
圖10(a-s)舉例說明形成側面絕緣體和側面導體接腳以製造晶粒級表面安裝封裝的製程。表面安裝封裝的“側面”的定義,是(a)一個表面,而該表面與表面安裝封裝的焊接面至少有一個共同邊緣,及(b)該表面與焊接面有不同的角度。側面通常是近乎垂直於表面安裝封裝的焊接面,但可以有例外。焊接面是設計來面對板級組裝後的電路板的一個表面。對於晶粒級表面安裝封裝,其焊接面通常是與其內的矽基板的表面相同的或相對的表面,但可以有例外。“側面絕緣體”是鋪於表面安裝封裝側面上的絕緣體,用於提供矽基板和側面導體之間的電子絕緣材料。側面絕緣體所用材料的例子包括：乾墨絕緣體,光阻材料,或有表面顆粒的絕緣體。對於模晶粒級包裝,側面絕緣體最好薄於100微米。一個“側面導體接腳”是一個包括鋪於表面安裝封裝的表面上的導體,並從表面安裝封裝的焊接面延伸到側面的導體接腳。通常側面導體接腳會從焊接面經過一個或多個側面一路延伸到與焊接面相對的表面。有時一個側面導體接腳可能不是一路延伸到與焊接面相對的表面,但此專利申請定義的側面導體接腳至少要延伸到一個側面的深度的60%。舉例來說,在圖3(i-k),圖4(g,h),圖10(m),圖11(f),圖12(a-k),和圖15(h)中的導體接腳是“側面導體接腳”,而圖2(e,f),圖3(g,h),和圖5(c)中的導體接腳則不是“側面導體接腳”。顯示在圖3(g.h)中的導體接腳是“邊緣導體接腳”,但不是“側面導體接腳”,因為沒有延伸到晶片的側面。如果導體接腳延伸到至少一個表面安裝封裝側面厚度(RH,RH1)的60%,才是“側面導體接腳“。為了實現較小尺寸和較好的力學性能等優勢,側面導體接腳總是包含鋪於表面安裝封裝的表面上的導體。金屬針,凸點,球,或其他附到側面,但沒有鋪於側面的表面上,的結構,不是“側面導體接腳”。例如,圖2(e)顯示一個金屬針連接到一個封裝晶片的側面,這樣的結構不是“側面導體接腳”,而他們也沒有側面導體接腳的優勢。導體接腳是晶片級的電子連接,因此,在板級組裝時添加的電路連接不是導體接腳。
目前的晶粒級封裝晶片一般是用凸點製程放置導體球(501)或凸點於矽基板表面上,如圖5(a-c)的例子所示。圖5(d)是一簡化的截面圖,顯示圖5(c)的晶片安裝在印刷電路板(530)時的結構。通常該晶片是上下顛倒翻轉,而導體球(501)對齊印刷電路板(530)上的焊接板(531),如圖5(d)所示。通常用焊接膏(532)形成導體球(501)和焊接板(531)之間的粘接。通常安裝過程中產生的機械應力會使導體球(501)變形,如圖5(d)所示。球與球的間距(Dbb)通常限制於印刷電路板技術。現今的技術通常需要Dbb達到或超過0.4毫米大。這個球與球的間距(Dbb)對於許多IC往往增加了面積。因此,晶片的成本的降低往往是限制於球與球的間距(Dbb)。圖5(e)截面結構圖所示的晶片(540),與圖5(d)所示的晶片有相同的功能,不同的是這晶片採用邊緣導體接腳(542),而不是凸點的球。在這個例子中,採用側面導體的晶片(540)也安裝在如圖5(d)所示的相同的印刷電路板(530)上相同的焊接板(531)上。側面導體接腳(542)通常包括焊膏,所以不需額外的焊膏。這側面導體接腳(542)上的焊接膏(543),在電路板組裝後,通常會流到印刷電路板(530)上的焊接板(531)上,如圖5(e)所示。比較圖5(d)和圖5(c)可看到側面導體接腳的優點。由於除去了球與球之間距造成的限制,採用側面導體接腳(542)的晶片(540)內的矽晶粒(541)之面積通常可小於採用凸點封裝的晶片內的矽晶粒(200)之面積；由於同樣的原因,晶片面積也較小。圖5(d)所示的機械結構很複雜的,而圖5(e)所示的機械結構是緊實的-導致較好的機械強度,更好的熱性能,和更好的可靠性。側面導體接腳的寄生阻抗也通常比凸點晶片的低。因此,採用側面導體接腳的晶粒級表面安裝封裝,通常可以在成本,尺寸,機械強度,可靠性,電性,和熱性能等各方面優於功能相當的凸點晶片。
以上所述的雖是用以說明本發明的特定實例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。例如,圖5(e)中晶片的焊接面也是矽晶粒的正面,而反面也可以是焊接面。圖10(a-n)舉例說明了製造內含單一矽晶粒的表面安裝封裝的製造製程,而類似的製造製程也適用於內含多個晶粒並使用側面導體接腳的一個晶片,如圖11(a-f)的簡化符號圖所示。
圖11(a)是一個包括多個晶粒的單晶矽基板(49)的簡化視圖。圖11(b)所示的是圖11(a)中的矽基板(49)上的四個晶粒(50-53)的放大圖。相鄰的晶粒是以切割道(48)分開。在這個例子中,每個晶片包括積體電路記憶體元件。記憶體元件的結構是非常複雜的,所以用符號框圖來表示記憶體元件。記憶體元件的典型例子是快閃記憶體,唯讀記憶體(ROM),動態隨機記憶體(DRAM)和靜態隨機記憶體(SRAM)。如圖11(b)的符號框圖所示,一個典型的記憶體元件具有一個或多個記憶體陣列,控制電路,以及數據輸入和/或輸出(I/O)電路。在這個例子中,每個記憶體元件還具有一個晶粒選擇信號(Sd),允許外部電路選擇性地控制在晶粒內的記憶體元件。所有I/O控制,晶粒選擇信號,及記憶體元件的電源,都連接到接合墊(41)以提供外部連接到半導體基板上的IC的開口。在IC製造過程已經完成後,側面導體接腳(42)被印刷或鋪設於表面,形成接合墊(41)到晶粒(50-51)邊緣的連接。晶粒選擇信號(Sd)用側面導體接腳(Sdm0-Sdm3)連接到晶粒邊緣不同的位置,如圖11(c)所示。側面導體接腳(42,Sdm0-Sdm3)形成後,印刷絕緣體保護膜(44)以覆蓋主動元件,如圖11(c)所示。用於絕緣體保護膜的典型材料是塑料或環氧樹脂。使用在圖10(d-g,s)所示的流程,除了側面導體接腳(42,Sdm0)露出的位置之外,本發明可以用絕緣體(44,45)包裹模晶粒(50),如圖11(d)的象徵性三維圖所示。其他晶粒(51-53)可以用類似的方式準備。圖11(e)顯示4晶粒(50-53)疊在一起時的例子。在不同的晶粒(50,51)上相同的信號的側面導體接腳(42,54)對齊在同一直線上,但不同的晶粒上的選擇信號(Sdm0-Adm3)不對齊在同一條直線上,如圖11(e)所示。使用類似圖10(k-m)中例子的過程,側面導體接腳(59,Ps0-Ps3)可用以形成一個堆疊多個記憶體晶粒的晶片,如圖11(f)所示。通常用電鍍將額外的導體材料鍍在側面導體接腳上。左側面的側面導體接腳(Ps0-Ps3)用於選擇性地控制在不同的晶粒(50-53)的記憶體元件。圖11(f)的記憶體晶片面積約等於一個記憶體晶粒的面積,然而其存儲容量等於多個記憶體晶粒存儲容量的總和。而且,還可以上下堆疊多個圖11(f)的晶片成為一個高容量的記憶體晶片堆,而佔據很小的電路板面積。因此,側面導體接腳可非常有效的生產高容量的記憶體晶片或記憶體系統。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。除了差分放大器或記憶體元件,側面導體接腳適用於種類繁多的積體電路晶片,如圖12(a-k)中的例子所示。為了清晰起見,象徵性的原理圖或方框圖用來表示在圖12(a-k)中的積體電路或電子元件。
圖12(a)顯示一個包含一個二極體的一個矽晶粒(61)的表面安裝封裝(60)。在頂部和底部的側面導體接腳(62)提供二極體的外部電子連接。圖12(b)顯示另一包含一個雙向暫態電壓抑制二極體(PNNP TVS)的一個矽晶粒(63)的表面安裝封裝(87)。在這個例子中的側面導體接腳(86)覆蓋晶片(87)的三個側面,而不是一個側面,如圖12(b)所示。圖12(c)的例子顯示一個外部結構類似圖12(b)的晶片包含背對背崩潰二極體的矽晶粒(64),用以支持類似在圖12(b)的TVS二極體的功能。圖12(d)顯示包含一個內有一個雙接面電晶體(NPN)的矽晶粒(66)的表面安裝封裝(65)。側面導體接腳(67,68)提供雙接面電晶體的外部電子連接。圖12(e)顯示一個內有一個場效應電晶體(FET)的矽晶粒(71)的表面安裝封裝(70)；側面導體接腳(67-69)提供該場效應電晶體(FET)三個端極和底極的外部電子連接。圖12(f)的例子顯示一個與圖12(e)的晶片外部結構類似的晶片,包含一個內有一個積體電路的緩衝器或放大器的矽晶粒(80)；側面導體接腳提供該緩衝器或放大器的輸入,輸出,電源,和地線的外部連接。圖12(g)顯示一個內有一個ESD/EMI電路的矽晶粒(73)的表面安裝封裝(72)；側面導體接腳(74)提供該ESD/EMI電路的外部電子連接。圖12(h)顯示一個外部結構類似圖12(g)的表面安裝封裝,該晶片包含一個內有一個運算放大器的矽晶粒(75)；側面導體接腳(74)提供該運算放大器的外部電子連接。圖12(i)顯示一個內有一個無線電頻率(RF)積體電路的矽晶粒(77)的表面安裝封裝(76)；側面導體接腳(78-79)提供該RF積體電路的外部電子連接。圖12(j)顯示一個外部結構類似圖12(i)的表面安裝封裝,該晶片包含一個內有一時鐘電路的矽晶粒(85)。圖12(k)顯示一個內有一個74系列的積體電路的矽晶粒(81)的表面安裝封裝(76)；在這個例子中,它是一個7400 4-NAND邏輯電路晶片；側面導體接腳(82)提供該電路的外部電子連接。圖12(a-k)中的所有晶片,其面積都很接近矽晶粒面積。因此,側面導體接腳使它們能夠成為晶粒級表面安裝封裝。
以上顯示側面導體接腳實際應用於提供包含主動電子元件的矽基板的外部電子連接的例子。主動電子元件,根據本專利申請所使用的定義,是電子二極體或三極管。內有主動電子元件的矽基板的表面安裝封裝,可使用側面導體接腳而使其面積大致相同於或小於相當I/O數量的標準0402或0201或01005的電阻晶片的面積。面積小於最小的電阻晶片也是可以實現的。對內有主動電子元件的矽基板的晶片,調整其側面導體接腳的位置,使這些表面安裝封裝的接腳位置兼容於標準的0402,0201,01005,或其他標準電阻晶片的接腳位置是非常有利的。使晶片尺寸類似於標準電阻晶片的尺寸可允許本發明的晶片有彈性可使用現有的電阻晶片的機器,而顯著的節省運營成本。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。例如,在上面的例子常使用印刷技術,然而其他的技術也適用於本發明的表面安裝封裝。
圖13(a-c)的例子說明如何使用光阻材料於電子元件。圖13(a)顯示一個有水平切割道(101)和垂直切割道(102)的晶圓(100)。通常光阻材料(105)先被鋪設於晶圓(100)背面,如圖13(b)所示。並旋轉晶圓以使光阻(105)佈於整個晶圓(100),如圖13(c)所示。光阻(105)厚度通常可控制於旋轉速度。圖13(d)的象徵性截面圖顯示光阻層(105)鋪設於矽基板(100)的表面上。有時會故意使表面粒子(110)佈於尚未硬化的光阻(105)表面上,如圖13(e)所示。表面顆粒可以提供光阻層表面粗糙度,以提高導體層或其他表層的附著力。表面顆粒還可以提高機械性能和熱性能。在這個例子中,表面顆粒(110)的基礎層是光阻(105)層。光阻材料的一個例子是由IBM開發的SU-8光阻。可照射紫外光使SU-8光阻硬化。其他材料,如墨水,塑膠,環氧樹脂,塑料,電介質,或陶瓷材料也可以用來作為表面顆粒的基礎層。表面顆粒,根據本專利申請所使用的定義,是(a)平均直徑小於50微米的粒子,(b)故意佈於基礎層表面上以提供表面粗糙度的粒子,以及(c)成分不同於基礎層成分的粒子。表面顆粒的典型材料是陶瓷材料,如氧化鋁顆粒。
除旋轉,光阻也可以可用塗刷,印刷,沾墨,或其他方法佈於基板上。圖13(f)顯示其中方法,將樣品(113)側面沾到一個佈於平面(111)上的光阻層(115)。側面絕緣體可使用這種沾光阻的方法製造。有時會故意使表面粒子佈於側面絕緣體上,形成如圖13(e)所示的結構。
在實施上述發明的過程中,發現相關的方法可用於通孔連接,因而發展以下的衍生發明。圖15(a-l)的簡化圖舉例說明形成通孔連接的程序。圖15(a)顯示,使用類似圖14(a-c)所示的現有方法在一個矽基板(120)上打開通孔(121)後的截面圖。圖15(b)的象徵性截面圖顯示,光阻材料(150)覆蓋基板(120)的兩個表面並填充通孔(121)。依據光罩(151)的圖案,光阻材料(150)選擇性的暴露在輻射(152)下,如圖15(c)所示。在這個例子中的光阻是一種反光阻,暴露在輻射下的光阻材料(159)成為耐清洗的光阻材料；也可用正光阻,但光罩(151)的圖案要黑白相反。在清洗過程後,留在矽基板(120)上的顯影光阻材料(159)成為電絕緣體。此外,通孔(156,158)被打開於顯影光阻材料(159)內,如圖15(d)的截面圖和圖15(e)的俯視圖所示。比較由圖14(e-j)所示的流程,傳統方法使用顯影光阻材料(123)為遮罩以依據微影製程界定通孔(127)的形狀,而在蝕刻過程完成後清除顯影光阻材料(123),如圖14(i)所示。對圖15(b-e)所示的本發明的實例,顯影光阻材料(159)仍然留下作為元件的一部分,而且它們直接用於形成通孔(156,158)。顯影光阻材料可以製成高精度複雜的形狀。直接使用顯影光阻材料可達到最佳精度及更好的成本效益的。在上面的例子顯示,由於顯影光阻材料的準確性,在基板(120)內的一個通孔(121)可以打開一個以上的孔(158)。使用印刷,濺射,化學沈積,電鍍,和/或其他方法,可鋪設導體材料(155,157)於顯影光阻材料(159)所界定的通孔(156,158),形成通孔連接,如截面圖15(f)和俯視圖15(g)所示。側面導體接腳也可以用類似的方法製造。例如,本發明可以沿著用虛線標在圖15(f-h)的切割道(154),切割在圖15(f)右側的通孔(156)內的導體材料(155),而在基板(120)的側面形成側面導體接腳(155),如圖15(h)所示。為了清楚起見,本發明常使用簡化的符號來表示可以是非常複雜的結構,而圖中的結構往往並非按比例繪製。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。例如,在基板上或在顯影光阻材料內的通孔,其形狀可以是一個圓洞,一條溝,一個長縫,或其他形狀。通孔側面可以有圓潤的邊緣,非直角,階梯狀,或許多其他形狀。顯影光阻材料是用於通孔導體和基板之間主要的電子絕緣材料,但其他材料也可以結合顯影光阻材料支持相同的目的。例如,通孔周圍所有的側壁不一定都需要用顯影光阻材料；顯影光阻材料也不一定要函蓋通孔的完整深度。然而,本發明的通孔結構中顯影光阻材料應該函蓋一個通孔一半以上的深度。導體材料並不總是填充整個通孔。有時,導體材料可以是附在通孔側面的一層薄膜。如圖16(a-p)的範例程序所示,通孔不一定在單一的過程中打通。
圖16(a)是一矽基板(120)的截面圖。在圖15(a-h)和圖16(a-p)中的例子,電器元件,如積體電路,三極管,二極體,電容,電阻,和/或其他元件可能已建立在矽基板(120)；但這些組件沒有繪於那些圖中。在這個例子中,各種形狀的淺孔(141-143)被打開於基板的正面,如截面圖16(b)和俯視圖16(c)所示。本發明所使用的術語,淺孔,是一個不完全穿透基板的洞,與通孔相對。可以用以打開淺孔的製程,如蝕刻技術,切割,激光切割,和/或離子束銑削。打開淺孔通常可以比打開通孔精確。為形成覆蓋那些淺孔(141-143)的絕緣材料,光阻材料(160)鋪設於基板表面上,如圖16(d)所示。根據光罩(140)所界定的模式,光阻材料(160)選擇性的暴露於輻射(144),如圖16(e)所示。在這個例子中的光阻是一種反光阻,暴露在輻射下的光阻材料(162)成為耐清洗的光阻材料；也可用正光阻,但光罩(151)的圖案要黑白相反。在清洗過程後,顯影光阻材料(162)留在矽基板(120)上,而其餘的光阻材料被洗走,如圖16(f)所示。在此過程中,各種形狀的孔(147-149)打開於顯影光阻材料(162)內。其他類型的方法,如氧化,也可用於製造這絕緣層(162)。形成絕緣層後,導體薄膜(131,132)被鋪設於正面,如截面圖16(g)和俯視圖16(h)所示。在這個例子中,兩個導體薄膜(131,132)被界定為長邉指向不同方向的長方形。沒有導體薄膜鋪在狹縫形孔(149)中,如圖16(g,h)所示。
完成上述在基板正面的製程後,在基板的背面打開淺孔(133,134),如圖16(i)的截面圖和圖16(j)的底視圖所示。切割,蝕刻,激光切割,離子束銑削,和/或其他方法可用於打開淺孔。這些孔(133,134)打開了足夠的深度,可達到正面的淺孔(141-143),絕緣體(162),和導體薄膜(131,132),如圖16(i)所示。將光阻材料(161)鋪設於背面,如圖16(k)所示,然後用光罩(145)界定的輻射(146)照射背面的光阻材料(161),如圖16(l)所示。在這個例子中的光阻是一種反光阻,暴露在輻射下的光阻材料(162)成為耐清洗的光阻材料；也可用正光阻,但光罩(151)的圖案要黑白相反。在清洗過程後,顯影光阻材料(166)留在矽基板(120)背面,而其餘的光阻材料被洗走,如圖16(m)所示。在此過程中,各種形狀的孔(167-169)打開於顯影光阻材料(166)內。從正面打開的淺孔(147-149)與從背面打開的淺孔(167-169)結合而成絕緣材料內的通孔。這種結構使更多的正面面積可用來建立電子元件,還可以取得更好的精確度。成本效益是另一個優勢。導體薄膜(137,138)可鋪於背面,從背面的孔(167-168),與正面導體薄膜(131,132)相結合,形成通孔連接,如圖16(n)的截面圖和圖16(o)的底視圖和圖16(p)的俯視圖所示。這種導體薄膜可用濺射,印刷,電鍍,化學金屬加工,和/或其他方法可鋪設。在這個例子中,背面導體薄膜(137,138)被界定為長方形,而其長邉垂直於正面導體薄膜(131,132)長方形的長邉,以提供更好的對準公差,如圖17(h,i)所示。在這個例子中,沒有導體薄膜鋪在狹縫形孔(169)中,所以從背面形成的狹縫形孔(169)與從正面形成的狹縫形孔(149)結合成狹縫形的通孔,如圖16(n-p)所示,以支持切割道的功能。使用這種方法打開的切割道在正面的開口(149)可以很窄-例如,窄於10微米-使切割道可以顯著的比傳統切割道窄。使用這種方法甚至有可能創造一個沒有正面切割道的晶片。
以上所述的雖是用以說明本發明的特定實施例,對那些具有相關技術的人,其他的修改和變化將成為明顯。因此,本文討論的具體實施方案不應成為本發明之範疇的限制。例如,正面絕緣體可以不使用顯影光阻材料製造。可選擇使用典型的積體電路製造製程,製造這些正面結構。因此,絕緣體通孔不一定完全在顯影光阻材料內部形成。當超過一半的通孔是由顯影光阻材料所界定時,通常就可看出本發明的優點。打開較小的正面孔和較大的背面孔通常是有利的,這種結構使更多的正面面積可用來建立電子元件。在上面的例子所示的結構為清晰而被簡化。正面結構和背面結構可以有種類繁多的形狀。導體材料並不總是完全填充通孔。背面孔可以達到多個正面孔或正面孔的一部分以形成通孔。正面孔也可以達到多個背面孔或背面孔的一部分以形成通孔。本發明的一個通孔,也可以建立在兩個以上的步驟。
圖17(a)是一個包括多個晶粒的單晶矽基板(49)的簡化視圖。圖17(b)顯示了圖17(a)中的矽基板上的四個晶粒(170-173)的放大圖。相鄰的晶粒是以切割道(174,175)分開。在這個例子中,在每個晶片中的積體電路包括積體電路記憶體裝置(Mem),邏輯電路(Lg),電源接合墊(Pr),和地線接合墊(Gn)。積體電路的結構非常複雜,簡化的符號框圖被用來表示它們。記憶體元件的典型例子是非依電性記憶體,動態隨機記憶體(DRAM),和靜態隨機記憶體(SRAM)。
IC製造過程完成後,邊緣導體接腳(177)和通孔連接(179)製造於晶粒(170-173)上,如圖7(c)所示。在這個例子所示的水平切割道(175)窄於圖11(b)所示的例子,因為本發明可以使用圖16(n)所示的切割道。使用在上面的例子中披露的結構(131,132,137,138)可在小面積中製造大量的通孔連接(179)。在這個例子中,邊緣導體接腳(177)是用類似如圖15(h)所示的例子中的結構(155)所製造。晶圓級處理後,在晶圓(49)上的晶粒(170)被分割成具有如三維符號圖17(d)所示的結構的單獨晶粒。圖17(e)顯示4晶粒(170-173)疊在一起時的例子。晶粒疊的電源和地線是連接於邊緣導體接腳(177)。晶粒間的訊號連接大多數是藉通孔連接(179)達成,而無需使用接合墊,因此,這些積體電路元件(170-173)的面積效率比傳統方法更好。有時可在圖17(e)的晶粒疊之上放置另一個晶粒(IOC),如圖17(f)所示。這晶粒(IOC)上有通孔連接(179)與其他晶粒(170-173)連接,接合墊(IOP)以支持外部連接,和輸入/輸出(IO)的控制電路以控制輸入/輸出活動。這樣分開核心電路與輸入/輸出電路,可以實現顯著的成本節約。
圖17(g)的簡化圖顯示圖17(f)中的晶粒疊使用的通孔連接(179)的截面圖。在每個晶粒(IOc,170-173)上之通孔連接的結構類似圖16(n)中的結構。每個晶粒上的正面導體薄膜(131-132)與疊於其上的晶粒的背面導體薄膜(137,138)連接，形成通過晶粒疊(IOc,170-173)之電子連接。這樣的通孔連接(179)的阻抗通常遠低於傳統的跨晶粒連接的阻抗，可允許傳統方法無法實現的高速通訊。以上的通孔連接被設計來容忍對齊時的誤差。圖17(h)的俯視圖顯示8正面導體薄膜(131-132)與8背面導體薄膜(137,138)完美連接時的情形。每對導體薄膜(131,137)(132,138)的形狀指向不同的方向，所以，當對齊不完美時，如圖17(i)所示，電子連接仍然有效。
以上所述的雖是用以說明本發明的特定實施例，對那些具有相關技術的人，其他的修改和變化將成為明顯。因此，本文討論的具體實施方案不應成為本發明之範疇的限制。例如，在上面的例子所示的正面和背面導體薄膜對齊在同一垂直線上，而他們可以在不同的地點堆放；這些導體薄膜的形狀也不必為長方形。在上面的例子中的通孔連接只用於晶粒疊內晶粒之間的通訊，而通孔連接也可以支持外部通訊。
以上所述的雖是用以說明本發明的特定實施例，對那些具有相關技術的人，其他的修改和變化將成為明顯。因此，以下的申請專利範圍包含符合本發明的精神與範圍的修改和變化。
100．．．晶圓
101．．．水平切割道
102．．．垂直切割道
105．．．光阻
110．．．表面粒子
111．．．平面
113．．．樣品
115．．．光阻層
120．．．矽基板
121．．．通孔
122．．．絕緣材料
123．．．光阻材料
124．．．光罩
125．．．輻射
126．．．輻射區光阻材料
127．．．通孔
128．．．導體薄膜
131．．．導體薄膜
132．．．導體薄膜
133．．．淺孔
134．．．淺孔
137．．．導體薄膜
138．．．導體薄膜
140．．．光罩
141~143．．．淺孔
144．．．輻射
145．．．光罩
146．．．輻射
147~149．．．孔
150．．．光阻材料
151．．．光罩
152．．．輻射
154．．．切割道
155．．．導體材料(側面導體接腳)
156．．．通孔
157．．．導體材料
158．．．通孔
159．．．光阻材料
160．．．光阻材料
161．．．光阻材料
162．．．光阻材料
167~169．．．淺孔
170~173．．．晶粒
174．．．切割道
175．．．切割道
177．．．邊緣導體接腳
179．．．通孔連接
200．．．晶粒
201．．．崩潰二極體
202．．．電容
203．．．電阻
208．．．切割道
209．．．單晶半導體晶圓
210．．．通道
211．．．接合引線
212．．．接合墊
214．．．外部金屬針(封裝引腳)
215．．．金屬線(引線架)
216．．．接地線接合墊
218．．．接合引線
219．．．積體電路封裝
222．．．半導體元件
242．．．BGA基板
245．．．金屬球
246．．．金屬線
247．．．通孔
248．．．墊片
249．．．焊接球
300．．．基板
301．．．導體
302．．．薄膜電阻
303．．．保護絕緣層
304．．．電極層
305．．．側面導體
310．．．晶片
365．．．邊緣導體接腳
368．．．晶片
370．．．晶片
378．．．晶片
380．．．晶片
385．．．凹槽
400．．．晶片
401．．．導體
404．．．絕緣層
405．．．電極層
469．．．塑模基板
475．．．邊緣導體接腳
476．．．邊緣導體接腳
477．．．邊緣導體接腳
485．．．I/O邊緣導體接腳
486．．．地線邊緣導體接腳
487．．．電源線邊緣導體接腳
489．．．晶片
498．．．滾筒
499．．．晶片
501．．．導體球
503．．．保護層
505．．．保護層
507．．．凸點下金屬層(UBM)
530．．．印刷電路板
531．．．焊接板
532．．．焊接膏
540．．．晶片
541．．．晶粒
542．．．側面導體接腳
543．．．焊接膏
601．．．基板
602．．．導體層
603．．．非單晶半導體
604．．．非單晶半導體
605．．．屏蔽層
610．．．電子二極體
611．．．印刷絕緣層
612．．．導體層
615．．．絕緣層
701．．．基板
702．．．(第一層)非單晶半導體
703．．．(第二層)非單晶半導體
710．．．電子二極體
711．．．絕緣體保護層
712．．．導體
801．．．基板
802．．．模具
803．．．滾筒
804．．．印刷圖案
805．．．材料
811．．．基板
812．．．印刷頭
813．．．墨水
815．．．圖案
830．．．基板
831．．．墨線
833．．．模式
891．．．基板
893．．．滾軸
894．．．模式
895．．．模式
901．．．電路板
902．．．表面導體線
903．．．(第一層)非單晶半導體
904．．．(第二層)非單晶半導體
905．．．絕緣體保護層
909．．．電子二極體
7~10．．．晶粒
12．．．乾墨側面絕緣層
14．．．絕緣體保護膜
21．．．乾墨側面絕緣層
23．．．乾墨側面導體接腳
24．．．乾墨側面導體接腳
27．．．油墨
28．．．晶片
29．．．油墨導體線
31．．．膠帶
32．．．絕緣層
41．．．接合墊
42．．．側面導體接腳
44．．．絕緣體保護膜
45．．．絕緣體
48．．．切割道
49．．．矽基板
50~53．．．晶粒
54．．．側面導體接腳
59．．．側面導體接腳
60．．．表面安裝封裝(晶片)
61．．．矽晶粒
62．．．絕緣層
63．．．矽晶粒
64．．．矽晶粒
65．．．氧化矽和/或氮化矽薄膜
66．．．矽晶粒
67．．．側面導體接腳
68．．．側面導體接腳
69．．．側面導體接腳
70．．．表面安裝封裝(晶片)
71．．．矽晶粒
72．．．表面安裝封裝(晶片)
73．．．矽晶粒
74．．．側面導體接腳
75．．．矽晶粒
76．．．表面安裝封裝(晶片)
77．．．矽晶粒
78．．．側面導體接腳
79．．．側面導體接腳
80．．．矽晶粒
82．．．側面導體接腳
85．．．矽晶粒
86．．．側面導體接腳
87．．．表面安裝封裝(晶片)
98．．．切割線(切割道)
99．．．單晶矽基板
圖1(a-g)是電子二極體和ESD保護電路的原理圖；圖2(a-f)說明先前技術的ESD保護晶片的結構；圖3(a-k)簡化說明先前技術的電阻晶片印刷製程的象徵性圖；圖4(a-i)是簡化的象徵性圖，舉例說明如何使用電阻晶片的印刷製程以封裝ESD保護晶片；圖5(a-e)是簡化的象徵性圖，舉例說明如何使用導體接腳的錫球以封裝另一ESD保護晶片；圖6(a-i)是非單晶的電子半導體二極體製造製程的象徵性簡化圖；圖7(a-e)是簡化的象徵性圖，舉例說明另一種類型的非單晶半導體電子二極體製造製程；圖8(a-h)是簡化的象徵性圖,舉例說明電子印刷技術；圖9(a-d)是印刷在電路板上的非單晶半導體電子二極體之截面圖；圖10(a-s)是簡化的象徵性圖,舉例說明如何製造側面導體接腳在晶粒級表面安裝封裝；圖11(a-f)是簡化的象徵性圖,舉例說明如何運用側面導體接腳堆疊多個晶粒成為一個晶粒級表面安裝封裝；圖12(a-k)舉例說明邊側面體接腳如何運用於不同類型的主動元件和積體電路；圖13(a-f)顯示使用光阻作為絕緣材料的例子；圖14(a-l)說明先前技術的通孔製造程序；圖15(a-h)是簡化的象徵性圖,舉例說明本發明的顯影光阻材料被用來形成通孔的程序；圖16(a-p)是簡化的象徵性圖,舉例說明如何從半導基板的兩面開孔以形成通孔的製造程序；以及圖17(a-i)顯示使用本發明的通孔連接以堆疊積體電路晶粒的例子。
120‧‧‧矽基板
121‧‧‧通孔
154‧‧‧切割道
155‧‧‧側面導體接腳
157‧‧‧導體材料
158‧‧‧通孔
159‧‧‧光阻材料

Claims (20)

  1. 一電子元件,包含：一矽基板；至少一通孔，位在該矽基板上；鋪設於該矽基板上的該通孔內部的一顯影光阻材料；該顯影光阻材料內的一個孔,且該孔延伸的深度超過該矽基板上的該通孔的一半的深度；以及一通孔導體材料,該導體材料經由該顯影光阻材料內的該孔,提供由該矽基板正面通到該矽基板背面的電子連接。
  2. 如請求項1所述之電子元件，其中該矽基板上的該通孔內部的該顯影光阻材料界定兩個或兩個以上的該孔,且該等孔延伸的深度超過該矽基板上的該通孔的一半的深度。
  3. 如請求項1所述之電子元件，其中該矽基板上的該通孔,是從該矽基板正面打開的孔和從該矽基板背面打開的孔組合而成的通孔。
  4. 如請求項1所述之電子元件，其中該通孔導體材料在該矽基板的側面形成導體接腳。
  5. 如請求項1所述之電子元件，更包含位於該矽基板上的至少一積體電路。
  6. 如請求項5所述之電子元件，更包含位於該矽基板上的至少一記憶體元件。
  7. 如請求項6所述之電子元件，其中該記憶體元件係為動態隨機記憶體元件。
  8. 如請求項6所述之電子元件，其中該記憶體元件係為非依電性記憶體元件。
  9. 如請求項6所述之電子元件，其中該記憶體元件係為靜態隨機記憶體元件。
  10. 一種在矽基板上製造電子元件的方法,包含以下步驟：在一矽基板上打開至少一通孔；將顯影光阻材料鋪設於該通孔內；在該顯影光阻材料內界定至少一個孔,且該孔延伸的深度超過該矽基板上的該通孔的一半的深度；以及鋪設一通孔導體材料,該導體材料經由該顯影光阻材料內的該孔, 提供由該矽基板正面通到該矽基板背面的電子連接。
  11. 如請求項10所述之方法，更包括：在該矽基板上的該通孔內部的該顯影光阻材料內界定兩個或兩個以上的該孔,且該等孔延伸的深度超過該矽基板上的該通孔的一半的深度。
  12. 如請求項10所述之方法，其中在該矽基板上打開該通孔的步驟,該步驟更包括：一個從該矽基板正面打開孔的步驟,和一個從該矽基板背面打開孔的步驟,且該兩個孔單獨時的深度皆不深於該矽基板的深度,然而從該矽基板正面打開的孔和從該矽基板背面打開的孔組合而成在該矽基板上的該通孔。
  13. 如請求項10所述之方法，更包括：使用一通孔導體材料形成該矽基板側面導體接腳的一個步驟。
  14. 如請求項10所述之方法，更包括在該矽基板上製造至少一積體電路元件的步驟。
  15. 如請求項14所述之方法，更包括在該矽基板上製造記憶體元件的步驟。
  16. 如請求項15所述之方法，其中該記憶體元件係為動態隨機記憶體元件。
  17. 如請求項15所述之方法，其中該記憶體元件係為非依電性記憶體元件。
  18. 如請求項15所述之方法，其中該記憶體元件係為靜態隨機記憶體元件。
  19. 一種在矽基板上打開通孔的方法,包括以下步驟：從一矽基板的正面打開一個第一孔,且該第一孔的深度淺於該矽基板的深度；從該矽基板的背面打開一個第二孔,且該第二孔的深度淺於該矽基板的深度；以及從該矽基板正面打開的該第一孔和從該矽基板背面打開的第二孔組合而成在該矽基板上的通孔。
  20. 如請求項19所述之方法，其中從該矽基板的正面打開的該第一孔窄於10微米。
TW101109166A 2012-04-18 2012-04-18 高面積效率的電子元件及其製造方法 TWI459531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101109166A TWI459531B (zh) 2012-04-18 2012-04-18 高面積效率的電子元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101109166A TWI459531B (zh) 2012-04-18 2012-04-18 高面積效率的電子元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201344868A TW201344868A (zh) 2013-11-01
TWI459531B true TWI459531B (zh) 2014-11-01

Family

ID=49990318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109166A TWI459531B (zh) 2012-04-18 2012-04-18 高面積效率的電子元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI459531B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510741B2 (en) * 2016-10-06 2019-12-17 Semtech Corporation Transient voltage suppression diodes with reduced harmonics, and methods of making and using
WO2020242661A1 (en) 2019-05-24 2020-12-03 Applied Materials, Inc. Substrate support carrier with improved bond layer protection
US11508729B2 (en) 2020-09-24 2022-11-22 Nanya Technology Corporation Semiconductor die with decoupling capacitor and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741829A (en) * 2005-08-05 2007-11-01 Micron Technology Inc Methods of forming through-wafer interconnects and structures resulting therefrom
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
US20100030898A1 (en) * 2008-08-01 2010-02-04 Fujitsu Limited Network setting method and network setting apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
TW200741829A (en) * 2005-08-05 2007-11-01 Micron Technology Inc Methods of forming through-wafer interconnects and structures resulting therefrom
US20100030898A1 (en) * 2008-08-01 2010-02-04 Fujitsu Limited Network setting method and network setting apparatus

Also Published As

Publication number Publication date
TW201344868A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
US8368228B2 (en) Area efficient through-hole connections
US8710645B2 (en) Area reduction for surface mount package chips
US20110133337A1 (en) Area reduction for surface mount package chips
EP1416529B1 (en) Manufacturing method of semiconductor device
CN103348443B (zh) 高密度三维集成电容器
EP2704189B1 (en) Semiconductor device
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US8709945B2 (en) Area efficient through-hole connections
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
KR20080001395A (ko) 반도체 패키지 및 그 제조 방법
KR20070088050A (ko) 반도체 소자의 패드부
TWI459531B (zh) 高面積效率的電子元件及其製造方法
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
CN101026140A (zh) 半导体元件形成用衬底及半导体元件的制造方法
US8365398B2 (en) Accurate alignment for stacked substrates
US20110089557A1 (en) Area reduction for die-scale surface mount package chips
TW201032307A (en) Window type semiconductor package
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
US20110089541A1 (en) Area reduction for electrical diode chips
KR20040100770A (ko) 반도체 패키지장치 및 그 제조 방법
US20110089542A1 (en) Area reduction for electrical diode chips
US20190287909A1 (en) Integrated Circuit Packaging Structure and Method
JP4668814B2 (ja) 半導体装置
JPH10321791A (ja) オペアンプ装置
TWI824312B (zh) 矽電容器及半導體封裝