KR100754562B1 - 프린트배선판의 제조 방법 및 프린트배선판 - Google Patents

프린트배선판의 제조 방법 및 프린트배선판 Download PDF

Info

Publication number
KR100754562B1
KR100754562B1 KR1020067001844A KR20067001844A KR100754562B1 KR 100754562 B1 KR100754562 B1 KR 100754562B1 KR 1020067001844 A KR1020067001844 A KR 1020067001844A KR 20067001844 A KR20067001844 A KR 20067001844A KR 100754562 B1 KR100754562 B1 KR 100754562B1
Authority
KR
South Korea
Prior art keywords
hole
conductor
printed wiring
wiring board
forming
Prior art date
Application number
KR1020067001844A
Other languages
English (en)
Other versions
KR20060059985A (ko
Inventor
고히찌 오스미
가오루 고바야시
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060059985A publication Critical patent/KR20060059985A/ko
Application granted granted Critical
Publication of KR100754562B1 publication Critical patent/KR100754562B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

쓰루홀 도체를 포함하는 프린트배선판에 있어서, 서브트랙티브법에서도 애디티브법에서도 제조가능한 프린트배선판을 제공한다. 본 발명에 따른 프린트배선판(100)은 동박적층판(1)에 형성된 쓰루홀(5)의 표면 및 쓰루홀(5)의 개구부주변의 동박적층판(1)의 표면상에 형성되는 쓰루홀 도체(6)를 포함한다. 쓰루홀 도체(6)에는 포지티브형 감광성 수지(7)가 충전된다. 포지티브형 감광성 수지(7) 상 및 쓰루홀 도체(6) 상에는 덮개 도체(8)가 형성된다. 또한, 동박적층판(1)의 표면 상에는 회로 패턴(14)이 형성된다. 절연층(3)은 동박적층판(1)의 상면 상과 덮개 도체(8) 상과 회로 패턴(14) 상에 형성되어, 그 표면에서 덮개 도체(8)에 이르기까지 비아홀(16)을 형성한다. 비아 도체(10)는 비아홀(16) 및 그 개구부 주변인 절연층(3)의 표면상에 형성된다.
프린트배선판, 인쇄배선기판, 비아, 비아홀, 절연층, 스루홀, 쓰루홀, 감광성 수지

Description

프린트배선판의 제조 방법 및 프린트배선판{METHOD FOR MANUFACTURING PRINTED WIRING BOARD AND PRINTED WIRING BOARD}
본 발명은, 프린트배선판의 제조 방법에 관한 것으로, 더 상세히 설명하면, 쓰루홀(through hole) 도체를 포함하는 프린트배선판의 제조 방법에 관한 것이다.
최근, IC 칩들의 도체 패드간 피치가 좁아지면서, 프린트배선판의 고밀도 실장화가 진행되고 있다. 도 44(A)를 참조하면, 비아 도체(50)는 수지(60)를 덮고 또한, 쓰루홀 도체(51)의 원환부(annular potion; 511)에 접속되도록 형성된다. 쓰루홀 도체(51)의 내부 직경을 D51로 하고, 비아 도체(50)의 비아 직경을 D50으로 하면, D50 > D51의 관계가 성립되도록 비아 도체(50)가 형성된다. 비아 도체(50)를 쓰루홀 도체(51)와 접속시켜, 도통시키기 위해서이다.
프린트배선판의 고밀도 실장화를 위해서는, 쓰루홀 도체(51)의 내부 직경 (D51) 및 비아 도체(50)의 비아 직경(D50)을 작게 하는 것이 바람직하다. 비아 도체(50)의 소직경화는 가능하지만, 쓰루홀 도체(51)의 소직경화는 용이하게 할 수 없다. 도 44(B)에 도시한 바와 같이 쓰루홀 도체(51)의 내부 직경(D51)의 소직경화는 용이하게 할 수 없지만, 비아 도체(50)의 비아 직경(D50)은 작게 할 수 있기 때문에, D50 < D51의 관계를 갖는 비아 도체(50)를 형성할 수 있다. 비아 도체 (50)를 소직경화하면, 프린트배선판의 고밀도 실장도 가능하게 되지만, 이 경우 비아 도체(50)는 쓰루홀 도체(51)과 접속되지 않기 때문에 도통할 수 없다.
이상의 문제를 해결하기 위한 방법으로서, 도 44(C)에 도시한 바와 같이 수지(60)를 덮고 또한, 쓰루홀 도체(51)의 원환부(511)에 접속된 덮개 도체(52)를 형성하고, 덮개 도체(52) 상에 비아 도체(50)를 형성하는 방법이 있다. 이 경우, D50 < D51로 되더라도, 비아 도체(50)는 쓰루홀 도체(51)에 덮개 도체(52)를 통하여 도통된다. 따라서, 비아 도체(50)를 소형화할 수 있고, 프린트배선판을 고밀도 실장화할 수 있다.
그러나, 덮개 도체(52)를 포함하는 프린트배선판의 제조에서는, 쓰루홀(400)에 쓰루홀 도체(51)를 형성한 후, 그 쓰루홀 도체(51)가 형성된 쓰루홀(400)에 수지(60)를 매립하고, 그 후 덮개 도체(52)를 형성한다고 하는 공정을 포함한다. 그 때문에, 이하의 문제점을 갖는다.
(1) 쓰루홀 도체가 형성된 쓰루홀에 필름화된 열 경화형 수지를 라미네이션에 의해 매립한 경우, 불필요한 수지를 제거할 수 없다.
쓰루홀 도체가 형성된 쓰루홀의 수지 매립은, 일반적으로는 인쇄법(screen printing) 또는 라미네이션(lamination)으로 행해진다. 그러나, 덮개 도체를 포함하는 프린트배선판을 제조하는 경우에는, 라미네이션에 의한 수지 매립은 채용할 수 없다. 도 45에 도시한 바와 같이 라미네이션으로서는 쓰루홀 도체(51)가 형성된 쓰루홀(400)에 수지(60)를 매립하는 공정과, 베이스 기판(70)의 표면상으로 수지층(80)을 형성하는 공정이 동시에 행해진다. 그 때문에, 쓰루홀 도체(51)를 덮 도록 수지층(80)이 형성되고, 덮개 도체를 형성할 수 없다.
(2) 인쇄법에 의해 수지 매립을 행하는 경우, 애디티브법(additive method)에 의한 회로 패턴 형성을 행할 수 없다.
쓰루홀 도체가 형성된 쓰루홀의 수지 매립을 인쇄법에 의해 행하는 경우에 있어서, 회로 패턴 형성을 애디티브법으로 행할 때, 도 46(A)에 도시한 바와 같이 애디티브법으로서는 쓰루홀(400)의 표면을 구리도금하여, 쓰루홀 도체(51)를 형성하는 공정을 회로 패턴(90)을 형성하는 공정과 동시에 행한다. 계속해서, 도 46(B)에 도시한 바와 같이 쓰루홀 도체(51)가 형성된 쓰루홀(400)에 대하여 인쇄법에 의해 수지(60)를 충전(充塡)한다. 충전 건조후, 도 46(C)에 도시한 바와 같이 수지(60) 중, 쓰루홀 도체(51)의 원환부(511)의 표면보다 돌출되어 있는 부분을 벨트 샌더(belt sander) 등에 의해 연마한다. 연마할 때는, 원환부(511)의 표면상만 연마하는 것은 곤란하기 때문에, 쓰루홀 도체(51)의 개구부 주변에 형성된 회로 패턴(90)도 벨트 샌더에 의해 연마되어, 손상되어 버린다. 그 때문에, 인쇄법에 의해 수지 매립을 행하는 경우, 애디티브법에 의한 회로 패턴 형성을 행할 수 없다.
(3) 인쇄법에 의해 수지 매립을 행하는 경우에 있어서, 서브트랙티브법(subtractive method)에 의한 회로 패턴 형성을 행할 때, 회로 패턴의 정밀도를 확보할 수 없다.
쓰루홀 도체가 형성된 쓰루홀의 수지 매립을 인쇄법에 의해 행하는 경우에 있어서, 서브트랙티브법에 의해 회로 패턴을 형성할 때, 처음에, 도 47(A)에 도시한 바와 같이 표면에 구리 호일(72)을 포함하고, 쓰루홀(73)을 갖는 동박적층{銅張 積層(copper clad laminate); 71}을 준비한다. 다음으로, 도 47(B)에 도시한 바와 같이 쓰루홀(73)의 표면 및 구리 호일(72)의 표면상에 구리도금층(74)을 형성한다. 이 때, 쓰루홀(73)의 표면상에 형성된 구리도금층(74)은 원통형으로 된다. 또한, 구리도금층(74)이 형성된 쓰루홀(73)에 인쇄법에 의해 수지(60)를 충전하여, 충전 건조후, 연마한다. 연마후, 도 47(C)에 도시한 바와 같이 수지(60) 상 및 구리도금층(74) 상에 구리도금층(75)을 형성한다. 구리도금층(75)을 형성 후, 도 47(D)에 도시한 바와 같이 서브트랙티브법으로 회로 패턴(90)을 형성한다. 이 때, 쓰루홀 도체(51) 및 덮개 도체(52)도 형성된다.
이상의 공정으로 회로 패턴(90)이 형성되기 때문에, 회로 패턴(90)은 구리 호일(72), 구리도금층(74) 및 구리도금층(75)의 3층으로 구성된다. 그 결과, 회로 패턴(90)의 두께(T)를 얇게 할 수 없다. 회로 패턴(90)의 두께(T)가 두꺼우면, 회로 패턴(90)은 도 47(D)에 도시한 바와 같이 단면이 사다리꼴 형상이 되어, 형상의 정밀도를 확보할 수 없음과 함께 회로 패턴의 미세화가 어려워진다.
(4) 덮개 도체를 두껍게 할 수 없다.
인쇄법에 의해 수지 매립을 행하는 경우에 있어서, 서브트랙티브법에 의한 회로 패턴 형성을 행할 때, 전술한 바와 같이, 회로 패턴(90)을 얇게 할 필요가 있기 때문에, 구리도금층(75)으로 구성되는 덮개 도체(52)를 두껍게 형성할 수 없다. 그 때문에, 수지(60)와 쓰루홀 도체(51)와 동박적층판(71)과의 열팽창율의 차에 의해서 발생하는 왜곡이 덮개 도체(52) 상에 형성되는 비아 도체(도시되지 않음)에 영향을 준다.
특허문헌1: 특개2001-291956호 공보
특허문헌2: 특개평11-274730호 공보
발명이 해결하고자 하는 과제
본 발명의 목적은, 쓰루홀 도체를 갖는 프린트배선판에서, 애디티브법이나 서브트랙티브법이라고 하는 여러 가지 회로 패턴 형성법으로 제조 가능한 프린트배선판의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 회로 패턴의 정밀도를 확보할 수 있는 프린트배선판의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 비아 도체로의 왜곡을 경감할 수 있는 프린트배선판의 제조 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
본 발명에 따른 프린트배선판의 제조 방법은, 베이스 기판을 준비하는 공정과, 베이스 기판에 쓰루홀을 형성하는 공정과, 쓰루홀의 표면 및 쓰루홀의 개구부 주변의 베이스 기판의 표면상에 쓰루홀 도체를 형성하는 공정과, 포지티브형(positive) 감광성 수지를 쓰루홀 도체가 형성된 쓰루홀 내에 충전하고 또한, 쓰루홀 도체가 형성된 쓰루홀의 개구부 및 적어도 그 주변의 베이스 기판의 표면상에 형성하는 공정과, 포지트브형 감광성 수지를 베이스 기판의 위쪽에서 노광하여 현상하는 공정과, 포지티브형 감광성 수지의 현상 후, 쓰루홀 내에 충전된 포지티브형 감광성 수지를 덮고 또한, 쓰루홀 도체에 접속되는 덮개 도체를 형성하는 공정을 포함한다.
종래, 쓰루홀 도체가 형성된 쓰루홀에 수지를 인쇄법에 의해 충전하는 경우, 수지는 쓰루홀 도체가 형성된 쓰루홀에서 밀려 나오기 때문에, 밀려 나온 부분(즉, 불필요한 절연재)을 연마할 필요가 있었다. 본 발명에 따른 프린트배선판에서는, 쓰루홀 도체가 형성된 쓰루홀을 충전하는 수지로서 포지티브형 감광성 수지를 이용한다. 그 때문에, 인쇄법에 의해 포지티브형 감광성 수지를 쓰루홀 도체가 형성된 쓰루홀 내에 충전하고 또한 쓰루홀 도체가 형성된 쓰루홀의 개구부 및 적어도 그 주변의 베이스 기판의 표면상에 형성한 후, 노광 및 현상함으로써, 불필요한 포지티브형 감광성 수지를 용이하게 제거할 수 있다. 따라서, 연마 공정이 생략될 수 있다. 그 때문에, 종래 연마 공정이 있기 때문에 할 수 없었던 애디티브법에 의해서 회로 패턴을 형성할 수 있다. 또한, 종래는 라미네이션에 의해 쓰루홀 도체를 형성하는 쓰루홀에 수지를 충전하면, 베이스 기판 상에 수지층도 형성해 버리기 때문에, 쓰루홀 도체 상에 덮개 도체를 형성할 수 없었다. 본 발명에 따른 프린트배선판에서는, 라미네이션에 의해 포지티브형 감광성 수지층이 쓰루홀 도체를 덮도록 형성되지만, 노광 및 현상에 의해, 쓰루홀 도체를 덮는 불필요한 포지티브형 감광성 수지층을 용이하게 제거할 수 있다. 따라서, 쓰루홀 도체가 형성되는 쓰루홀에 수지를 충전하는 방법으로서, 라미네이션을 선택할 수도 있다. 이상에 의해, 본 발명에 따른 프린트배선판은, 인쇄법에 의해서도 라미네이션에 의해서도 쓰루홀 도체가 형성되는 쓰루홀에 수지를 충전할 수 있고, 서브트랙티브법으로도 애디티브법으로도 회로 패턴을 형성할 수 있다. 또한,애디티브법에 의해 회로 패턴을 형성하면, 회로 패턴의 형상의 정밀도를 확보할 수 있다.
바람직하게는, 노광하는 공정은, 포지티브형 감광성 수지를 노광한 후, 쓰루홀의 개구부를 차광하는 포토마스크를 이용하여 포지티브형 감광성 수지를 노광한다.
이 경우, 처음의 노광에 의해, 포지티브형 감광성 수지 중, 쓰루홀 도체가 형성되는 쓰루홀에서 밀려 나온 부분이 감광된다. 다음으로, 쓰루홀의 개구부를 차광하는 포토마스크를 이용하여 노광한다. 그 결과, 포지티브형 감광성 수지 중, 불필요한 부분이 감광되어, 용이하게 제거된다.
바람직하게는, 쓰루홀 도체를 형성하는 공정은, 쓰루홀의 표면 및 쓰루홀의 개구부 주변의 베이스 기판의 표면을 제외한 베이스 기판의 표면상에 레지스트를 형성하는 공정과, 쓰루홀의 표면 및 쓰루홀의 개구부 주변의 베이스 기판의 표면상에 쓰루홀 도체를 도금하는 공정과, 쓰루홀 도체의 도금 후, 레지스트를 제거하는 공정을 포함하고, 제조 방법은 또한, 포지티브형 감광성 수지의 현상 후, 베이스 기판의 표면상에 회로 패턴을 형성하는 공정을 포함한다.
종래, 도금법으로 쓰루홀 도체를 형성하는 공정에서, 베이스 기판 상에 회로 패턴의 일부가 되는 도금층도 형성되어 버리기 때문에 회로 패턴의 두께가 두껍게 되어 있었지만, 본 발명의 경우 도금법에 의해 쓰루홀 도체가 형성될 때, 베이스 기판 상에는 레지스트가 형성되어 있기 때문에, 베이스 기판 상에 회로 패턴의 일부가 되는 도금층은 형성되지 않고, 회로 패턴은 후의 공정에서 형성된다. 그 때문에, 회로 패턴을 얇게 할 수 있다. 따라서, 서브트랙티브법에 의해서 회로 패턴을 형성해도, 회로 패턴의 형상의 정밀도를 확보할 수 있음과 함께 회로 패턴의 미세화가 가능하게 된다.
바람직하게는, 회로 패턴을 형성하는 공정은 덮개 도체를 형성하는 공정과 동시에 행해진다.
바람직하게는, 본 발명에 따른 프린트배선판의 제조 방법은 또한, 덮개 도체를 덮도록 베이스 기판의 표면상에 절연층을 형성하는 공정과, 절연층에 덮개 도체에 이르는 비아홀을 형성하는 공정과, 비아홀의 적어도 개구부 주변의 절연층 표면을 덮고, 또한 덮개 도체에 접속하는 비아 도체를 형성하는 공정을 포함한다.
종래, 서브트랙티브법에 의해 회로 패턴을 형성하는 경우, 회로 패턴은 제1 도체와 제1 도체 상에 형성되는 제2 도체를 포함한다. 제1 도체는, 쓰루홀 도체와 동일한 층이며, 제2 도체는 덮개 도체와 동일한 층이다. 종래의 회로 패턴은 2개의 도체를 포함하기 때문에, 회로 패턴의 두께를 억제하기 어려웠다. 본 발명에 따른 프린트배선판의 제조 방법에서는, 회로 패턴은 덮개 도체와 동일한 층인 제2 도체를 포함하지만, 쓰루홀 도체와 동일한 층인 제1 도체는 포함하지 않는다. 그 결과, 종래와 비교하여 회로 패턴을 얇게 형성할 수 있다.
또한, 종래의 회로 패턴은 제1 및 제2 도체를 포함하기 때문에, 회로 패턴을 얇게 형성하기 위해서는 제1 및 제2 도체의 두께를 억제할 필요가 있었다. 그 때문에, 제2 도체와 동일한 층인 덮개 도체도 얇지 않으면 안 되었다. 본 발명에 따른 프린트배선판의 제조 방법에서는, 회로 패턴은 제1 도체를 포함하지 않는다. 그 때문에, 종래와 비교하여 제2 도체를 두껍게 형성해도, 회로 패턴은 종래보다는 얇게 할 수 있다. 그 결과, 종래보다도 덮개 도체를 두껍게 형성할 수 있다. 프린트배선판에서는, 쓰루홀 도체와 쓰루홀 도체가 형성되는 쓰루홀에 충전되는 수지와 베이스 기판과의 열팽창율의 차에 의해서, 덮개 도체 상에 형성된 비아 도체로의 왜곡이 발생하지만, 덮개 도체를 두껍게 함으로써 비아 도체로의 왜곡을 완충할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 프린트배선판의 구조를 도시하는 단면도.
도 2는 도 1에 도시한 프린트배선판의 제조 방법의 최초의 공정을 나타내는 단면도이다.
도 3은 도 2의 다음 공정을 나타내는 단면도.
도 4는 도 3의 다음 공정을 나타내는 단면도
도 5는 도 4의 다음 공정을 나타내는 단면도.
도 6은 도 5의 다음 공정을 나타내는 단면도.
도 7은 도 6의 다음 공정을 나타내는 단면도.
도 8은 도 7의 다음 공정을 나타내는 단면도.
도 9는 도 8의 다음 공정을 나타내는 단면도.
도 10은 도 9의 다음 공정을 나타내는 단면도.
도 11은 도 10의 다음 공정을 나타내는 단면도.
도 12는 도 11의 다음 공정을 나타내는 단면도.
도 13은 도 12의 다음 공정을 나타내는 단면도.
도 14는 도 13의 다음 공정을 나타내는 단면도.
도 15는 도 14의 다음 공정을 나타내는 단면도.
도 16은 도 15의 다음 공정을 나타내는 단면도.
도 17은 도 16의 다음 공정을 나타내는 단면도
도 18은 도 17의 다음 공정을 나타내는 단면도.
도 19는 도 18의 다음 공정을 나타내는 단면도.
도 20은 도 19의 다음 공정을 나타내는 단면도.
도 21은 도 20의 다음 공정을 나타내는 단면도.
도 22는 본 발명의 제2 실시 형태에 따른 프린트배선판의 구조를 도시하는 단면도.
도 23은 도 22에 도시한 프린트배선판의 제조 방법의 최초의 공정을 나타내는 단면도.
도 24는 도 23의 다음 공정을 나타내는 단면도.
도 25는 도 24의 다음 공정을 나타내는 단면도.
도 26은 도 25의 다음 공정을 나타내는 단면도.
도 27은 도 26의 다음 공정을 나타내는 단면도.
도 28은 도 27의 다음 공정을 나타내는 단면도.
도 29는 도 28의 다음 공정을 나타내는 단면도.
도 30은 도 29의 다음 공정을 나타내는 단면도.
도 31은 도 30의 다음 공정을 나타내는 단면도.
도 32는 도 31의 다음 공정을 나타내는 단면도.
도 33은 도 32의 다음 공정을 나타내는 단면도.
도 34는 도 33의 다음 공정을 나타내는 단면도.
도 35는 도 34의 다음 공정을 나타내는 단면도.
도 36은 도 35의 다음 공정을 나타내는 단면도.
도 37은 도 36의 다음 공정을 나타내는 단면도.
도 38은 도 37의 다음 공정을 나타내는 단면도.
도 39는 도 38의 다음 공정을 나타내는 단면도.
도 40은 도 39의 다음 공정을 나타내는 단면도.
도 41은 도 40의 다음 공정을 나타내는 단면도.
도 42는 도 41의 다음 공정을 나타내는 단면도.
도 43은 도 42의 다음 공정을 나타내는 단면도.
도 44는 종래의 프린트배선판의 구조를 도시하는 단면도.
도 45는 라미네이션에 의한 쓰루홀의 수지매립 공정을 나타내는 단면도.
도 46은 쓰루홀의 수지매립을 인쇄법에 의해 행하는 경우로서, 애디티브법으로 회로 패턴을 형성할 때의 프린트배선판의 제조 공정을 도시하는 단면도.
도 47은 인쇄법에 의한 쓰루홀의 수지매립을 행하는 경우로서, 서브트랙티브법으로 회로 패턴을 형성할 때의 프린트배선판의 제조 공정을 도시하는 단면도.
부호의 설명
1 동박적층판 2 구리 호일
3 절연층 4 절연층
5 쓰루홀 7 포지티브형 감광성 수지
8,9 덮개 도체 10,11 비아 도체
14,15 회로 패턴 100,200 프린트배선판
이하, 도면을 참조하여, 본 발명의 실시 형태를 자세히 설명한다. 도면 중 동일 또는 상당 부분에는 동일 부호를 붙여서 그 설명을 반복하지 않는다.
[제1 실시 형태]
도 1은, 본 발명의 제1 실시 형태에 따른 프린트배선판(100)의 구조를 도시하는 단면도이다. 도 1을 참조하면, 프린트배선판(100)은, 구리 호일(2)이 붙여진 동박적층판(1)과, 동박적층판(1)의 상면에 형성된 절연층(3)과, 동박적층판(1)의 하면에 형성된 절연층(4)을 구비한다.
동박적층판(1)에는, 그 상면에서 하면으로 통하는 쓰루홀(5)이 형성된다. 쓰루홀(5)의 표면 및 쓰루홀(5) 개구부 주변의 동박적층판(1)의 표면상에는, 쓰루홀 도체(6)가 형성된다. 쓰루홀 도체(6)는 구리도금으로 형성된다.
쓰루홀 도체(6)는, 쓰루홀(5)의 표면에 형성된 원통부(61)와, 쓰루홀(5)의 상측 개구부 주변으로서 동박적층판(1)의 상측 구리 호일(2) 상에 형성된 원환부(62)와, 쓰루홀(5)의 하측 개구부 주변으로서 동박적층판(1)의 하측 구리 호일(2) 상에 형성된 원환부(63)로 구성된다. 원통부(61) 및 원환부(62,63)는 매끄럽게 연 결되어 일체화되어 있다.
쓰루홀 도체(6)가 형성된 쓰루홀(5)내, 즉 쓰루홀 도체(6)의 원통부(61) 내에는, 포지티브형 감광성 수지(7)가 충전된다. 동박적층판(1)의 상측에서, 포지티브형 감광성 수지(7)를 덮고, 또한 원환부(62)에 접속된 덮개 도체(8)가 구리도금에 의해 형성된다. 마찬가지로 동박적층판(1)의 하측에서도, 포지티브형 감광성 수지(7)를 덮고, 또한 원환부(63)에 접속된 덮개 도체(9)가 구리도금에 의해 형성된다.
동박적층판(1)의 상면 위에는 회로 패턴(14)이 형성된다. 회로 패턴(14)은 덮개 도체(8)와 동일한 층으로서, 동박적층판(1)의 상측 구리 호일(2) 상에 형성된다. 마찬가지로, 동박적층판(1)의 하면 상에는 회로 패턴(15)이 형성된다. 회로 패턴(15)은 덮개 도체(9)와 동일한 층으로서, 동박적층판(1)의 하측 구리 호일(2) 상에 형성된다. 회로 패턴(14, 15)은 구리도금에 의해 형성된다. 또한, 구리 호일(2)과 회로 패턴(14, 15) 사이에 쓰루홀 도체(6)와 동일한 층의 도체는 존재하지 않고, 회로 패턴(14, 15)은 구리 호일(2) 상에 직접 형성된다.
절연층(3)은, 덮개 도체(8) 및 회로 패턴(14)을 덮도록 형성된다. 절연층(3)에는, 쓰루홀(5)의 위쪽으로 위치하고, 그 표면으로부터 덮개 도체(8)에 이르는 비아홀(16)이 형성된다. 비아홀(16) 내 및 그 개구부 주변의 절연층(3)의 표면상에는 비아 도체(10)가 형성된다. 마찬가지로, 절연층(4)은, 덮개 도체(9) 및 회로 패턴(15)을 덮도록 형성된다. 절연층(4)에는, 쓰루홀(5)의 아래쪽으로 위치하고, 그 표면으로부터 덮개 도체(9)에 이르는 비아홀(17)이 형성된다. 비아홀(17) 내 및 그 개구부 주변의 절연층(4)의 표면상에는 비아 도체(11)가 형성된다.
또한, 도시하지는 않았지만, 절연층(3)의 표면상 및 절연층(4)의 표면상에 복수의 회로 패턴이 형성되어도 된다. 도 1에서는 1개의 쓰루홀 도체(6)가 대표적으로 나타나 있지만, 쓰루홀 도체(6)는 복수 존재하여도 된다.
다음, 이상의 구성을 갖는 프린트배선판(1OO)의 제조 방법을 설명한다. 도 2 ~ 도 21은, 도 1에 도시한 프린트배선판(100)의 제조 공정을 도시하는 단면도이다. 여기서는, 회로 패턴(14, 15)은 서브트랙티브법에 의해 형성된다.
도 2를 참조하면, 동박적층판(1)은 예를 들면 유리에폭시 수지재로 구성되어, 그 표면에 구리 호일(2)이 붙여진다. 또한, 이 때 구리 호일(2)의 두께는 12μm정도이다. 도 3에 도시한 바와 같이 에칭에 의해 구리 호일(2)의 두께를 3.3μm까지 감소시킨다. 에칭에는 염화구리 용액을 이용한다. 계속해서, 도 4에 도시한 바와 같이 기계 가공 또는 레이저 가공에 의해 동박적층판(1)에 쓰루홀(5)을 형성한다. 쓰루홀(5)을 형성한 후, 팽윤 및 과망간산 처리를 행하여 쓰루홀(5)의 표면을 매끈하게 한다. 팽윤 및 과망간산 처리 후, 소프트 에칭에 의해 구리 호일(2) 표면상의 산화구리를 제거하여, 도 5에 도시한 바와 같이 무전해(無電解) 구리도금법에 의해 쓰루홀(5)의 표면 및 동박적층판(1)의 표면상에 무전해 구리도금층(21)을 형성한다. 무전해 구리도금층(21)은 다음에 설명하는 전해 구리도금법에 의해 두께가 있는 구리도금층을 형성하기 위한 것이다.
무전해 구리도금층(21)을 동박적층판(1)의 표면 및 쓰루홀(5)의 표면에 형성한 후, 도 6에 도시한 바와 같이 네가티브 타입의 알칼리 현상형 포토레지스트를 이용하여, 노광 및 현상에 의해 레지스트(22)를 형성한다. 구체적으로는, 포토레지스트를 동박적층판(1)의 표면(상하면)에 도포하고, 도시하지 않은 포토마스크를 이용하여 자외선을 노광한다. 자외선의 강도는 예를 들면 200 mJ/cm2 이다. 노광후, 현상을 행하여, 레지스트(22)를 쓰루홀(5)의 표면 및 쓰루홀(5)의 개구부 주변의 동박적층판(1)의 표면을 제외한, 동박적층판(1)의 표면상에 형성한다. 또한, 현상액으로는 탄산나트륨수용액을 이용한다. 레지스트(22)를 형성한 후, 도 7에 도시한 바와 같이 전해 구리도금법에 의해, 쓰루홀(5)의 표면 및 쓰루홀(5)의 개구부 주변으로서 동박적층판(1)의 상면 상 및 하면 상에 구리도금 쓰루홀 도체(6)를 형성한다. 또한, 도 7 이후의 도면에서는, 쓰루홀(5)의 표면에 형성된 무전해 구리도금층(21)을 생략한다. 쓰루홀 도체(6)를 형성한 후, 도 8에 도시한 바와 같이 벨트 샌더로 레지스트(22)의 표면과 쓰루홀 도체(6)의 원환부(62 및 63)의 표면을 연마한다. 쓰루홀 도체(6)의 원환부(62 및 63)의 두께를 조정하기 위해서이다. 연마후, 도 9에 도시한 바와 같이 레지스트(22)를 박리한다. 박리액으로는 수산화 나트륨수용액을 이용한다. 또한, 쓰루홀 도체(6)의 표면에 흑화 처리를 행한다. 이상의 공정에 의해, 쓰루홀 도체(6)를 형성한다. 종래, 서브트랙티브법에 의해 회로 패턴을 형성하는 경우, 도 47에 도시한 바와 같이 회로 패턴(90)은 구리도금층(74)과 구리도금층(74) 상에 형성되는 구리도금층(75)을 포함한다. 여기서, 구리도금층(74)은 쓰루홀 도체(51)와 동일한 층으로서, 쓰루홀 도체(51)와 동시에 형성된다. 이와 같이, 종래의 회로 패턴은 2개의 구리도금층(74, 75)을 포함하기 때 문에, 회로 패턴의 두께를 억제하기 어려웠다. 본 발명에서는, 쓰루홀 도체(6)를 형성하는 공정에서는, 레지스트(22)에 의해, 쓰루홀 도체(6)만을 형성하고, 종래의 회로 패턴(90)을 구성하는 구리도금층(74)에 상당하는 구리도금층을 형성하지 않는다. 따라서, 후술하는 바와 같이, 회로 패턴을 종래보다 얇게 할 수 있다.
계속해서, 도 10에 도시한 바와 같이 쓰루홀 도체(6)를 형성하는 쓰루홀(5)에 포지티브형 감광성 수지(7)를 충전하고, 또한 쓰루홀(5)의 개구부 및 그 주변의 동박적층판(1)의 표면상에 포지티브형 감광성 수지(7)를 형성한다. 이 때, 스크린법으로 포지티브형 감광성 수지(7)를 형성하거나, 라미네이션에 의해 포지티브형 감광성 수지(7)를 형성하여도 된다.
도 10에서 형성된 포지티브형 감광성 수지(7) 중, 쓰루홀(5)의 개구부 및 그 주변의 동박적층판(1)의 표면상에 형성된 부분은 불필요한 부분으로서 제거할 필요가 있다. 따라서, 도 11 ~ 도 13에 도시한 바와 같이 포지티브형 감광성 수지(7) 중 불필요한 부분을 노광 및 현상에 의해 제거한다. 처음에, 도 11에 도시한 바와 같이 쓰루홀(5)의 개구부 및 그 주변의 동박적층판(1)의 표면상에 형성된 포지티브형 감광성 수지(7)를 노광한다. 이 때, 자외선의 강도는 예를 들면 500 mJ/cm2이다. 다음으로, 도 12에 도시한 바와 같이 포토마스크(23)를 이용하여 포지티브형 감광성 수지(7)를 노광한다. 포토마스크(23)는 포지티브형 감광성 수지(7)의 위쪽에 고정되어, 포토마스크(23)의 위쪽에서 조사되는 자외선을 통과시킨다. 단, 포토마스크(23) 내에서, 그 바로 아래 쓰루홀(5)에 충전된 포지티브형 감광성 수지 (7)가 위치하는 영역(24)은 자외선이 차광된다. 노광 시에 쓰루홀(5) 내에 충전된 포지티브형 감광성 수지(7)가 노광되지 않도록 하기 위해서이다. 따라서, 포토마스크(23)를 이용하여 노광한 경우, 포지티브형 감광성 수지(7) 중 쓰루홀(5) 내에 충전된 부분은 노광되지 않고, 그 밖의 부분이 노광된다. 이 때의 자외선의 강도는 예를 들면 1000mJ/cm2이다.
노광후, 도 13에 도시한 바와 같이 현상을 행한다. 포지티브형 감광성 수지(7)는 노광된 부분이 현상 처리에 의해 제거된다. 따라서, 포지티브형 감광성 수지(7)는 쓰루홀(5)로 충전된 부분을 제외하고 현상 처리에 의해 제거된다. 현상액으로는 예를 들면 용제 타입의 현상액이 이용된다. 현상후, 쓰루홀(5)로 충전된 포지티브형 감광성 수지를 열 경화한다. 또한, 열 경화의 조건은 예를 들면, 170 ℃의 분위기로 60분이다.
이상의 공정에 의해, 본 실시의 형태에서는, 쓰루홀 도체(6)가 형성된 쓰루홀(5)을 수지매립하는 경우, 라미네이션에 의해 수지매립해도, 노광, 현상 처리에 의해 불필요한 수지를 용이하게 제거할 수 있다. 또한, 인쇄법에 의해 수지매립한 경우도 마찬가지다.
포지티브형 감광성 수지(7)를 경화시킨 후, 표면을 산으로 세정하고, 도 14에 도시한 바와 같이 무전해 구리도금법에 의해 표면에 무전해 구리도금층(25)을 상측 구리 호일(2) 상에, 무전해 구리도금층(26)을 하측 구리 호일(2) 상에 각각 형성한다. 무전해 구리도금층(25 및 26)을 형성한 후, 도 15에 도시한 바와 같이 전해 구리도금법에 의해 전해 구리도금층(27 및 28)을 무전해 구리도금층(25 및 26) 상에 형성한다. 또한, 도 15 이후의 도면에서는, 무전해 구리도금층(25, 26)을 생략한다. 전해 구리도금층(27 및 28)을 형성한 후, 전해 구리도금층(27 및 28)의 표면을 과황산나트륨액으로 소프트 에칭하고, 소프트 에칭 후, 도 16에 도시한 바와 같이 전착(Electric Deposit)법에 의해 전착 레지스트(29)를 전해 구리도금층(27) 상에, 전착 레지스트(30)를 전해 구리도금층(28) 상에 각각 형성한다. 전착 레지스트(29 및 30)를 형성한 후, 도시하지 않은 포토마스크를 이용하여 전착 레지스트(29 및 30)를 노광한다. 이 때 자외선의 강도는 예를 들면 7OOmJ/cm2이다. 노광 후, 도 17에 도시한 바와 같이 현상 처리를 행하여, 불필요한 전착 레지스트를 제거한다.
계속해서, 도 18에 도시한 바와 같이 에칭에 의해 회로 패턴(14 및 15)을 형성한다. 이 때, 동시에 덮개 도체(8 및 9)도 형성된다. 전착 레지스트(29 및 30)를 박리한 후, 도 19에 도시한 바와 같이 절연층(3 및 4)을 형성한다. 형성 후, 도 20에 도시한 바와 같이 절연층(3)의 표면으로부터 덮개 도체(8)에 이르기까지 비아홀(16)을 형성한다. 또한, 절연층(4)의 표면으로부터 덮개 도체(9)에 이를 때까지 비아홀(17)을 형성한다. 비아홀을 형성한 후, 도 21에 도시한 바와 같이 비아홀(16)의 표면 및 그 개구부 주변인 절연층(3)의 표면에 무전해 구리도금법에 의해 무전해 구리도금층(도시하지 않음)을 형성한 후, 비아 도체(10)를 형성한다. 마찬가지로, 비아홀(17)의 표면 및 그 개구부 주변인 절연층(4)의 표면에 비아 도 체(11)를 형성한다. 비아 도체(10 및 11)는 전해 구리도금법에 의해 형성된다.
본 실시의 형태에 의한 프린트배선판의 제조 방법에서는, 쓰루홀 도체(6)가 형성된 쓰루홀(5)을 충전하는 수지로서 포지티브형 감광성 수지(7)를 이용한다. 이 경우, 감광한 수지가 현상에 의해 제거된다. 쓰루홀(5)에 충전된 포지티브형 감광성 수지는 감광되기 어렵기 때문에, 현상에 의해 제거되지 않는다. 또한,노광 시의 자외선량을 조정함으로써, 수지에서의 광 반응 심도를 제어할 수 있다. 그 때문에, 포지티브형 감광성 수지(7) 중, 쓰루홀(5)에 충전된 부분과, 그것 이외의 부분(쓰루홀(5)의 개구부 및 그 주변의 동박적층판(1)의 표면상에 형성된 부분)에서 노광 시의 자외선량을 바꿈으로써 포지티브형 감광성 수지(7) 중 불필요한 부분을 용이하게 제거할 수 있다. 따라서, 인쇄법으로도 라미네이션으로도 쓰루홀(5)을 수지매립하고, 불필요한 수지의 연마를 행하는 일없이 용이하게 제거할 수 있다.
또한, 쓰루홀(5)에 쓰루홀 도체(6)를 형성할 때, 도 6에 도시한 바와 같이 쓰루홀(5)의 표면 및 쓰루홀(5)의 개구부 주변의 동박적층판(1)의 표면을 제외한, 동박적층판(1)의 표면상에 레지스트를 형성하기 때문에, 쓰루홀 도체(6) 이외의 영역에는 구리도금층이 형성되지 않는다. 그 때문에, 회로 패턴(14 및 15)은 종래의 프린트배선판의 회로 패턴(90; 도 47(D)) 두께 T보다도 얇게 형성할 수 있다. 왜냐하면, 회로 패턴(90) 중의 구리도금층(74)에 해당하는 부분이 회로 패턴(14 및 15)에서는 형성되지 않기 때문이다. 그 때문에, 회로 패턴의 설계 정밀도를 확보할 수 있다.
또한, 전술한 바와 같이, 회로 패턴(14 및 15)은 종래의 회로 패턴(90) 중의 구리도금층(74)에 상당하는 부분이 형성되지 않는다. 종래는 구리도금층(74)이 형성되기 때문에, 그 후에 덮개 도체(52)와 동시에 형성되는 구리도금층(75)을 얇게 형성할 필요가 있었지만(도 47(D)), 본 실시의 형태에서는, 회로 패턴(14 및 15)과 동시에 형성되는 덮개 도체(8 및 9)를 종래의 덮개 도체(52)보다도 두껍게 형성할 수 있다. 덮개 도체(8 및 9)를 두껍게 형성할 수 있기 때문에, 포지티브형 감광성 수지(7)와 쓰루홀 도체(6)와 동박적층판(1)과의 열팽창율의 차에 의해서 발생하는 왜곡을 덮개 도체(8 및 9)로 완충할 수 있고, 비아 도체(10 및 11)로의 왜곡을 경감할 수 있다.
[제2 실시 형태]
제1 실시 형태에 따른 프린트배선판(100)은, 서브트랙티브법에 의해 회로 패턴(14 및 15)을 형성했지만, 애디티브법에 의해서도 회로 패턴은 형성할 수 있다.
도 22를 참조하면, 프린트배선판(200)은 프린트배선판(100)과 비교하여, 동박적층판(1) 표면의 구리 호일(2)이 제거되어 있다. 그 밖의 구성은 프린트배선판(100)과 동일하다.
이상의 구성을 나타내는 프린트배선판(200)의 제조 방법에 대하여 설명한다. 프린트배선판(200)은 세미애디티브법에 의해 제조된다. 도 23 ~ 도 43은 도 22에 도시한 프린트배선판(200)의 제조 방법을 설명하기 위한 단면도이다. 도 23에 도시된 바와 같은 동박적층판(1)을 준비한다. 이 때 구리 호일(2)의 두께는 예를 들면 18μm이다. 계속해서, 도 24에 도시한 바와 같이 동박적층판(1)의 상하면에 형 성된 구리 호일(2)을 에칭에 의해 제거한다. 구리 호일(2)을 제거함으로써, 동박적층판(1) 표면에 요철이 생긴다. 이 때 오목부와 볼록부와의 차는 평균하여 7μm 정도이다. 요철에 의해, 표면적이 증가하기 때문에, 앵커 효과가 발생한다. 이 앵커 효과 발생에 의해, 세미애디티브법으로 회로 패턴을 작성해도, 회로 패턴을 구리 호일(2)이 제거된 동박적층판(1)에 밀착할 수 있다. 에칭액은 예를 들면 염화구리수용액을 이용한다. 또 오목부와 볼록부와의 차는 4μm 이상이 바람직하다. 7μm 정도이면 더욱 좋다.
에칭 후, 동박적층판(1)에 쓰루홀(5)을 형성하는 공정부터, 쓰루홀(5)에 포지티브형 감광성 수지(7)를 충전하여, 그 후 무전해 구리도금층(25 및 26)을 형성하는 공정까지는(도 25 ~ 도 35), 제1 실시 형태에서의 도 4 ~ 도 14까지의 공정과 동일하다.
도 36 이후의 공정은, 세미애디티브법에 의해 회로 패턴(14 및 15)을 형성하는 공정이다. 도 36을 참조하면, 무전해 구리도금층(25 및 26)을 형성한 후, 무전해 구리도금층(25 및 26)의 표면에 드라이 레지스트(31 및 32)를 형성한다. 드라이 레지스트(31 및 32)는 알칼리용액으로 현상되는 네가티브 타입의 레지스트로서, 라미네이션에 의해 무전해 구리도금층(25 및 26) 상에 형성된다. 드라이 레지스트(31 및 32)를 형성한 후, 회로 패턴(14 및 15)을 형성하기 때문에, 포토마스크를 이용하여 도 37에 도시한 바와 같이 드라이 레지스트(31 및 32)를 노광하여, 현상한다. 또한, 노광 시의 자외선의 강도는 예를 들면 2OOmJ/cm2이며, 현상액은 예를 들면 탄산나트륨용액을 이용한다.
계속해서, 도 38에 도시한 바와 같이 전해 구리도금법에 의해 회로 패턴(14 및 15)을 형성한다. 회로 패턴(14 및 15)은 전해 구리도금층으로 구성된다. 이 때, 덮개 도체(8 및 9)도 형성된다. 또한, 도 38 이후의 도면에서, 쓰루홀 도체(6)의 표면에 형성된 무전해 구리도금층(25, 26)은 생략한다. 형성후, 도 39에 도시한 바와 같이 드라이 레지스트(31 및 32)를 박리하고, 또한 도 40에 도시한 바와 같이 표출된 무전해 도금층(25 및 26)을 플래시 에칭에 의해 제거한다. 에칭액으로는 과황산나트륨액을 이용한다. 또한, 도 40에서 도시하지는 않았지만, 회로 패턴(14, 15)과 동박적층판(1) 사이에는 무전해 구리도금층(25, 26)이 잔존하고 있다. 이후의 공정(도 41 ~ 43)은 제1 실시 형태의 도 19 ~ 도 21의 공정을 동일하다.
이상의 제조 공정에 의해, 애디티브법에 의해서도 프린트배선판을 제조할 수 있다. 왜냐하면, 쓰루홀 도체(6)가 형성된 쓰루홀(5)을 수지매립할 때, 노광 및 현상에 의해 불필요한 수지를 용이하게 제거할 수 있기 때문이다.
이상, 본 발명의 실시 형태를 설명했지만, 전술한 실시 형태는 본 발명을 실시하기 위한 예시에 불과하다. 따라서, 본 발명은 전술한 실시 형태에 한정되지 않고, 그 취지를 벗어나지 않는 범위 내에서 전술한 실시 형태를 적절하게 변형하여 실시하는 것이 가능하다.

Claims (9)

  1. 베이스 기판을 준비하는 공정과,
    상기 베이스 기판에 쓰루홀(through hole)을 형성하는 공정과,
    상기 쓰루홀의 표면 및 상기 쓰루홀의 개구부 주변의 상기 베이스 기판의 표면상에 쓰루홀 도체를 형성하는 공정과,
    포지티브형 감광성 수지를 상기 쓰루홀 도체가 형성된 쓰루홀 내에 충전하고 또한 상기 쓰루홀 도체가 형성된 쓰루홀의 개구부 및 적어도 그 주변의 상기 베이스 기판의 표면상에 형성하는 공정과,
    상기 포지티브형 감광성 수지를 상기 베이스 기판의 위쪽에서 노광하여 현상하는 공정 및
    상기 포지티브형 감광성 수지의 현상후, 상기 쓰루홀 내에 충전된 포지티브형 감광성 수지를 덮고 또한 상기 쓰루홀 도체에 접속된 덮개 도체를 형성하는 공정
    을 포함하는 것을 특징으로 하는 프린트배선판(printed wiring board)의 제조 방법.
  2. 제1항에 있어서, 상기 노광하는 공정은, 상기 포지티브형 감광성 수지를 노광한 후, 상기 쓰루홀의 개구부를 차광하는 포토마스크를 이용하여 상기 포지티브형 감광성 수지를 노광하는 것을 특징으로 하는 프린트배선판의 제조 방법.
  3. 제1항에 있어서,
    상기 쓰루홀 도체를 형성하는 공정은,
    상기 쓰루홀의 표면 및 상기 쓰루홀의 개구부 주변의 상기 베이스 기판의 표면을 제외한, 상기 베이스 기판의 표면상에 레지스트를 형성하는 공정과,
    상기 쓰루홀의 표면 및 상기 쓰루홀의 개구부 주변의 상기 베이스 기판의 표면상에 상기 쓰루홀 도체를 도금하는 공정 및
    상기 쓰루홀 도체의 도금 후, 상기 레지스트를 제거하는 공정
    을 포함하고, 상기 제조 방법은,
    상기 포지티브형 감광성 수지의 현상 후, 상기 베이스 기판의 표면상에 회로 패턴을 형성하는 공정
    을 더 포함하는 것을 특징으로 하는 프린트배선판의 제조 방법.
  4. 제3항에 있어서, 상기 회로 패턴을 형성하는 공정은 상기 덮개 도체를 형성하는 공정과 동시에 행해지는 것을 특징으로 하는 프린트배선판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 덮개 도체를 덮도록 상기 베이스 기판의 표면상에 절연층을 형성하는 공정과,
    상기 절연층에 상기 덮개 도체에 이르는 비아홀을 형성하는 공정 및
    상기 비아홀의 적어도 개구부 주변의 상기 절연층 표면을 덮고, 또한 상기 덮개 도체에 접속하는 비아 도체를 형성하는 공정
    을 더 포함하는 것을 특징으로 하는 프린트배선판의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020067001844A 2003-08-28 2004-08-19 프린트배선판의 제조 방법 및 프린트배선판 KR100754562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00305527 2003-08-28
JP2003305527 2003-08-28

Publications (2)

Publication Number Publication Date
KR20060059985A KR20060059985A (ko) 2006-06-02
KR100754562B1 true KR100754562B1 (ko) 2007-09-05

Family

ID=34269354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001844A KR100754562B1 (ko) 2003-08-28 2004-08-19 프린트배선판의 제조 방법 및 프린트배선판

Country Status (7)

Country Link
US (1) US7540082B2 (ko)
EP (1) EP1662850A4 (ko)
JP (1) JP4391991B2 (ko)
KR (1) KR100754562B1 (ko)
CN (1) CN100505991C (ko)
TW (1) TWI310670B (ko)
WO (1) WO2005022970A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
EP2170028A4 (en) * 2007-07-10 2011-07-20 Ibiden Co Ltd WELDING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US8112884B2 (en) 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
CN101588676B (zh) * 2008-05-20 2011-12-07 华通电脑股份有限公司 利用感光性干膜实现选择性塞孔的印刷电路板制法
JP5565951B2 (ja) * 2010-08-24 2014-08-06 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
KR20130065216A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
TWI459531B (zh) * 2012-04-18 2014-11-01 Jeng Jye Shau 高面積效率的電子元件及其製造方法
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP2014154621A (ja) * 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法
CN104349587A (zh) * 2013-07-31 2015-02-11 北大方正集团有限公司 一种印制电路板及其盘中孔的制作方法、以及印制电路板
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP2017041475A (ja) * 2015-08-17 2017-02-23 凸版印刷株式会社 配線基板及び多層配線基板、配線基板の製造方法
JP6819268B2 (ja) 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN109561602B (zh) * 2017-09-27 2020-08-21 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN108323041A (zh) * 2018-03-15 2018-07-24 深圳崇达多层线路板有限公司 一种多次压合hdi板的板边设计方法
JP7336845B2 (ja) * 2018-11-30 2023-09-01 京セラ株式会社 印刷配線板の製造方法
CN112601371A (zh) * 2020-12-22 2021-04-02 江西志博信科技股份有限公司 一种hdi的制作工艺
TW202350033A (zh) * 2022-03-30 2023-12-16 日商京瓷股份有限公司 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JPH06302963A (ja) * 1993-04-13 1994-10-28 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH09312459A (ja) * 1996-05-23 1997-12-02 Kansai Paint Co Ltd スルーホールを有するプリント基板の製造方法
JPH1168297A (ja) 1997-08-18 1999-03-09 Mitsui High Tec Inc 回路基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012590B2 (ja) 1998-03-26 2000-02-21 富山日本電気株式会社 多層印刷配線板の製造方法
US6225031B1 (en) * 1998-11-09 2001-05-01 International Business Machines Corporation Process for filling apertures in a circuit board or chip carrier
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP2001284813A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
JP2001291956A (ja) 2000-04-05 2001-10-19 Ngk Spark Plug Co Ltd 多層プリント配線板、及び、多層プリント配線板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Necエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JPH06302963A (ja) * 1993-04-13 1994-10-28 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH09312459A (ja) * 1996-05-23 1997-12-02 Kansai Paint Co Ltd スルーホールを有するプリント基板の製造方法
JPH1168297A (ja) 1997-08-18 1999-03-09 Mitsui High Tec Inc 回路基板の製造方法

Also Published As

Publication number Publication date
CN1830233A (zh) 2006-09-06
US7540082B2 (en) 2009-06-02
TWI310670B (en) 2009-06-01
EP1662850A4 (en) 2008-10-22
US20070124929A1 (en) 2007-06-07
TW200520656A (en) 2005-06-16
EP1662850A1 (en) 2006-05-31
CN100505991C (zh) 2009-06-24
JP4391991B2 (ja) 2009-12-24
JPWO2005022970A1 (ja) 2007-11-22
KR20060059985A (ko) 2006-06-02
WO2005022970A1 (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
KR100754562B1 (ko) 프린트배선판의 제조 방법 및 프린트배선판
US5258094A (en) Method for producing multilayer printed wiring boards
US20080115961A1 (en) Printed circuit board and manufacturing method thereof
KR100781619B1 (ko) 프린트 배선판 및 그 제조 방법
JP2000174435A (ja) プリント回路カ―ド、及び、その製造方法
JP2008205331A (ja) 多層配線基板の製造方法および多層配線基板
JP2014039032A (ja) プリント回路基板の製造方法
TW201228503A (en) Method of manufacturing printed circuit board using photosensitive insulator
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP3143408B2 (ja) プリント配線板の製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP2001291956A (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2004095582A (ja) コア基板およびその製造方法
JP2738372B2 (ja) 同軸配線パターンの形成方法
US6670102B2 (en) Method for manufacturing circuit board having conductive via
JP2011181630A (ja) 配線基板の製造方法
KR100305570B1 (ko) 인쇄회로기판및그제조방법
JP2022176709A (ja) プリント配線板
JP2001109162A (ja) プリント配線板の製造方法
CN117177481A (zh) 多层线路板及其制作方法
US20120255769A1 (en) Printed circuit board
CN114521041A (zh) 一种线路板及其制造方法
JP2583365B2 (ja) 印刷配線板の製造方法
JPH104255A (ja) プリント配線板及びその製造方法
KR100815323B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee