TWI310670B - Printed wiring board manufacturing method and printed wiring board - Google Patents

Printed wiring board manufacturing method and printed wiring board Download PDF

Info

Publication number
TWI310670B
TWI310670B TW093122920A TW93122920A TWI310670B TW I310670 B TWI310670 B TW I310670B TW 093122920 A TW093122920 A TW 093122920A TW 93122920 A TW93122920 A TW 93122920A TW I310670 B TWI310670 B TW I310670B
Authority
TW
Taiwan
Prior art keywords
hole
conductor
layer
base substrate
forming
Prior art date
Application number
TW093122920A
Other languages
English (en)
Other versions
TW200520656A (en
Inventor
Kohichi Ohsumi
Kaoru Kobayashi
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200520656A publication Critical patent/TW200520656A/zh
Application granted granted Critical
Publication of TWI310670B publication Critical patent/TWI310670B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1310670 九、發明說明： 【發明所屬之技術領域】 本發明有關一種製造印刷線路板的方法，尤其有關繁 造具有通孔導體之印刷線路板的方法。 八 " 【先前技術】 近年來，隨著ic晶片的導體焊墊間距變窄，印刷線 路板上的高密度裝設大有進展。參考圖44A，介層導體即 以覆蓋樹脂60，且連接至通孔導體51的環狀部^ 511的 方式形成。假設通孔導體51的内徑是D51，且介層導體 5〇的介層直徑是D50，介科體5〇以成立⑽观曰的關 係而形成。這可將介層導體5〇連接至通孔 .成其間的電氣連續性。 運 ，印刷線路板上的高裝設而言，最好能縮小通孔 5a植祕的内徑D51騎層導體50的介層直徑D50。縮減 ;1層導f 50的直徑是有可能，但縮減通孔導體51的直徑 則不太容易。因此’根據通孔導體51的内徑D51不容易 縮減/但:丨層導體5。的介層直徑D5◦卻能縮減的事實， 可以形成符合D5G<D51之關係的介層導體50，如圖44B所 示。縮減介層導體5〇的直徑可以達成印刷線路板上的高 密度^没。然而，在此情況中，介層導體50並未連接至 通孔‘體51 ’因此，其間並無法達到電氣連續性。 4 旧 M0408lTW.doc 1310670 蓋導體^ 法，如圖桃所示，是形成帽 覆細旨60且連接至通孔導㈣之 刀1 ，且進—步在帽蓋導體(鍍層）52上形成介層 導體50。在此情況中，即使〇 帽轉體_)52電連接至通孔H 減介層導體導。結果，可以縮 曰㈣50的尺寸，目喊成__板上的高密度 ^ rfrj w、 牡通札1⑻中形成通孔導體51後，製造具有 =導體(鑛層）52之印刷線路板包括：以樹脂60填充通 =體51形成之處的通孔棚，且接著形成帽蓋導體(鑛 曰）2的製程。因此，會產生下列問題。 ⑴田使用層壓方法（laminaU〇n齡也⑻，以薄膜形 式利用熱雖_旨填歧孔導體形狀處的通孔時，將無 法移除樹脂的多餘部分。 般而5 ’係使用網版印刷方法（SCreen pr i姐ng method)或層壓^法’將樹脂填_通祕獅成之處的 通孔中。然而，在製造具有帽蓋導體(鍍層）的印刷線路板 時’將無法採用層壓方法來填充樹脂。如圖45所示，在 層，方法中’以樹脂60填充通孔導體51形成處的通孔400 的製程，及在基底基板7〇之表面上形成樹脂層80的製程 係同時執行。因此，樹脂層80以覆蓋通孔導體51的方式 形成，結果將無法形成帽蓋導體(鑛層）。 1 旧 M04081TW.doc 1310670 形成印刷綠魏樹脂時，™制添加法 網版_方法輯脂填充鄉成通孔導體 ς、，則使歸加法形成電路_時， 孔_ 51触序，獅㈣ = ==寺執行，如圖46Α所示。接著，如圖所示 通孔·。卩刷方法’崎脂60填充形成通孔導體51處的 hL。如目视所示’在填充及乾燥之後，會使用帶 1二^ ^ _似物研磨突出於通孔導體51環狀部分511 樹脂6〇。研磨時，很難只研磨環狀部分5ΐι表 路圖牵qfTi因此’在通孔導體51之開口附近形成的電 利m 到帶式砂磨機的研磨而受損。結果，在 路圖案。卩刷方法觀翻旨時，將祕_添加法形成電 法來μ峨印刷方法填充樹脂時，如果使用移除 /電路圖案，將無法雜電路圖案的精雜。 虑沾H利用網版印刷方法，將樹脂填充到形成通孔導體 圄47R邮 具有通孔73 ’如圖47A所示。然後，如 辟74。^’會在通孔73表面及鑛72表面上形成鍍銅 曰 此情況中，在通孔73表面上形成的鍍銅層74， 4IBM04081TW.doc 1310670 2圓柱开/此外，利用網版印刷方法，以_即填 ^ 73 ’然後在乾驗研磨樹脂 研狀後，_會顿|旨6〇續_ 74上形成鍍銅層 =圖47C所不。在形成錄銅層75之後，會利用移除 電路圖案90，如圖伽所示。同時，也會形成通孔 導體51及帽蓋導體(鍍層）52。 由於電路圖案90係透過上述程序所开)成，因此包含 具有銅箱72、鍍銅層74、及鍍銅層75的三層。因此 路圖案9G的厚度無法變薄。如果電路圖案⑽的厚度了报 大’則電路圖案90在如圖柳所示的剖面中呈現為梯形， 因此無法確形狀的精確性，_無法形成精細 圖案。 略 (4)無法形成很厚的帽蓋導體(鍍層）。 如果利用網版印刷方法填充樹脂，則在利用移除法形 成電路圖案時，應該如上述形成很薄的電路圖案9〇。因 此，無法將形式為鑛銅層75的帽蓋導體(鍍層）52形成得 很厚。結果，因樹脂60、通孔導體51、及71間的熱膨= 係數差異所造成的變形，會影響到形成在帽蓋導體 層）52上的介層導體(未圖示）。 [專利文獻 1] JP-A-2001-291956 [專利文獻 2] JP-A-H11-274730 4IBM04081TW.doc 1310670 【發明内容】 本發明之目的在於提供一種製造具有通孔導體之印 =路板的方法’其可使用各種電路圖案形成方法的任— 種製造，如添力唯或移除法。 本發明之另一目的在於提供一種可確保電路圖案精 確性之製造印刷線路板的方法。 、 本發明之又另一目的在於提供一種製造印刷線路板 的方法，其所製成之印刷線路板能夠減少對介層導體 影響之變形。 依本發明之製造印刷線路板的方法包含以下步驟：準 備一基底基板；在基底基板中形成一通孔；在通孔表面及 通孔開口附近的基底基板表面上形成一通孔導體；以正感 光樹脂填充形成通孔導體處的通孔，且在形成通孔導體處 的通孔開口及至少開口附近的基底基板表面上，形成正感 光樹脂；以基底基板上方的光線曝光正感光樹脂，並將^ 顯影，以及在顯影正感光樹脂後，形成一帽蓋導體（_ 層）’且帽蓋導體(鐘層）覆蓋填充於通孔内部的正感光樹 脂’且連接至通孔導體。 〜 就習知技藝而言，在使用網版印刷方法，以樹脂填充 4IBM04081TW.doc 1310670 孔導猶的通孔時，樹脂會在形成通孔導體處的通 夕此’必須研磨麵孔上蔓延的部分樹脂（即， 絕緣材料）。在依本發明的印刷線路板中，使用正 感匕光樹脂作域充㈣錢料體叙通㈣部的樹 1曰、1,因t藉由使用網版印刷方法’以正感光樹脂填充形 L ¥ -處的通孔’及藉由在形成通孔導體處的通孔開 :及至少開π附近的基底基板絲上形成正感細脂，且 I光及顯影正感光樹脂，很容易gp可移除正感光樹脂的多 餘部分。因此，可以省略研磨程序。結果，可以利用習知 因為有研磨程序而無法使_添加法，.麵成電路圖案。 再者，習知在使用層壓方法以樹脂填充形成通孔導體處的 通孔時，也會在基底基板上形成樹脂層，致使無法在通孔 導體上开^成帕蓋導體（鍍層）。在依本發明的印刷線路板 中，雖贿闕壓方法職覆纽孔導_正感光樹脂 層，但藉由曝光及顯影，很容易即可移馀覆蓋通孔導體之 正感光樹脂層的多餘部分。因此，也可以選擇層壓方法作 為以樹脂填充形成通孔導體處之通孔的方法。於是，在依 本發明的印刷線路板中’可以利用網版印刷方法或層壓方 法’以樹脂填充形成通孔導體處的通孔，且可以利^移除 法或添加法形成電路圖案。順便一提，如果利用添加法形 成電路圖案，則可確保其形狀的精確性。 較佳地，在曝光正感光樹脂後，曝光的步驟使用光罩 替通孔開口遮擋光線，而使正感光樹脂曝光。 4IBM04081TW.doc 11 1310670 在此情況中，利用初始曝光將蔓延在形成通孔導體處 之通孔上的正感光樹脂部分，曝光於光線之下。然後，使 用替通孔開口遮擋光線的光罩進行曝光。結果，曝光正感 光樹脂的多餘部分，將其輕易移除。 〜 車又佳地，形成通孔導體的步驟包含以下各步驟··在除 了通孔表面及通孔開口附近之基底基板表面外的基底基 板表面上形成光阻，藉由在通孔表面及通孔開口附近 的基底基板表面上電鍍，以形成通孔導體；及在藉由電鍍 形成通料體後移除光阻，且製造方法更包含：在顯影正 感光#f脂後，在基底基板表面上形成一電路圖案。 ,、習知在藉由電鑛形成通孔導體時，也會在基底基板上 幵y成屬於部分電路圓案的電鍵層，因此，電 厚°另一方面，在本㈣，在細鍍輸 光，形成在基絲板上’目而屬於部分電路圖案的紐層 不是形成在基底基板上。電路圖案會在後續的步驟中形 馨 成、。因此’可以形成很薄的電路圖案。於是’即使利用移 除法形成電路圖案’仍可以雜其形狀的精確性，因而形 成精細的電路圖案。 J 的步==成電路圖案的步驟與形成帽蓋導體_) 較佳地，依本發明的製造方法更包含以下各步驟：在 4IBM04081TW.doc 12 1310670 基底基板表Φ上軸-層，啸蓋帽 在絕緣層中形成-介層洞，介翻延 層广以及軸覆蓋至少介層_口附1體= 介層導體’錢駐巾胃蓋賴(歸）。緣層表面的 道it二!形成電路圖案時’電路圖案包含-第 -導體及在弟-導體上形成的—第二導體 = 孔導體是同層，而第二導體則與帽蓋導體(鍍層）為^通 由於習知的電路圖案包括這兩個導體，因此—直很難^ 電路圖案的厚度。在製造依本發明之印麟路板的方法 中’雖麟路®案包括與帽蓋導體(鍍層）為同層的第 與 體’但並不包括與通孔導體為同層的第—導體。因此了 習知的電路圖案相比’可以形成較薄的電路圖案。 再者，由於習知的電路圖案包含第一導體及第二 體，應該縮減第-導體及第二導體的厚度，以形成薄^ 路圖案:因此，與第二導體為同層的帽終體(錄層）也應 該形成很薄。在製造依本發明之印刷線路板的方法中， 路圖案並不包括第-導體。於是，即使與制的第二導體 相比會形成比較厚的第二導體，也可以形成比習用的電路 圖案薄的電路圖案。為此目的，可以形成比習知的帽蓋導 體(鐘層）厚的帽蓋導體(鍍層）。在印刷線路板中，會因為 通孔導體、填充於形成通孔導體處之通孔内部的樹脂、及 基底基板間的熱膨脹係數差異而造成變形。然而，藉由增 加帽盖導體(鍍層）的厚度，即可減緩變形對介層導體的影 4IBM04081TW.doc 13 1310670
實施方式】 以下參考各關’詳細朗 以相同的參考符號代表相同或對應的部:貫： 避免重複說明。 丨刀以 [第一具體實施例] =1 雜本發日⑽—触频實關之印刷 =0之結構的剖面圖。參考圖i，印刷線路板⑽包 具有上方及下機2黏在其上的敷銅層板(cop二ac la麵ate board”、形成於敷銅層板工上表面上的 層3、及形成於敷銅層板丨下表面上的絕緣層4。 '、 、敷銅層板1的形·具魏其场面延伸至其下表面 的通孔5。通孔導體6則形成於通孔5的表面，以及通孔 5上方開口及下相口附近之敷銅層板丨的上表面及下表 面上。通孔導體6係以鑛銅形成。 通孔V體6包含形成於通孔5表面上的圓柱形部分 6卜形成於通孔5上方開口附近之敷銅層板1上方銅筵2 上的環狀部分62、以及形成於通孔5下方開口附近之敷銅 層板1下方編2上的環狀部分63。圓桎形部分61及環 - 狀部分62及環狀部分63會平滑地接合—起以成一體。 4IBM04081TW.doc 1310670 正感光樹脂7填充至形成通孔導體6處的通孔5内 部，即，通孔導體6圓柱形部分61的内部。在敷銅層板j 的上側上，以鍍銅形成覆蓋正感光樹脂7且連接至環狀部 分62的帽蓋導體(鍍層冲。在敷銅層板1的下側上，以如 中s蓋導體(鍍層）8的相同方式，亦以鑛銅形 樹脂7且連接至環狀部分63的帽蓋導體(鑛層）9。& 電路圖案I4貝ι〒成在敷銅層板1的上表面上。電路 圖案14和>帽蓋導體(鍍層）8是同層，係形成於敷銅層板1 的上方銅4 2上。按照相同的方式，電路圖案15形成在 ，銅層板1的下表面上。電路圖案15和帽蓋導體(鍍層）9 是同層，係形成於敷銅層板丨的下方銅箔2上。電路圖案 14及15係以鍍銅形成。請注意，並沒有和通孔導體6為 同層的導體存在於銅箔2和每個電路圖案14及15之間， 因此，電路圖案14及電路圖案15係直接形成在銅箱2上。 絕緣層3 _成以覆蓋帽蓋導體(鍍層）8及電路圖案 14 °絕緣層3的形成係具有位在通孔5正上方的介層洞 16，且；！層洞17從絕緣層3表面延伸達帽蓋導體（鍍 層）8 °介層導體10係形成於介層洞16内及介層洞16開 口附近的，緣層3表面上。按照相同的方式，絕緣層4係 形成以覆蓋巾g錢體(鋪)9及電路贿15。絕緣層4的 形成係具有位在通孔5正下方的介層洞17，且介層洞17 從絕緣層4表面延伸達加蓋導體(鑛層）9。介層導體^係 4IBM04081TW.doc 15 1310670 ，成於介層洞17内及介層洞17開口附近的絕緣層4表面 上。 雖然未加讀示，但可在絕緣層3表面及絕緣層4表 =，形成複數個電路騎。雖然在丨中例示一個通孔 導體6 ’但也可以設置複數麵孔導體6。 /見在’將說明製造具有上述結構之印刷線路板1〇〇的 法。圖2至圖21係顯示如圖！所示印刷線路板1〇〇之 裏造程序_韻，其中電路_ 14及電路_ 15係利 用移除法形成。 參考圖2 ’敷銅層板1係以，例如，玻璃環氧樹脂材 =製成’然後將銅箔2黏在其表面上。在此情況中，各銅 箔2的厚度約12卿。如圖3所示，藉由蝕刻可將各銅箔2 的厚度縮減至3. 3μπι。敍刻時，使用氯化銅溶液。接著， 如圖4所示，利用機械鑽孔處理或雷射鑽孔處理，形成具 有通孔5的敷銅層板卜在形成通孔5之後，可進行膨^ 及兩猛酸處理，以使通孔5的表面平滑。在膨脹及高短酸 處理之後，藉由微蝕刻移除各銅箔2表面上的氧化銅，如 圖5所示，利用無電鍍銅，在通孔5表面和敷銅層板i上 表面及下表面上’形成無電鍍銅層21。無電鍍銅層21係 用於以電解鑛銅（將於下文說明）’形成厚的鍍銅層。 在敷銅層板1表面及通孔5表面上形成無電鑛銅層21 4 旧 M04081TW.doc 16 1310670 之後’藉由使用負鹼性顯影光阻的曝光及顯影，形成光阻 22，如圖6.所示。明確地說，將光阻塗到敷銅層板丨的上 表面及下表面’且各使用光罩（未顯示）曝光於紫外光下。 紫外光的強度為，例如，200mJ/cm2。在曝光之後，進行 顯影，以在除了通孔5表面及通孔5開口附近之敷銅層板 1表面外的&銅層板1表面上，形成#且22。可以使用碳 酸納水溶液作為顯糊。如圖7所示，麵成光阻22之 後，利用電解鍍銅’在通孔5表面和通孔5開口附近之敷 銅層板1上表面及下表社，形成_通孔導體6。順便 一提，在包括圖7以後的圖式中，將會省略在通孔5表面 上形成的無驗銅層21。在形成通孔導體6之後，如圖8 3壯m式砂5機’研磨光阻22表面及通孔導體6 及城縣63表面。這是為了調整通孔導 62及環狀部分63的厚度。在研磨之後， 所示。可以使用氮氧化納水溶液作為 序。、透過上过程岸ΐ通孔導體6的表面上施予氧化處理程 層74與通孔導體5二曰】’如”所示。此處’鍍銅 結果，由於習用的通孔導體51同時形成。 75，因此一直报案包括兩個鑛銅層74及鍍銅層 成通孔導體6的程序中，圖案的厚度。依本發明，在形 因此，不會形成相通孔導體6使用光阻22形成， 的鑛銅層。因此，二’成習知電路圖案90之鍍銅層74 -、駕知的電路圖案相比，可以形成比較 4IBM04081TW.doc 17 1310670 薄的電路圖案，如後說明。 、接著’如圖ίο所示’以正感光樹脂7填充形成通孔 導體6處的通孔5 ’且再者’域光繼7形成在通孔5 開口及通孔5開σ附近之細層板丨表面上。在此情況 中’可以利用網版印刷方法或層壓方法，形成正感光樹脂 7 〇 在圖10形成的正感光樹脂7中，在通孔5開口及通 孔5開口附狀細層板1絲上形成的部分是多餘的， 因此應該加以移除。因此，如圖u至圖13所示，利用曝 光及顯影移除正感光樹脂7的多餘部分。由於在 1的各上侧及下侧上的曝光及顯影處理都在=“口 說明上側的處理。首先，如圖η所示，將在通 及其開Π附近之敷銅層板丨表面上所形成的正感光樹脂 7，曝光於紫外光下。在此情況中，紫外光的強度為，例 如，500mJ/Cm2。然後，如圖12所示’使用光罩烈使正 光樹脂7曝光於紫外光下。光罩23係固定在正感光樹脂7 正上方’且允許從光罩23上方照射的紫外光通駐中。 然而，在鮮23中的區域24，係使填充於通孔5内的正 感光樹脂7位在其正下方，可以遮擋紫外光。這是為了防 止填充於通孔5内部的正感·m 7在曝光_受到紫外 光的曝光。因此，在使用光罩23執行曝光時，並不會曝 光填充於職5 _正感光_ 7部分，但其他部分則會 曝光。在此情況中，紫外光的強度為，例如，1QG()mj/cm2。 4IBM04081TW.doc 1310670 顯影，如圖13所示。正感光樹脂7 ==可利用顯影移除。因此，除了填充於通孔5内 7。5^!旨7部分之外’均可利用顯影移除正感光樹脂 劑型㈣劑作為顯影劑。在顯影之後，執 =”於_5_正氣樹脂7。熱固條為: 例如，在170。(：的環境60分鐘。 法以實施财’透過上述鱗，即使_層壓方 法以树脂填絲錢鱗體6處的航5時，也可 ^光及顯影輕易移除錄的樹脂。這也可以應用在以網版 印刷方法填充樹脂的情況中。 在固化正感光樹脂7之後’以浸酸處理表面，且如圖 14所示’利用無電鍍銅’在正感光樹脂7及上方銅箔2上 形成無驗_ 25，並^_無電鍍銅，在正感光樹脂7 及下方銅箱2上形成無電鍍銅層26。挪成無電鑛銅層 25及無電細層26之後，如圖15所示，利用電解鑛銅， 为別在無電鍍銅層25及26上形成電解鑛銅層π及28。 順便-提’在包括® 15卩後的圖式中，將會省略益電鍵 銅層25及26❶在形成電解鏟銅層27及28之後，&用^ 硫酸鈉液體對電解鍍銅層27及28的表面進行微蝕刻。在 微餘刻之後’如® 16所示，分別以電積方式在電解鍵銅 層27及28上，形成電積光阻29及30。在形成電積光阻 29及30之後，使用光罩（未繪示）將電積光阻29及3〇曝 4IBM04081TW.doc 1310670 外光之T。在此情況中，紫外光的強度為，例如， mJ/αη。在曝光之後’進行轉，以鑛電積光阻烈 及30的多餘部分，如圖π所示。 _接著，如圖18所示，以蝕刻形成電路圖案14及15。 同時’亦軸臟導體(鍍層）8及9。在剝除電積光阻29 及30之後’形成絕緣層3及4，如圖19所示。在並形成 之後’如圖20所示，形成介相16，其從絕緣層3、的表 面延伸至帽蓋導體(鍍層）8，及形成介層洞17，其從 層4的表面延伸至帽蓋導體(鍍層）9。在形成介層洞之後， 以無電鍍銅’在介層洞16表面及介層洞16開口附近之絕 緣層3表面上，形成無電鑛銅層（未緣示），然後，如圖21 所不’會在其上形成介層導體1〇。按照相同的方式，在介 層洞17表面及介層洞17開口附近之絕緣層4表面，上 成介層導體U。介層導體1〇及^係以電解鑛銅形成。7 依此具體實施例之印刷線路板的製造方法中 光樹脂7使用作為填絲成通孔導體6處之通孔5内部^ 樹脂。在此情況中，以顯影移除曝光的樹脂。由於纽 通孔5内部的正感光樹脂7不易曝光，因此無法以顯移 除。此外，藉由調整曝光時的紫外光能量，可以控& 中的光線反應棘。因此，藉由變更曝光時，在^ 孔5内部之正感光齡7部分及其他部分(麵孔= 及J開口附近之敷靖板丨表面上形成的部分)二 月b虽，即可輕易移除正感光樹脂7的多餘部分。結果可以 4IBM04081TW.doc 20 1310670 使用網版印刷方法或層壓方 不用加以研磨，即可_除樹脂的5，然後 5表之後，在除了通孔 板1表面上戦触，如圖6 面以外的敷銅層 ，電路圖㈣(圖 =r，並未在 了以確保電路圖案的精確性。 如上述，各電路圖案14及15並不包括相當於習知電 路圖案9G巾鍍_ 74的料。f知由於6郷成鍵銅層 74 ’、之後與帽蓋導體(鐘層）52晴形成的鑛銅層75應該 形成得很薄（SU7D)。細’在此具體實侧_，與電路 圖案14及15同時形成的帽蓋導體(鍍層）8及9，可以形 成得比習知的帽蓋導體(鑛層）52厚。由於帽蓋導體（鑛 層）8及9可以形成得很厚，因此利用加蓋導體(鍍層）8及 帽蓋導體(鍍層）9，可以減緩正感光樹脂γ、通孔導體6、 及敷銅層板1間的熱膨脹係數差異所造成的變形，因而可 以減少變形對介層導體1〇及11的影響。 [第二具體實施例] 在依第一較佳具體實施例的印刷線路板100中，利用 4IBM04081TW.doc 21 1310670 移除法形成電路圖案14及15。然而，也可以使用添加法 形成電路圖案。 參考圖22’印刷線路板200與印刷線路板100的不同 之處在於，移除敷銅層板1表面上的銅箔2。其他結構則 與印刷線路板100 —樣。 以下將說明製造具有上述結構之印刷線路板2〇〇的方 法。印刷線路板200係利用半添加法加以製造。圖23至 圖43為說明如圖22所示之印刷線路板200之製造方法的 剖面圖。如圖23所示，準備敷銅層板1。各銅箔2的厚度 為，例如，18μιη。接著，如圖24所示，以蝕刻移除形成 在敷銅層板1的上表面及下表面上的銅箔2。移除銅羯2 會使得敷銅層板1的表面凹凸不平。在此情況中，凹面部 分及凸面部分之間的高度差平均約7μιη。由於表面積會隨 著凹凸不平而增加，因此會產生固著效 effect)。由於固著效應的產生，即使以半添加法形成電 路圖案，也有可能將電路圖案緊緊黏到已移除銅箔2的敷 銅層板1上。蝕刻液體使用，例如氯化銅水溶液。凹面 分及凸面部分之間的高度差較佳為4μΙΠ或更多，而更佳^ 7μηι。 " 在蝕刻後於敷銅層板1中形成通孔5的程序，到以正 感光樹脂7填充通孔5及接著形成無電鍵銅層25及％的 程序（圖25至圖35)，與第一較佳具體實施例中圖4至圖 4IBM04081TW.doc 22 1310670 14的程序一樣。 在圖36以後的程序’係用來以半添加法形成電路圖 案14及15。參考圖36，在形成無電鍍銅層25及26後， 在無電鍍靖25及26的表面上，形成細光阻31及犯。 乾膜光阻31及32係為以驗性溶液顯影的負光阻，且以層 壓方法形成在無電_層25及26上。在形成乾膜光阻^ 及32之後’使用光罩將乾膜光阻31及&曝光於紫外光
之下且顯影，如圖37所示，以形成電路圖案14及15。曝 光時的紫外光強度為’例如，浙m2。娜舰 如碳酸鈉溶液。 接者’如圖38所示，以電解鍍銅形成電路圖案14及 15。各電路圖案14及15係以電解鑛銅層形成。在此情況 二蓋導體_)8及9。順便一提，在圖％以 將會省略在通轉體6表面上形成的無電鑛 在此形成之後，制除乾膜光阻31及犯， etching)^^ 體作為_。雖然未 圖？丨的程=圖 線 _上述製造程序’即使利用添加法仍可製造印刷 4IBM04081TW.doc 23 1310670 路板。這是因為以麟填充形成通孔導體6處的通孔^ 時’可以_曝光及顯f彡輕祕除乡餘的樹脂。 以上已經說明本發明的較佳具體實施例，然而口 疋實施本發__而已。因此，本發明並不限於上述且 體實施例’且可以在不違反本發日鳩神的範肋，適^ 改上述具體實施例而實施本發明。 田> 【圖式簡單說明】 圖1為一剖面圖 之印刷線路板結構； 圖2為一剖面圖 造方法中第一程序； 圖3為一剖面圖， 圖4為一剖面圖， 圖5為一剖面圖， 圖6為一剖面圖， 圖7為一剖面圖， 圖8為一剖面圖， 圖9為一剖面圖， 圖10為一剖面圖 圖11為一剖面圖 圖12為一剖面圖 圖13為一剖面圖
顯示依本發明第一較佳具體實施例 顯示如圖1所示之印刷線路板之製 顯示次於圖2之程序；
顯示次於圖3之程序 顯示次於圖4之程序 顯示次於圖5之程序 顯示次於圖6之程序 顯示次於圖7之程序 顯示次於圖8之程序 ，顯示次於圖9之程序； ’顯示次於圖10之程序； ’顯示次於圖11之程序； ’顯示次於圖12之程序； 4IBM04081TW.doc 24 1310670 顯示次於圖13之程序； 顯示次於圖14之程序 顯示次於圖15之程序 顯示次於圖16之程序 顯示次於圖17之程序 顯示次於圖18之程序 顯示次於圖19之程序 顯示次於圖20之程序 ，顯示依本發明第二較佳具體實施 顯示如圖22所示之印刷線路板之 圖14為一剖面圖 圖15為一剖面圖 圖16為一剖面圖 圖17為一剖面圖 圖18為一剖面圖 圖19為一剖面圖 圖20為一剖面圖 圖21為一剖面圖 圖22為一剖面圖 例之印刷線路板結構； 圖23'為一剖面圖 製造方法中第一程序； 圖24為一剖面圖 圖25為一剖面圖 圖26為一剖面圖 圖27為一剖面圖 圖28為一剖面圖 圖29為一剖面圖 圖30為一剖面圖 圖31為一剖面圖 圖32為一剖面圖 圖33為一剖面圖 圖34為一剖面圖 顯示次於圖23之程序 顯示次於圖24之程序 顯示次於圖25之程序 顯示次於圖26之程序 顯示次於圖27之程序 顯示次於圖28之程序 顯示次於圖29之程序 顯示次於圖30之程序 顯示次於圖31之程序 顯示次於圖32之程序 顯示次於圖33之程序； 4IBM04081TW.doc 25 1310670 圖35為—剖面圖，_示次於圖34之程序； 圖36為一剖面圖，_示次於圖35之程序； 圖37為—剖面圖’ _示次於® 36之程序； 圖38為-剖面圖’ _示次於圖37之程序； 圖39為—剖關’ 1妹次於圖38之程序； 圖4〇為一剖面圖，示次於圖邪之程序； 圖41為σι]面圖，顯示次於圖4〇之程序； 圖42為剖面圖’顯示次於圖41之程序； 圖43為一剖面圖，顯示次於圖42之程序； 板钟I碰至圖44C為各剖*圖，分別顯示習知印刷線路 孔之二45;為一剖面圖’顯示侧壓方法以樹脂填充通 圖46A至圖46C為各叫而圓_ , 法，以樹脂填充通孔時，使顯示利用網版印刷方 刷線路板製造程序；及用添加法形成電路圖案時之印 圖47A至圖47D為各剖面圖一 法，以樹脂填充通孔時，使用 4不利用網版印刷方 刷線路板製造程序。 于、/套形成電路圖案時之印 鋼箔 、絕緣層 通子L導體 【主要元件符號說明】 1 敷銅層板 3 絕緣層 5 通孔 4 旧 M04081TW.doc 26 1310670 7 正感光樹脂 8 帽蓋導體(鍍層） 9 帽蓋導體(鍍層） 10 介層導體 11 介層導體 14 電路圖案 15 電路圖案 16 介層洞 17 介層洞 21 無電鍍銅層 22 光阻 23 光罩 24 區域 25 無電鍍銅層 26 無電鑛銅層 27 電解鍍銅層 28 電解鍍銅層 29 電積光阻 30 電積光阻 31 乾膜光阻 32 乾膜光阻 50 介層導體 51 通孔導體 52 帽蓋導體(鍍層） 60 樹脂 61 圓柱形部分 62 環狀部分 63 環狀部分 70 基底基板 71 通孔導體 72 銅猪 73 通孔 74 鑛銅層 75 鑛銅層 80 樹脂層 90 電路圖案 100印刷線路板 200印刷線路板 400 通孔 511 環狀部分 4IBM04081TW.doc

Claims (1)

1310670 Μ年6月夕日修(ί6正替捵f '索號：93122920 97年6月5日修正_替換頁 十、申請專利範圍： 1. 一種製造一印刷線路板的方法，包含以下步驟： 準備一基底基板； 在該基底基板中形成一通孔； 、形成一通孔導體於該通孔之一表面及該通孔之一開口 附近的该基底基板之一表面上； 一正感光樹脂填充該通孔導體形成處的該通孔，且 形成該正感光触於魏孔導體形減的騎孔之該開口 上，以及於至少該開口附近的該基底基板表面上； 使该正感光樹脂曝光於由來自該基底基板上方之光 線，並將其顯影；及 —在顯影該正感光樹脂後，形成一帽蓋導體(鍍層），該 巾目蓋V體(鍍層）覆蓋該正感光樹脂填充内部的該通孔，並 連接至該通孔導體。 2.如5月求項1所述之方法，其中在使該正感光樹脂曝光之 後，該曝光步驟使用替該通孔之開口遮擋光線之一光 罩’曝光該正感光樹脂。 3.如明求項1所述之方法，其中該形成一通孔導體之步驟 包含以下步驟： 在除了該通孔之表面，及該通孔之開口附近之該基底 基板表面外的該基底基板表面上，形成一光阻； 藉由在該通孔之表面及該通孔開口附近的該基底基板 28 1310670 η年έ月f日修(更瞥換頁 案號：93122920 97年6月5日修正-替換頁 表面上電鑛，以形成該通孔導體；及 在藉由電鑛形成該通孔導體後，移除該光阻，且其中 方法更包含：錢影紅感域轉，在職絲板表面 上，形成一電路圖案。 4.如請求項2所述之方法，其中該形成—通孔導體之步驟 包含以下步驟： 在除了該通孔之表面，及該通孔之開口附近之該基底 基板表面外的該基底基板表面上，形成一光阻； 藉由在該通孔之表面及該通孔_附近職基底基板 表面上電鑛，以形成該通孔導體；及 在藉由f娜成該通孔導雖，移_光阻，且其中 方法更包含·德f彡鼓感光樹職，在該基絲板表面 上，形成一電路圖案。 5. 如請求項3所述之方法，其巾_成—電關案之步驟 與該形成-帽蓋導體(鑛層）之步驟，係同時執行。· 6. 如明求項1至5所述之任-項的方法，更包含以下步驟： 形成-絕緣層在該基底基板表面上，以覆蓋該帽蓋導 體(鍍層）； 在5亥絕緣層中形成一介層洞’該介層洞延伸達該帽蓋 導體(鍍層）；及 形成-介層導體，絲少覆蓋該介層狀—開口附近 29 1310670 ------------------ — 案號：93122920 97年6月5日修正-替換頁 灼年‘月（日修正替換頁 的該絕緣層之一表面，且連接至該帽蓋導體(鍍層）。 7. —種印刷線路板，包含： 一基底基板’係具有一通孔； 通孔V體’係形成於該通孔之一表面及該通孔之一 開口附近的該基底基板表面上； 一正感光樹脂，係填充於該通孔導體形成處之該通孔 内部；及 、一帽蓋導體(鍍層），係覆蓋該正感光樹脂填充内部之 該通孔’且連接至該通孔導體。 8·如請求項7所述之印刷線路板，更包含一電路圖案，係 與該帽料體(鍍層）為同層，且在該基底基板表面上直 接形成。 9.如請求項8所述之印刷線路板，其中該基底基板為—敷 銅層板’且該電關案直接形成在該敷靖板之一鋼箱 如請求項7至9中任. ，，- 〜a〜叩刷琛路扳，更包含： 蓋導體St層)’ 在:ί底基板表面上，蓋該帽 ¥體(鍍層），且具有—η層洞，形成 達該帽蓋導體（鍍層）；及 、伸 —介層導體，係職於該介層洞t，錢接至該帽蓋 30 1310670 忉年r日修(/)正替換頁 案號：93122920 97年6月5日修正-替換頁 一介層導體’係形成於該介層洞中，且連接至該帽蓋 導體(鍍層）。 31
TW093122920A 2003-08-28 2004-07-30 Printed wiring board manufacturing method and printed wiring board TWI310670B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305527 2003-08-28

Publications (2)

Publication Number Publication Date
TW200520656A TW200520656A (en) 2005-06-16
TWI310670B true TWI310670B (en) 2009-06-01

Family

ID=34269354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093122920A TWI310670B (en) 2003-08-28 2004-07-30 Printed wiring board manufacturing method and printed wiring board

Country Status (7)

Country Link
US (1) US7540082B2 (zh)
EP (1) EP1662850A4 (zh)
JP (1) JP4391991B2 (zh)
KR (1) KR100754562B1 (zh)
CN (1) CN100505991C (zh)
TW (1) TWI310670B (zh)
WO (1) WO2005022970A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459531B (zh) * 2012-04-18 2014-11-01 Jeng Jye Shau 高面積效率的電子元件及其製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
EP2170028A4 (en) * 2007-07-10 2011-07-20 Ibiden Co Ltd WELDING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US8112884B2 (en) 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
CN101588676B (zh) * 2008-05-20 2011-12-07 华通电脑股份有限公司 利用感光性干膜实现选择性塞孔的印刷电路板制法
JP5565951B2 (ja) * 2010-08-24 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR20130065216A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP2014154621A (ja) * 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法
CN104349587A (zh) * 2013-07-31 2015-02-11 北大方正集团有限公司 一种印制电路板及其盘中孔的制作方法、以及印制电路板
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP2017041475A (ja) * 2015-08-17 2017-02-23 凸版印刷株式会社 配線基板及び多層配線基板、配線基板の製造方法
JP6819268B2 (ja) 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN109561602B (zh) * 2017-09-27 2020-08-21 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN108323041A (zh) * 2018-03-15 2018-07-24 深圳崇达多层线路板有限公司 一种多次压合hdi板的板边设计方法
JP7336845B2 (ja) * 2018-11-30 2023-09-01 京セラ株式会社 印刷配線板の製造方法
CN112601371A (zh) * 2020-12-22 2021-04-02 江西志博信科技股份有限公司 一种hdi的制作工艺
TW202350033A (zh) * 2022-03-30 2023-12-16 日商京瓷股份有限公司 配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JPH06302963A (ja) * 1993-04-13 1994-10-28 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH09312459A (ja) * 1996-05-23 1997-12-02 Kansai Paint Co Ltd スルーホールを有するプリント基板の製造方法
JPH1168297A (ja) * 1997-08-18 1999-03-09 Mitsui High Tec Inc 回路基板の製造方法
JP3012590B2 (ja) 1998-03-26 2000-02-21 富山日本電気株式会社 多層印刷配線板の製造方法
US6225031B1 (en) * 1998-11-09 2001-05-01 International Business Machines Corporation Process for filling apertures in a circuit board or chip carrier
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP2001284813A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
JP2001291956A (ja) 2000-04-05 2001-10-19 Ngk Spark Plug Co Ltd 多層プリント配線板、及び、多層プリント配線板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459531B (zh) * 2012-04-18 2014-11-01 Jeng Jye Shau 高面積效率的電子元件及其製造方法

Also Published As

Publication number Publication date
CN1830233A (zh) 2006-09-06
US7540082B2 (en) 2009-06-02
EP1662850A4 (en) 2008-10-22
KR100754562B1 (ko) 2007-09-05
US20070124929A1 (en) 2007-06-07
TW200520656A (en) 2005-06-16
EP1662850A1 (en) 2006-05-31
CN100505991C (zh) 2009-06-24
JP4391991B2 (ja) 2009-12-24
JPWO2005022970A1 (ja) 2007-11-22
KR20060059985A (ko) 2006-06-02
WO2005022970A1 (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
TWI310670B (en) Printed wiring board manufacturing method and printed wiring board
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
JP4769022B2 (ja) 配線基板およびその製造方法
JP5680401B2 (ja) 配線基板及び半導体パッケージ
JP2006332115A (ja) コアレス配線基板及びその製造方法
JPH09246719A (ja) 基板の導体層の形成方法
JP5221887B2 (ja) 配線基盤の製造方法
JP2014039072A (ja) 配線基板の製造方法
TW201446084A (zh) 電路板及其製作方法
JP2009295957A (ja) プリント配線基板の製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JP2004146757A (ja) 配線基板及び配線基板の製造方法
JP5341796B2 (ja) 配線基板の製造方法
JP2011049447A (ja) 配線基板およびその製造方法
KR100762758B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조 방법
JPH036880A (ja) ブリント配線板及びその製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP2005045163A (ja) 多層回路板の製造方法
JP2003273510A (ja) プリント基板の製造方法
JP3985751B2 (ja) 半導体装置用テープキャリアの製造方法
JPH11186731A (ja) ブラインドビアホールの形成方法および多層プリント配線板の製造方法
JP2005142454A (ja) 多層プリント配線板の製造方法
JP2022176709A (ja) プリント配線板
JP2006147701A (ja) 配線基板の製造方法
JP2003007897A (ja) 半導体装置用基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees