JP2006332115A - コアレス配線基板及びその製造方法 - Google Patents

コアレス配線基板及びその製造方法 Download PDF

Info

Publication number
JP2006332115A
JP2006332115A JP2005149664A JP2005149664A JP2006332115A JP 2006332115 A JP2006332115 A JP 2006332115A JP 2005149664 A JP2005149664 A JP 2005149664A JP 2005149664 A JP2005149664 A JP 2005149664A JP 2006332115 A JP2006332115 A JP 2006332115A
Authority
JP
Japan
Prior art keywords
wiring board
metal foil
resin sheet
coreless wiring
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005149664A
Other languages
English (en)
Other versions
JP4538373B2 (ja
Inventor
Norihiko Igai
憲彦 猪飼
Toshiya Asano
俊哉 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005149664A priority Critical patent/JP4538373B2/ja
Publication of JP2006332115A publication Critical patent/JP2006332115A/ja
Application granted granted Critical
Publication of JP4538373B2 publication Critical patent/JP4538373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 基板表面の粗化が容易なコアレス配線基板の製造方法と、それによって得られるアンダーフィル材の流れ性が良好なコアレス配線基板を提供する。
【解決手段】 本発明のコアレス基板の製造方法は、補強基板3上に積層シート体SS(配線積層部L)を周知のビルドアップ法によって形成し、その後、配線積層部Lを補強基板3から剥離することで製造を容易とするものである。この際、Cu粗化処理によって表面が粗化された密着Cu箔4を用いていることから、これと密着して設けられる第1誘電体層B1の面(主面MP1)も十分な粗度を有するものとなる。
【選択図】 図4

Description

本発明は、コアレス配線基板及びその製造方法に関する。
近年、電子機器における高機能化及び軽薄短小化の要求からICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。最近では、このようなパッケージ基板として、コア基板を有さないコアレス配線基板が提案されている(特許文献1等)。コアレス配線基板は、樹脂材料(高分子材料)からなる誘電体層と導体層とが交互に形成された高密度配線化が可能なビルドアップ層を主体とし、コア基板を省略することで全体の配線長を短くして高周波用途に対応するものである。
特開2004−186265号公報
ところで、電子部品と配線基板とは、半田バンプと呼ばれる接合部を介してフリップチップ接続しており、その隙間(半田バンプの周り)には、半田バンプの熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材が充填形成される。ここで、ボイド等を発生させずにアンダーフィル材を良好に充填形成するためには、配線基板の表面(ソルダーレジスト層の表面)におけるアンダーフィル材の流れ性が重要となる。そのため、従来から、デスミア処理(過マンガン酸カリウム等)において、ソルダーレジスト層の開口内の樹脂残渣を除去する際に、同時にソルダーレジスト層の表面を粗化させてアンダーフィル材の流れ性を向上させる試みがなされている。
しかしながら、デスミア処理によって、ソルダーレジスト層の表面粗度と開口底の樹脂残渣除去とを同時に制御(二元管理)することは大変煩雑である。また、デスミア処理では、樹脂残渣除去の効果と比べて、ソルダーレジスト層表面の粗化効果が十分に得られないことから、効率が悪いという問題がある。また、ソルダーレジスト層の材料によってデスミア処理の条件を変更しなければならないという問題もある。
本発明は、上記問題を鑑みて為されたものであり、基板表面の粗化が容易なコアレス配線基板の製造方法と、それによって得られるアンダーフィル材の流れ性が良好なコアレス配線基板を提供することを目的とする。
課題を解決するための手段及び発明の効果
上記課題を解決するため、本発明のコアレス配線基板の製造方法は、
コア基板を有さず、樹脂材料からなる誘電体層と導体層とが交互に積層されたコアレス配線基板の製造方法であって、
製造時の補強のための補強基板上に下地樹脂シートを形成する下地シート形成工程と、
2枚の金属箔が密着してなり表面に金属粗化処理が施された剥離可能な密着金属箔を、下地樹脂シート上にその主面に包含される形で配置する密着金属箔配置工程と、
コアレス配線基板の一方の主面をなす第1誘電体層となるべき部分を密着金属箔上に含む第1樹脂シートを、密着金属箔を覆い囲む形で形成して、第1樹脂シートと下地樹脂シートの間に密着金属箔を封止する第1シート形成工程と、
第1樹脂シート上に金属パターン及び樹脂シートを交互に積層して、コアレス配線基板となるべき配線積層部を密着金属箔上に含む積層シート体を得る積層シート体形成工程と、
配線積層部とその周囲部との境界に沿って積層シート体を補強基板ごと切断して周囲部を除去する周囲部切除工程と、
配線積層部と補強基板とを密着金属箔の界面にて剥離する剥離工程と、
配線積層部に付着している金属箔を除去して第1誘電体層を露呈させる金属箔除去工程と、
をこの順に含むことを特徴とする。
これによると、コアレス配線基板の一方の主面をなす第1誘電体層となるべき部分を含む第1樹脂シートを、表面に金属粗化処理が施された密着金属箔上に形成することで(第1シート形成工程)、第1樹脂シートと密着金属箔との間でアンカーが形成され、金属箔除去工程において金属箔の除去により露呈する第1誘電体層の表面が粗化されたものとなる。従って、第1誘電体層の粗化表面を容易に得ることができ、ひいてはアンダーフィル材の流れ性の良好なコアレス配線基板を得ることができる。他にも、密着金属箔の表面が粗化されていることにより、第1樹脂シートや下地樹脂シートと密着金属箔との密着性がアンカー効果により向上し、積層シート体を良好に形成することができるという効果もある。
また、金属箔除去工程の後に、レーザによって第1誘電体層に開口を穿設するレーザ開口工程と、開口底の樹脂残渣を除去するデスミア工程とを行う場合に、当該デスミア工程において、第1誘電体層の表面粗化を目的とする必要がなくなり、開口底の樹脂残渣除去のみを目的とすれば良くなる。すなわち、第1誘電体層の表面粗度と開口底の樹脂残渣除去とを同時に制御する必要がなくなり、工程管理が容易となるのである。なお、この場合、第1誘電体層の表面粗度は、表面粗化された密着金属箔によってほぼ決定されることとなり、開口底の樹脂残渣除去を目的としたデスミア工程では、第1誘電体層の表面は多少粗化されるものの粗度がほとんど変化しない。
<コアレス配線基板>
本発明に係るコアレス配線基板の実施形態を、図面を参照しながら説明する。図1は、コアレス配線基板1の断面構造を概略的に表す要部拡大図である。コアレス配線基板1は、誘電体層B1〜B5と導体層M1〜M4とが交互に積層された配線積層部Lを主体に構成されている。
導体層M1〜M4は、Cuメッキからなる配線22,24やパッド21,25により構成されている。また、パッド21,25の表面には、Ni−Auメッキが施されている。導体層M1〜M4同士は、ビア23によって層間接続がなされており、これによって、パッド21からパッド25への導通経路(信号用,電源用,グランド用)が形成されている。
誘電体層B1〜B5は、主にエポキシ樹脂等の高分子材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち、誘電体層B2〜B4は、ビルドアップ樹脂絶縁層,ビア層と呼ばれ、導体層M1〜M4間を絶縁するとともに、層間接続のためのビア23が貫通形成されている。他方、誘電体層B1,B5は、ソルダーレジスト層と呼ばれ、パッド21,25を露出させるための開口部11a,13aが形成されている。また、誘電体層B2〜B4は、配線積層部Lの内部に生じる応力を緩和するために、例えば誘電体層B1,B5の高分子材料11,13よりもヤング率の低い高分子材料12を用いることができる。
第1誘電体層B1がなす主面MP1は、ICチップやLSI等の電子部品の搭載面とされ、パッド21には、電子部品をフリップチップ接続するためのからなる半田バンプ9(Sn/Pb等)が形成されている。他方、第5誘電体層B5がなす裏面MP2は、外部基板への接続面とされ、パッド25は、ボールグリッドアレイ(BGA)等によって外部基板へ接続するための裏面ランドとして利用される。
以上の如く構成されるコアレス配線基板1は、図7に示すように、中央の半田バンプ9を取り囲む形で金属製の補強枠(スティフナー)STが主面MP1に接着される。スティフナ−STの内側は電子部品の搭載部CSとなり、電子部品が半田バンプ9にフリップチップ接続されて、電子部品と主面MP1の隙間(半田バンプ9の周り)にガラスフィラー入りエポキシ樹脂等からなるアンダーフィル材が充填形成されることで電子装置が構成される。
なお、コアレス配線基板1の主面MP1をなす第1誘電体層(ソルダーレジスト層)B1の表面は、アンダーフィル材の流れ性を良好なものとすべく、十分な粗度を有したものとなっている。具体的には、表面粗さがJIS−B−0601に規定する算術平均粗さ(Ra)で0.5μm以上(好ましくは0.7μm以上)1.5μm以下(好ましくは1.1μm以下)程度とされる。または、表面粗さがJIS−B−0601に規定する十点平均粗さ(Rz)で5μm以上(好ましくは8μm以上)15μm以下(好ましくは11μm以下)程度とされる。かかる範囲を下回ると、アンダーフィル材の流れ性が不良となってボイド等を発生させるおそれがある。また、アンダーフィル材と第1誘電体層(ソルダーレジスト層)B1との密着性が悪くなる。他方、かかる範囲を上回ると、Ni/Auメッキ時にメッキダレ不良が発生する。また、アンダーフィル材の流れ性が過度となり、充填性が悪くなるおそれがある。
<コアレス配線基板の製造方法>
本発明に係るコアレス配線基板の製造方法の実施形態を、図面を参照しながら説明する。図2〜図6は、コアレス配線基板1の製造工程を表す工程図である。この製造方法は、簡略に説明すると、補強基板3上に積層シート体SS(配線積層部L)を周知のビルドアップ法によって形成し、その後、配線積層部Lを補強基板3から剥離することで製造を容易とするものである。また、補強基板3の両面に同時に配線積層部Lを形成できるので量産が容易である。以下、各工程について詳細な説明を行う。
(1)工程1
下地シート形成工程では、図2に示すように、製造時の補強のための補強基板3上に下地樹脂シート31を形成する。補強基板3は、特には限定されないが、例えば耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等を用いることができる。また、下地樹脂シート31は、後述する他の樹脂シートS1〜S5と同様に、主にエポキシ樹脂等の高分子材料からなり、真空ラミネートによって補強基板3の主面に形成される。なお、図2では補強基板3の一方の主面のみを示しているが、本工程において下地樹脂シート31は補強基板3の両面に形成される。
(2)工程2
密着金属箔配置工程では、図2に示すように、密着Cu箔4を下地樹脂シート31上に主面31aに包含される形で配置する。密着Cu箔4は、2枚のCu箔4a,4bが例えばCr薄メッキを介して密着したものであり、剥離可能なものである。また、密着Cu箔4は、Cu粗化処理によって表面が粗化されている。Cu粗化処理は、例えば無機酸と銅酸化剤を含む粗化剤等を用いて行うことができる。このような表面粗化された密着Cu箔4は、本工程の前に、密着Cu箔(粗化前)に対してCu粗化処理を施すことで得ることができる(金属粗化処理工程)。
なお、Cu粗化処理が施された密着Cu箔4の表面粗度は、後述するようにコアレス配線基板1の第1誘電体層(ソルダーレジスト層)B1の表面粗度を決定する重要なものであり、具体的には、JIS−B−0601に規定する十点平均粗さ(Rz)で5μm以上(好ましくは8μm以上)15μm以下(好ましくは11μm以下)程度とされる。かかる範囲を下回ると、第1誘電体層B1の表面粗度が不十分となり、アンダーフィル材の流れ性が不良となってボイド等を発生させるおそれがある。また、アンダーフィル材と第1誘電体層(ソルダーレジスト層)B1との密着性が悪くなる。他方、かかる範囲を上回ると、Ni/Auメッキ時にメッキダレ不良が発生する。また、アンダーフィル材の流れ性が過度となり、充填性が悪くなるおそれがある。
また、密着Cu箔4は、下地樹脂シート31が半硬化の状態で配置することが好ましい。すなわち、表面粗化された密着Cu箔4が半硬化状態の下地樹脂シート31と密着することでアンカー効果を得ることができ、以後の工程で密着Cu箔4が下地樹脂シート31から剥がれることなく積層シート体SS(配線積層部L)を良好に得ることができる。
(3)工程3
第1シート形成工程では、図2に示すように、密着Cu箔4を覆い囲む形で第1樹脂シートS1を形成して、第1樹脂シートS1と下地樹脂シート31の間に密着Cu箔4を封止する。ここで、第1樹脂シートS1は、コアレス配線基板1の主面MP1をなす第1誘電体層B1となるべき部分を密着Cu箔4上に含むものである。また、第1樹脂シートS1は、真空ラミネートにより形成される。このように、密着Cu箔4が第1樹脂シートS1と下地樹脂シート31の間に封止され、且つ、第1樹脂シートS1が表面粗化された密着Cu箔4に密着すること(アンカー効果)で、以後の工程で密着Cu箔4が第1樹脂シートS1及び下地樹脂シート31から剥がれることなく積層シート体SS(配線積層部L)を良好に得ることができる。
(4)工程4
積層シート体形成工程では、図3に示すように、第1樹脂シートS1上に金属パターン(導体層M1〜M4)及び樹脂シートS2〜S5(誘電体層B2〜B5を含む)を交互に積層して積層シート体SSを得る。このような金属パターンと樹脂シートの積層は、周知のビルドアップ法により行うことができる(補強基板3の両面にビルドアップする)。これによって得られる積層シート体SSは、コアレス配線基板1となるべき配線積層部Lを密着Cu箔4上に含むものとなる。また、積層シート体SSの上面はコアレス配線基板1の裏面MP2に相当し、第5樹脂シートS5には開口13aが形成され、その内部にはパッド25が露出している。なお、配線積層部Lは、コアレス配線基板1となるブロックが複数個配列したものとして構成される。
(5)工程5
周囲部切除工程では、図4に示すように、配線積層部Lとその周囲部Eとの境界Vに沿って積層シート体SSを補強基板3ごと切断して周囲部Eを除去する。境界Vは密着Cu箔4の外縁に沿って(若しくはそれよりも内側に)存在し、切断により周囲部Eが除去されると、第1樹脂シートS1に封止されていた密着Cu箔4の外縁(外縁側が切除された場合は新たな外縁)が現れる。すなわち、周囲部Eの除去により第1樹脂シートS1と下地樹脂シート31の密着部分が失われるので、配線積層部Lと補強基板3(及び下地樹脂シート31)とは、積層方向において密着Cu箔4のみを介して連接した状態となる。
(6)工程6
剥離工程では、図5に示すように、配線積層部Lと補強基板3とを密着Cu箔4の界面(Cu箔4aとCu箔4bの界面)にて剥離する。以上のような製造方法によれば、補強基板3への密着性が要求される積層シート体SSの形成工程(工程4)と、補強基板3からの剥離容易性が要求される配線積層部Lの剥離工程(工程6)とを、どちらも良好に行うことができるので、製造が容易である。
(7)工程7
金属箔除去工程では、図6に示すように、配線積層部Lに付着しているCu箔4aを除去して第1誘電体層B1を露呈させる。Cu箔4aの除去は、例えば過酸化水素水−硫酸系のエッチング液を用いた化学エッチングにより行う。ここで、Cu箔4aの第1誘電体層B1と密着する面は上述のように粗化処理が施されているので、Cu箔4aの除去により現れる第1誘電体層B1の面(主面MP1)も十分な粗度を有するものとなる。具体的には、本工程後の第1誘電体層B1の表面粗さは、JIS−B−0601に規定する算術平均粗さ(Ra)で0.5μm以上(好ましくは0.7μm以上)1.5μm以下(好ましくは1.1μm以下)程度とされる。または、JIS−B−0601に規定する十点平均粗さ(Rz)で5μm以上(好ましくは8μm以上)15μm以下(好ましくは11μm以下)程度とされる。かかる範囲を下回ると、製造後のコアレス配線基板1の主面MP1におけるアンダーフィル材の流れ性が不良となってボイド等を発生させるおそれがある。また、アンダーフィル材と第1誘電体層(ソルダーレジスト層)B1との密着性が悪くなる。他方、かかる範囲を上回ると、Ni/Auメッキ時にメッキダレ不良が発生する。また、アンダーフィル材の流れ性が過度となり、充填性が悪くなるおそれがある。
(8)工程8
レーザ開口工程では、図6に示すように、レーザによって第1誘電体層B1に開口11aを穿設する。開口11aは、第1誘電体層B1下に形成されたパッド21に当たる位置に穿設され、その底部にはパッド21が露出する。このようなレーザによる開口11aを穿設には、COレーザ,UVレーザやYAGレーザ等が用いられる。
(9)工程9
デスミア工程では、開口11a底(パッド21表面)の樹脂残渣(スミア)を除去する。デスミア処理は、過マンガン酸カリウム等の薬液やOプラズマにより行う。ここで、上述したように工程7(金属箔除去工程)のCu箔4a除去により現れる第1誘電体層B1の面(主面MP1)は十分な粗度を有するものであるため、本工程のデスミア処理では、第1誘電体層B1表面の粗化を目的とする必要がなく、パッド21表面のスミア除去のみを目的とすれば良い。すなわち、デスミア処理によって、第1誘電体層B1の表面粗度と開口11a内のスミア除去とを同時に制御する必要がなくなるため、工程管理が容易となるのである。なお、パッド21表面のスミア除去を目的としたデスミア処理では、第1誘電体層B1の表面は多少粗化されるものの、本工程の前後で第1誘電体層B1の表面粗度はほとんど変化しない。
(10)後工程
デスミア工程(工程9)後には、パッド21,25の表面にNi−Auメッキが施される。そして、配線積層部Lは、コアレス配線基板1となるブロック毎に切り分けられ、パッド21には半田バンプ9(Sn/Pb等)が形成される。その後、スティフナ−STが主面MP1に接着され、電気的検査,外観検査等の所定の検査を経て、図7に示すコアレス配線基板100が完成する。
以上、本発明の実施形態について説明したが、本発明はこれらに限定されず、これらに具現された発明と同一性を失わない範囲内において適宜変更し得る。
本発明のコアレス配線基板の要部拡大図 本発明のコアレス配線基板の製造工程を表す図 図2に続く図 図3に続く図 図4に続く図 図5に続く図 本発明のコアレス配線基板(スティフナー付)の概略図
符号の説明
1 コアレス配線基板
B1〜B5 誘電体層
M1〜M4 導体層
3 補強基板
4 密着金属箔
31 下地樹脂シート
S1 第1樹脂シート
S1〜S5 樹脂シート
SS 積層シート体
L 配線積層部
E 周囲部
ST スティフナ−
100 コアレス配線基板(スティフナ−付)

Claims (3)

  1. コア基板を有さず、樹脂材料からなる誘電体層と導体層とが交互に積層されたコアレス配線基板の製造方法であって、
    製造時の補強のための補強基板上に下地樹脂シートを形成する下地シート形成工程と、
    2枚の金属箔が密着してなり表面に金属粗化処理が施された剥離可能な密着金属箔を、前記下地樹脂シート上にその主面に包含される形で配置する密着金属箔配置工程と、
    前記コアレス配線基板の一方の主面をなす第1誘電体層となるべき部分を前記密着金属箔上に含む第1樹脂シートを、前記密着金属箔を覆い囲む形で形成して、該第1樹脂シートと前記下地樹脂シートの間に該密着金属箔を封止する第1シート形成工程と、
    前記第1樹脂シート上に金属パターン及び樹脂シートを交互に積層して、前記コアレス配線基板となるべき配線積層部を前記密着金属箔上に含む積層シート体を得る積層シート体形成工程と、
    前記配線積層部とその周囲部との境界に沿って前記積層シート体を前記補強基板ごと切断して該周囲部を除去する周囲部切除工程と、
    前記配線積層部と前記補強基板とを前記密着金属箔の界面にて剥離する剥離工程と、
    前記配線積層部に付着している金属箔を除去して前記第1誘電体層を露呈させる金属箔除去工程と、
    をこの順に含むことを特徴とするコアレス配線基板の製造方法。
  2. コア基板を有さず、樹脂材料からなる誘電体層と導体層とが交互に積層されたコアレス配線基板であって、一方の主面をなす第1誘電体層の表面がJIS−B−0601に規定する算術平均粗さ(Ra)で0.5μm以上1.5μm以下であることを特徴とするコアレス配線基板。
  3. コア基板を有さず、樹脂材料からなる誘電体層と導体層とが交互に積層されたコアレス配線基板であって、一方の主面をなす第1誘電体層の表面がJIS−B−0601に規定する十点平均粗さ(Rz)で5μm以上15μm以下であることを特徴とするコアレス配線基板。
JP2005149664A 2005-05-23 2005-05-23 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法 Expired - Fee Related JP4538373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005149664A JP4538373B2 (ja) 2005-05-23 2005-05-23 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005149664A JP4538373B2 (ja) 2005-05-23 2005-05-23 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009281150A Division JP4542201B2 (ja) 2009-12-11 2009-12-11 コアレス配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006332115A true JP2006332115A (ja) 2006-12-07
JP4538373B2 JP4538373B2 (ja) 2010-09-08

Family

ID=37553532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005149664A Expired - Fee Related JP4538373B2 (ja) 2005-05-23 2005-05-23 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4538373B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891317B1 (ko) 2007-12-27 2009-03-31 대덕전자 주식회사 캐리어 제작 방법 및 이를 이용하여 제작한 코어리스 기판
JP2009088464A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 基板製造方法
JP2009094403A (ja) * 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR100897668B1 (ko) 2007-09-18 2009-05-14 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조 방법
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法
KR100908986B1 (ko) 2007-12-27 2009-07-22 대덕전자 주식회사 코어리스 패키지 기판 및 제조 방법
KR100916124B1 (ko) 2007-12-18 2009-09-08 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
KR100923883B1 (ko) 2008-04-25 2009-10-28 대덕전자 주식회사 강도가 부가된 코어 리스 인쇄회로기판 제조 방법
KR100925666B1 (ko) 2007-12-18 2009-11-10 대덕전자 주식회사 플립 칩 실장을 위한 솔더 형성 방법
JP2010103516A (ja) * 2008-09-29 2010-05-06 Ngk Spark Plug Co Ltd 補強材付き配線基板
US8191244B2 (en) 2010-07-06 2012-06-05 Unimicron Technology Corp. Fabricating method of circuit board
JP2013149810A (ja) * 2012-01-20 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
WO2013171965A1 (ja) * 2012-05-16 2013-11-21 日本特殊陶業株式会社 配線基板
JP2014116533A (ja) * 2012-12-12 2014-06-26 Toppan Printing Co Ltd コアレス配線基板の製造方法および製造装置
JP2014216478A (ja) * 2013-04-25 2014-11-17 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2015005644A (ja) * 2013-06-21 2015-01-08 凸版印刷株式会社 コアレス配線基板の製造方法、治具および剥離装置
WO2017046762A1 (en) * 2015-09-17 2017-03-23 At&S (China) Co.Ltd. Sacrificial structure comprising low-flow material for manufacturing component carriers
WO2017046764A1 (en) 2015-09-17 2017-03-23 At&S (China) Co. Ltd. Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
US11051410B2 (en) 2015-09-17 2021-06-29 At&S (China) Co. Ltd. Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161992A (ja) * 1989-11-21 1991-07-11 Nippondenso Co Ltd アディティブ法によるプリント配線板の製造方法
JPH10313177A (ja) * 1997-05-14 1998-11-24 Nec Toyama Ltd 多層印刷配線板の製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004328006A (ja) * 2004-06-07 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2005093979A (ja) * 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161992A (ja) * 1989-11-21 1991-07-11 Nippondenso Co Ltd アディティブ法によるプリント配線板の製造方法
JPH10313177A (ja) * 1997-05-14 1998-11-24 Nec Toyama Ltd 多層印刷配線板の製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2005093979A (ja) * 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
JP2004328006A (ja) * 2004-06-07 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897668B1 (ko) 2007-09-18 2009-05-14 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조 방법
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
JP2009088464A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 基板製造方法
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法
US8779602B2 (en) 2007-10-05 2014-07-15 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US8502398B2 (en) 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
JP2009094403A (ja) * 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR100916124B1 (ko) 2007-12-18 2009-09-08 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
KR100925666B1 (ko) 2007-12-18 2009-11-10 대덕전자 주식회사 플립 칩 실장을 위한 솔더 형성 방법
KR100908986B1 (ko) 2007-12-27 2009-07-22 대덕전자 주식회사 코어리스 패키지 기판 및 제조 방법
KR100891317B1 (ko) 2007-12-27 2009-03-31 대덕전자 주식회사 캐리어 제작 방법 및 이를 이용하여 제작한 코어리스 기판
KR100923883B1 (ko) 2008-04-25 2009-10-28 대덕전자 주식회사 강도가 부가된 코어 리스 인쇄회로기판 제조 방법
JP2010103516A (ja) * 2008-09-29 2010-05-06 Ngk Spark Plug Co Ltd 補強材付き配線基板
US8191244B2 (en) 2010-07-06 2012-06-05 Unimicron Technology Corp. Fabricating method of circuit board
JP2013149810A (ja) * 2012-01-20 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013239604A (ja) * 2012-05-16 2013-11-28 Ngk Spark Plug Co Ltd 配線基板
WO2013171965A1 (ja) * 2012-05-16 2013-11-21 日本特殊陶業株式会社 配線基板
US9179552B2 (en) 2012-05-16 2015-11-03 Nrk Spark Plug Co., Ltd. Wiring board
JP2014116533A (ja) * 2012-12-12 2014-06-26 Toppan Printing Co Ltd コアレス配線基板の製造方法および製造装置
JP2014216478A (ja) * 2013-04-25 2014-11-17 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2015005644A (ja) * 2013-06-21 2015-01-08 凸版印刷株式会社 コアレス配線基板の製造方法、治具および剥離装置
WO2017046762A1 (en) * 2015-09-17 2017-03-23 At&S (China) Co.Ltd. Sacrificial structure comprising low-flow material for manufacturing component carriers
WO2017046764A1 (en) 2015-09-17 2017-03-23 At&S (China) Co. Ltd. Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
US10973133B2 (en) 2015-09-17 2021-04-06 At&S (China) Co. Ltd. Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
US11051410B2 (en) 2015-09-17 2021-06-29 At&S (China) Co. Ltd. Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure

Also Published As

Publication number Publication date
JP4538373B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
JP4542201B2 (ja) コアレス配線基板の製造方法
TWI482542B (zh) 多層配線基板
US8298945B2 (en) Method of manufacturing substrates having asymmetric buildup layers
TWI328992B (ja)
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2005310946A (ja) 半導体装置
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP5221887B2 (ja) 配線基盤の製造方法
WO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4203537B2 (ja) 配線基板の製造方法、及び配線基板
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2005302924A (ja) 配線基板およびその製造方法
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2007150111A (ja) 配線基板
JP2005243986A (ja) 配線基板の製造方法
JP2005268810A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2005340355A (ja) 配線基板
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
JP4585923B2 (ja) 配線基板及びその製造方法
JP2005244124A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees