JP2009088464A - 基板製造方法 - Google Patents

基板製造方法 Download PDF

Info

Publication number
JP2009088464A
JP2009088464A JP2008000195A JP2008000195A JP2009088464A JP 2009088464 A JP2009088464 A JP 2009088464A JP 2008000195 A JP2008000195 A JP 2008000195A JP 2008000195 A JP2008000195 A JP 2008000195A JP 2009088464 A JP2009088464 A JP 2009088464A
Authority
JP
Japan
Prior art keywords
separation layer
layer
forming
support
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008000195A
Other languages
English (en)
Inventor
Jin-Yong An
アン ジン−ヨン
Joon-Sung Kim
キム ヨン−スン
Jong-Kuk Hong
ホン ジョン−クック
Chang-Sup Ryu
リュウ チャン−スプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009088464A publication Critical patent/JP2009088464A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Abstract

【課題】本発明はコアレス形態で製作される薄型基板の製造に用いられる支持体と、その支持体上に形成された回路積層体とを容易に分離することができ、工数及び消耗される資材を減らすことができるので費用を節減することができる基板製造方法を提供する。
【解決手段】本発明による基板製造方法は、一面に第１分離層が形成された支持体を提供する段階と、第１分離層の一面に第１分離層の一部をカバーする第２分離層を形成する段階と、第１分離層及び第２分離層をカバーする接着層を形成する段階と、接着層の一面に回路積層体を形成する段階と、回路積層体、接着層、及び第２分離層を所定の形状で切断する段階と、第１分離層と第２分離層とを離隔することにより回路積層ユニットを形成する段階と、を含むことを特徴とする。
【選択図】図１

Description

本発明は基板製造方法に関する。
電子製品に含まれる部品の大きさは次第に小くなっており、これに伴い素子チップ（chip）を実装するパッケージの大きさも小くなり、これはパッケージに含まれる基板をより薄くすることを要求している。一方、回路の物理的距離に応じるループインダクタンス(loop inductance)の最小化のためにも基板の薄い厚みは重要な要素となる。
従来の基板製造方法において、基板を構成する回路層の一つの厚みは工程を行うのに十分な剛性を持っていないため、基板を支持するコア(core)層を備える形態の基板が製造された。
しかし、コア層を最終生成品の基板に含ませることは基板の厚みを薄くするのに大きい障害となり、コア層に係る工程から製作費用も増加する。
前述した従来の問題点を解決するために、本発明は支持体から回路積層体を容易に分離することができる基板製造方法を提供することを目的とする。
本発明の一実施形態によれば、一面に第１分離層が形成された支持体を提供する段階と、前記第１分離層の一面に前記第１分離層の一部をカバーする第２分離層を形成する段階と、前記第１分離層及び前記第２分離層をカバーする接着層を形成する段階と、前記接着層の一面に回路積層体を形成する段階と、前記回路積層体、前記接着層、及び前記第２分離層を所定の形状に切断する段階と、前記第１分離層と第２分離層とを離隔させて前記回路積層ユニットを形成する段階と、を含む基板製造方法が提供される。
この場合、前記支持体としては金属板が使用できる。金属からなる支持体はその価格が低価であり、ルーティング工程などにおける損傷が制限されるため再活用できる。
第１分離層及び第２分離層は同じ物質からなることができ、この場合、二つの分離層は同じ熱膨脹係数を有するので基板製造工程がより安定的に行われることができる。
一方、支持体は絶縁基板の形態で提供されることができ、この場合、支持体及びその一面に形成された第１分離層は銅箔積層板の形態で提供されることができる。また、この場合、第２分離層は銅層からなることができる。銅からなった第２分離層は同じ物質からなった第１分離層と同じ熱膨脹係数を提供し、回路積層ユニットの分離後に基板の電極を形成する工程に用いられることができる。
一方、第２分離層を形成する段階は、絶縁性フィルムを第１分離層の一面に付着することにより形成されることができ、場合によって、第１及び第２分離層の間に介在される固定層を用いることにより工程中の安定的な支持力を提供することができる。
また、第２分離層を形成する段階は、第１分離層の一面にシリコンを選択的にコーティングすることにより形成されることができる。この場合、所定の形状にパターニングされたマスクなどを用いることが含まれることもできる。
回路積層体を形成する段階は、接着層上に絶縁層を形成し、これに、セミアディティブ工程などを適用して回路パターンを積層する方法により行われることができ、またキャリアに転写パターンを形成し、これを絶縁物質からなった接着層に埋め込む方法により行われることもできる。
一方、第２分離層は伝導性物質からなることを特徴とし、回路積層ユニットを形成する段階の以後に、第２分離層を貫通し、回路積層体の回路パターンと電気的に接続する外部ビアを形成する段階及び第２分離層を選択的に除去して外部ビアに対応するランドを形成する段階をさらに含むことができる。
この場合、ランドを形成する段階の以後に、接着層の一面に外部ビア及びランドをカバーするソルダレジスト層を形成する段階と、ソルダレジスト層の一面に外部支持層を形成する段階と、外部支持層を所定の形状に選択的に除去してスティフナを形成する段階と、ソルダレジスト層を選択的に除去して外部ビアに対応する位置に開口部を形成する段階と、を含むことができる。
前述した以外の他の実施形態、特徴、利点が、以下の図面、本発明の特許請求の範囲、発明の詳細な説明を通して明確になるだろう。
本発明の好ましい実施例によれば、コアレス(coreless)形態で製作される薄型基板の製造に用いられる支持体とその支持体上に形成された回路積層体とを容易に分離することができる。また、工数と消耗される資材とを減らすことができて費用を節減することができる。
以下、本発明による基板製造方法の実施例を添付図面を参照して詳しく説明する。しかし、本発明がこれらの特定実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれる全ての変換、均等物ないし代替物を含むものとして理解されるべきである。本発明の説明において係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合その詳細な説明を省略する。また、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複される説明は省略する。
図１は本発明の第１実施例による基板製造方法のフローチャートであり、図２ないし図１３は本発明の第１実施例による基板製造方法の工程図である。図１ないし図１３を参照すると、支持体２００、第１分離層２１２、第２分離層２１４、接着層２２０、回路積層体２３０、絶縁層２３２、回路パターン２３４、内部ビア２３６、回路積層ユニット２４０、外部ビア２５０、ランド２１６、ソルダレジスト層２６０、外部支持層２７０、スティフナ２７２、開口部２６２が示されている。
段階Ｓ１１０で、図２に示すように、一面に第１分離層が形成された支持体を提供する。
支持体２００は基板が形成される基盤であり、各工程の装備間の移送過程において基板を形成するための中間生成物を支持する役割をする。移送過程が支持体２００を用いて行われるため、支持体２００はキャリア(carrier)とも言える。
本実施例で支持体２００は絶縁物質からなる板状の形態で提供されることができる。絶縁物質からなった支持体２００の場合、その上に形成される基板との熱膨脹係数の差が小さいため、工程中の熱変形による損傷などを防止することができる。
また、支持体２００は金属板の形態で提供されることもできる。金属板からなった支持体２００を用いる場合、その費用が低価であり、工程中のルーティング(routing)工程における損傷が小さいため、再活用できるという長所がある。以外にも本発明の目的範囲内で多様な物質を用いて支持体２００を構成することができる。
第１分離層２１２は、後工程である段階Ｓ１５０で回路積層ユニットの形成段階において、回路積層ユニット２４０が支持体２００から容易に分離されるようにする。
本実施例において、第１分離層２１２は銅層であり、支持体２００は絶縁物質からなっている。第１分離層２１２は、支持体２００の一面に銅をメッキする方法、または支持体２００の一面に銅薄膜を積層する方法により形成されることができる。
一方、一面に第１分離層２１２が形成された支持体２００は銅箔積層板の形態で提供されることができる。
一方、第１分離層２１２の材質が銅などの金属に限定されるものではなく、第１分離層２１２を形成するために絶縁物質からなった離形フィルムを用いることもできる。
段階Ｓ１２０で、第１分離層の一面に第２分離層を形成し、段階Ｓ１３０で、図３に示すように、第１分離層及び第２分離層をカバーする接着層を形成する。
第２分離層２１４は第１分離層２１２の一部をカバーする。第２分離層２１４は第１分離層２１２と共に、後続する回路積層ユニットを形成する段階であるＳ１５０がより容易に行われるようにする。また、第２分離層２１４が金属などの伝導性物質からなった場合、第２分離層２１４は基板の外部電極の一部として残存することができる。
本実施例において、第２分離層２１４は銅薄膜(foil)を第１分離層２１２の一面に積層することで形成される。一例として、銅薄膜の厚みは５μｍ以上、２０μｍ以下であることがよい。
接着層２２０は第１分離層２１２及び第２分離層２１４をカバーする。第２分離層２１４が第１分離層２１２の一部だけをカバーするので、第２分離層２１４によりカバーされない領域の接着層２２０と第１分離層２１２とは互いに結合されることになる。接着層２２０を用いることにより、基板の製造工程中に第１分離層２１２及び第２分離層２１４の相対的位置を固定させることができる。
接着層２２０は絶縁性物質を第１分離層２１２及び第２分離層２１４をカバーするように塗布することで形成することができる。一方、真空プレスなどの装置を用いて接着フィルムを積層する方法で接着層２２０を形成することもできる。接着層２２０はＡＢＦ(Ajinomoto Build-up Film)、ドライフィルム形態のソルダレジスト、及びソルダレジスト代替物質などから構成されることができる。
本実施例において、第１分離層２１２及び第２分離層２１４は別途の接着手段などを使用しない状態で互いに接しているため、第１分離層２１２及び第２分離層２１４の間の結合力は、接着層２２０と各分離層２１２、２１４との間の結合力より相対的に弱いこともある。
段階Ｓ１４０で、図４及び図５に示すように、接着層の一面に回路積層体を形成する。図４を参照すると、接着層２２０上に単位回路層が形成されている。図５を参照すると、三つの単位回路層が積層された回路積層体２３０が接着層２２０の一面に形成されている。
回路積層体２３０を形成する過程において、サブトラクティブ(subtractive)工程、アディティブ(additive)工程、セミアディティブ(semi-additive)工程が使用できる。サブトラクティブ工程は、絶縁層に塗布された伝導性物質の中で不要な部分をエッチングして回路を形成する工程である。アディティブ工程は、絶縁層上に伝導性物質を無電解メッキする方法などを用いて回路を形成する方法である。セミアディティブ工程は無電解メッキ後に、電気メッキ及びエッチング工程を用いてパターンを形成する。このようなパターン形成方法には、フォトリソグラフィ(photo lithography)工程などの多様な工程を用いることができる。
一例として、セミアディティブ工程を用いて回路積層体２３０を積層(build-up)する工程は次のように行われることができる。無電解メッキで接着層２２０の一面に金属層を形成し、金属層を所定の形状にパターニングして回路パターン２３４を形成する。形成された回路パターン２３４に絶縁性物質を塗布して絶縁層２３２を形成する。絶縁層２３２の回路パターン２３４に対応する部分をレーザードリリングなどにより除去してビアホールを形成し、ビアホールに金属を充填することにより内部ビア２３６を形成する。これにより、一つの単位回路層を形成でき、多層の回路パターン２３４を含む回路積層体２３０は前述した工程を反復することにより形成されることができる。
段階Ｓ１５０で、図６及び図７に示すように、回路積層ユニットを形成する。支持体２００は基板の製造工程にだけ活用され、最終生成品である基板には含まれないので、回路積層体２３０を支持体２００から分離する工程が必要であり、支持体２００から分離された回路積層体２３０が回路積層ユニット２４０を形成する。
本段階の特徴は、回路積層体２３０において、支持体２００との間の結合力を提供する界面を第１分離層２１２と第２分離層２１４との間の界面に制限することにより回路積層体２３０を支持体２００から容易に分離できることである。
このような特徴は、第１分離層２１２から切断された接着層２２０と結合された部分を除いたその他の部分を活用する方法により達成できるし、この場合、ルーティング工程が行われる所定の形状は第２分離層２１４の領域内に限定されることができる。
本実施例において、支持体２００と第１分離層２１２との間の結合力及び第１分離層２１２と第２分離層２１４との間の結合力は、第１分離層２１２と第２分離層２１４との間の結合力より相対的に強いこともある。この場合、ルーティング工程により回路積層体２３０と支持体２００との間の結合力が、第１分離層２１２と第２分離層２１４との間の結合力だけで提供されるように限定することにより回路積層体２３０を容易に分離することができる。
回路積層ユニットを形成する段階Ｓ１５０は、回路積層体２３０、接着層２２０、第２分離層２１４を所定の形状に切断するルーティング工程、第１分離層２１２と第２分離層２１４とを分離する工程、及び回路積層ユニット２４０の取出工程に区分されることができる。
図６を参照すると、回路積層体２３０、接着層２２０、及び第２分離層２１４の切断境界が一点鎖線で示されている。ルーティング工程は回路積層体２３０、接着層２２０、第２分離層２１４を物理的に切断することにより行われることができる。この過程で第１分離層２１２及び支持体２００も切断されることができる。
支持体２００が金属からなった場合、ルーティング工程での支持体２００に加えられる損傷は制限的であり得る。このようにルーティング工程での支持体２００の損傷が制限されると、支持体２００を再活用することができる。
ルーティング工程を行った後、図７のように、回路積層体２３０、接着層２２０、及び第２分離層２１４を同時に分離する方法により回路積層ユニット２４０を形成することができる。回路積層ユニット２４０は所定の形状に切断され、支持体２００から分離された回路積層体２３０、接着層２２０、及び第２分離層２１４を備えることができる。
本実施例では第１分離層２１２及び支持体２００まで完全に切断されているが、必要により、切断の深みを支持体２００には至らないようにすることで支持体２００を再活用することができる。
このように支持体２００から分離、形成された回路積層ユニット２４０に、後述の追加的工程を行うことにより基板が出来上がる。
段階Ｓ１６０で、図８ないし図１３に示すように、外部電極及びスティフナを形成する。
本実施例において、外部電極及びスティフナを形成する段階Ｓ１６０は、第２分離層と回路パターンとを電気的に接続させる外部ビアを形成する段階（Ｓ１６１）と、第２分離層を選択的に除去してランドを形成する段階（Ｓ１６２）と、ソルダレジスト層を形成する段階（Ｓ１６３）と、外部支持層を形成する段階（Ｓ１６４）と、外部支持層を選択的に除去してスティフナを形成する段階（Ｓ１６５）と、ソルダレジスト層を選択的に除去して外部電極を形成する段階（Ｓ１６６）と、に区分されることができ、以下で、各段階に対して説明する。
段階Ｓ１６１で、図８に示すように、第２分離層と回路パターンとを電気的に接続させる外部ビアを形成する。
本実施例において、第２分離層２１４は金属からなった層である。伝導性物質からなった第２分離層２１４は、基板で電気的に機能する部分として活用することができる。後述の工程により第２分離層２１４は基板と他の電子部品とを接続する電極を形成するのに使用できる。
第２分離層２１４及び接着層２２０をレーザー加工してビアホールを形成した後、形成されたビアホールに伝導性物質を充填することにより外部ビア２５０が形成される。外部ビア２５０は基板の内部回路と電気的に接続する。
段階Ｓ１６２で、図９に示すように、第２分離層２１４を選択的に除去してランドを形成する。 ランド２１６は、外部ビア２５０の接触面積を拡大して外部素子との安定的な連結を提供することができる。
本段階の特徴は、回路積層体２３０の分離工程を円滑に行うために用いられた第２分離層２１４を基板の一部として活用することにより、基板の製造工程を単純化し、費用を節減することである。
第２分離層２１４を所定の形状で選択的に除去してランド２１６を形成することができる。一例として、ランド２１６は外部ビア２５０を囲む丸状で形成されることができる。
第２分離層２１４は回路パターン２３４を形成する工程と類似の工程を用いてパターニングされることができる。一例として、第２分離層２１４の一面にランド２１６が形成される部分をカバーするエッチングレジストパターンを形成し、カバーされなかった部分をエッチャントでエッチングすることによりランド２１６を形成することができる。
段階Ｓ１６３で、図１０に示すように、ソルダレジスト層を形成する。ソルダレジスト層２６０は絶縁層２３２の外部に露出された回路パターン２３４、接着層２２０の外部に露出された外部ビア２５０、及びランド２１６をカバーする。
ソルダレジスト層２６０は露出された回路パターン２３４及び外部ビア２５０をカバーするように、絶縁物質を塗布する方法などにより形成されることができ、形成されたソルダレジスト層２６０は後続する工程により選択的に除去されて基板の外部に露出される電極間の絶縁を提供することができる。
段階Ｓ１６４で、図１１に示すように、外部支持層を形成する。外部支持層２７０はソルダレジスト層２６０上に形成される。
コアレス基板はコア層を含まないため、基板の自体剛性が相対的に弱いこともある。したがって、基板に追加的な剛性を提供するために基板の外部に補強体を形成する工程を行うことができる。
外部支持層２７０は金属膜をソルダレジスト層２６０に積層するか、または絶縁物質をソルダレジスト層に塗布する方法などにより形成することができる。
段階Ｓ１６５で、図１２に示すように、外部支持層を選択的に除去してスティフナを形成する。
本段階は、外部支持層２７０を選択的にパターニングすることにより外部素子との電気的接続を提供できる空間を提供し、且つ基板に追加的な剛性を提供することに特徴がある。
一例として、スティフナ２７２は外部支持層２７０にエッチングレジストパターンを形成し、エッチングレジストパターンの開口部に対応する部分をエッチングすることにより形成することができる。
段階Ｓ１６６で、図１３に示すように、ソルダレジスト層を選択的に除去して外部電極を形成する。
本段階は、ソルダレジストを選択的に除去することにより外部素子と電気的に接続される空間を確保することに特徴がある。このように電極を露出させる開口部２６２を形成することにより外部電極が形成される。
開口部２６２は感光性ソルダレジスト層２６０において残される部分を感光し、現像液を用いて感光されなかった部分を除去する方法により形成することができる。
図１４ないし図１７は本発明の第２実施例による基板製造方法の工程図である。図１４ないし図１７を参照すると、キャリア３００、エッチング保護膜３１０、転写パターン３２２、ニッケル層３２４、金層３２６、回路積層体３３０、絶縁層３３２、回路パターン３３４、内部ビア３３６が示されている。
本発明の第２実施例は第１実施例のフローチャートと類似のフローで進行されることができる。本実施例は接着層２２０の一面に回路積層体３３０を形成することにおいて、回路を接着層２２０に埋め込む方法により形成されることを特徴とする。
図１４には、キャリア３００上に転写パターン３２２が形成されている。本実施例において、キャリア３００は金属板であり、その上にエッチング保護膜３１０が形成される。エッチング保護膜３１０はニッケルなどの金属からなることができる。
転写パターン３２２はエッチング保護膜３１０上に形成された回路である。転写パターン３２２の一面には回路の酸化防止のためのニッケル層３２４及び金層３２６が形成される。転写パターン３２２は銅などの金属を用いたセミアディティブ工程などにより形成されることができる。
図１５ないし図１７を参照すると、転写パターン３２２は、接着層２２０に埋め込まれ、その上にさらに絶縁層３３２、回路パターン３３４、及び内部ビア３３６を形成して回路積層体３３０を形成する。回路積層体３３０の形成においては、前述した本発明の第１実施例と類似工程が用いられることもでき、転写パターン３２２を接着層２２０に埋め込んで転写するような方法で回路パターン３３４を絶縁層３３２に埋め込む方法も可能である。
図１６に示されている一点鎖線に沿ってルーティング工程を行うことにより回路積層体３３０を支持体２００から分離することができる。これに関する詳細な説明は本発明の第１実施例の図６及び図７を参照した説明と同様である。
図１７は、支持体２００から分離された回路積層ユニット３４０を示す。回路積層ユニット３４０は回路積層体３３０及び接着層２２０、第２分離層２１４を備える。回路積層ユニット３４０から第２分離層２１４及び支持体２００を除去することによりニッケル層３２４及び金層３２６が露出した形態の電極を形成することができる。
第１実施例では第２分離層２１４を用いて外部電極を形成した。第１実施例から形成された外部ビア及びランドの表面に酸化放置のためのニッケル／金メッキ層を形成することもできるが、本実施例の場合、ニッケル層３２４及び金層３２６がその一面に形成された転写パターン３２２を接着層２２０に埋め込み、これを活用して電極を形成することに特徴がある。
一方、このように分離された回路積層ユニット３４０に外部電極を形成する工程及びスティフナを形成する工程をさらに行うことにより基板を製造することができる。これに関しては本発明の第１実施例を通して説明しており、本発明の目的範囲で必要な範囲の変更を加えることができることは勿論である。
図１８は本発明の第３実施例による基板製造方法に用いられる支持体及び分離層を例示した図である。図１８を参照すると、支持体２００、第１分離層２１２、第２分離層２１８、接着層２２０が示されている。
本発明の第１実施例において、第２分離層２１４は銅薄膜からなったが、銅などの金属物質ではなく絶縁性物質などを用いて第２分離層２１８を形成することもできる。
本実施例において支持体２００と第１分離層２１２としては、銅箔積層板を用いることができる。第２分離層２１８はシリコンを第１分離層２１２上にコーティングする方法で形成されることができる。
本実施例において、第２分離層２１８は第１分離層２１２の一部をカバーするので、シリコンコーティングを所定の形状で選択的に形成するために、パターニングされたマスクなどを用いることができる。
接着層２２０は第１分離層２１２及び第２分離層２１８をカバーするように形成される。基板製造のための後続工程は本発明の第１及び第２実施例を通して説明したことを参照すれば理解できる。
第１分離層２１２上に直接コーティングされ、シリコンからなった第２分離層２１８は接着層形成工程、回路積層体形成工程などにより安定的な支持力を提供し、且つルーティング工程以後に容易に分離できるという長所を有する。
図１９は本発明の第４実施例による基板製造方法に用いられる支持体、分離層、及び固定層を例示した図である。図１９を参照すると、支持体２００、第１分離層２１２、固定層２１５、第２分離層２１８、接着層２２０が示されている。
本実施例において、第２分離層２１８は絶縁性フィルムを第１分離層２１２の一面に付着することにより形成される。一例として、ポリエチレン（ＰＥＴ）樹脂からなったフィルムを第２分離層を形成するために使用することができ、その厚みは数十μｍ単位で維持できる。
一方、絶縁性フィルムからなった第２分離層２１８と第１分離層２１２とが直接接するようにすることもできる。この場合、別途の化学的工程なしで所定圧力を加える工程などにより第１分離層２１２及び第２分離層２１８の間の結合力が形成される。
一方、本実施例では固定層２１５を介在して第２分離層２１８形成することができる。このように固定層２１５を用いることにより第１分離層２１２及び第２分離層２１８の間の結合力を補強することができ、基板製造工程における安定的な支持力を提供することができる。一例として、固定層は数μｍの厚みを有することができる。
接着層２２０は第１分離層２１２及び第２分離層２１８をカバーするように形成される。基板製造のための後続工程は本発明の第１及び第２実施例を通して説明したことを参照すれば理解できる。
本願で使用した用語は、単に特定の実施例を説明するために使用したものであって、本発明を限定するものではない。単数の表現は文脈上明白に異なる意味を表示しない限り複数の表現も含む。
本願において"含む"または"有する"などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定するものであって、一つまたはその以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加可能性を予め排除するものではないと理解されるべきである。
第１、第２などの用語は多様な構成要素を説明するのに使用できるが、前記構成要素は前記用語に限定されるものではない。前記用語は一つの構成要素を他の構成要素と区別することに過ぎない。
以上、本発明の実施例を中心に説明したが、前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。本発明が属する技術分野における通常の知識を有する者であれば、本発明が本発明の本質的な特性から脱しない範囲で変形することができることを理解できよう。したがって、開示された実施例は限定的な観点ではなく説明的な観点で考慮されるべきである。本発明の範囲は前述した説明ではなく特許請求の範囲に示しており、それと同等な範囲内の全ての差異点は本発明に含まれるものとして解釈されるべきである。
本発明の第１実施例による基板製造方法のフローチャートである。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第１実施例による基板製造方法の工程図である。 本発明の第２実施例による基板製造方法の工程図である。 本発明の第２実施例による基板製造方法の工程図である。 本発明の第２実施例による基板製造方法の工程図である。 本発明の第２実施例による基板製造方法の工程図である。 本発明の第３実施例による基板製造方法において、用いられる支持体及び分離層の例示図である。 本発明の第４実施例による基板製造方法において、用いられる支持体、分離層、及び固定層の例示図である。
符号の説明
２００ 支持体
２１２ 第１分離層
２１４、２１８ 第２分離層
２１５ 固定層
２２０ 接着層
２３０、３３０ 回路積層体
２３２、３３２ 絶縁層
２３４、３３４ 回路パターン
２３６、３３６ 内部ビア
２４０、３４０ 回路積層ユニット
２５０ 外部ビア
２１６ ランド
２６０ ソルダレジスト層
２７０ 外部支持層
２７２ スティフナ
２６２ 開口部
３００ キャリア
３１０ エッチング保護膜
３２２ 転写パターン
３２４ ニッケル層
３２６ 金層

Claims (11)

  1. 一面に第１分離層が形成された支持体を提供する段階と、
    前記第１分離層の一面に前記第１分離層の一部をカバーする第２分離層を形成する段階と、
    前記第１分離層及び前記第２分離層をカバーする接着層を形成する段階と、
    前記接着層の一面に回路積層体を形成する段階と、
    前記回路積層体、前記接着層、及び前記第２分離層を所定の形状に切断する段階と、
    前記第１分離層と第２分離層とを離隔させて回路積層ユニットを形成する段階と、
    を含む基板製造方法。
  2. 前記支持体が、金属板であることを特徴とする請求項１に記載の基板製造方法。
  3. 前記第１分離層と前記第２分離層とが同じ物質からなることを特徴とする請求項１に記載の基板製造方法。
  4. 一面に第１分離層が形成された支持体を提供する段階が、
    銅箔積層板（ＣＣＬ：copper clad laminate）を提供することを特徴とする請求項１に記載の基板製造方法。
  5. 前記第２分離層が、銅からなることを特徴とする請求項４に記載の基板製造方法。
  6. 前記第２分離層を形成する段階が、
    前記第１分離層の一面にシリコンを選択的にコーティングする段階を含むことを特徴とする請求項１に記載の基板製造方法。
  7. 前記第２分離層を形成する段階が、
    前記第１分離層の一面に絶縁性フィルムを付着することにより前記第２分離層が形成されることを特徴とする請求項１に記載の基板製造方法。
  8. 前記第２分離層を形成する段階が、
    前記第１分離層及び前記第２分離層の間に固定層を形成する段階をさらに含むことを特徴とする請求項７に記載の基板製造方法。
  9. 前記回路積層体を形成する段階が、
    キャリアの一面に転写パターンを形成する段階と、
    前記転写パターンを前記接着層に埋め込む段階と、
    を含むことを特徴とする請求項１に記載の基板製造方法。
  10. 前記第２分離層が、伝導性物質からなることを特徴とし、
    前記回路積層ユニットを形成する段階の以後に、
    前記第２分離層を貫通し、前記回路積層体の回路パターンと電気的に接続する外部ビアを形成する段階と、
    前記第２分離層を選択的に除去して前記外部ビアに対応するランドを形成する段階と、
    をさらに含む請求項１に記載の基板製造方法。
  11. 前記ランドを形成する段階の以後に、
    前記接着層の一面に外部ビア及びランドをカバーするソルダレジスト層を形成する段階と、
    前記ソルダレジスト層の一面に外部支持層を形成する段階と、
    前記外部支持層を所定の形状に選択的に除去してスティフナを形成する段階と、
    前記ソルダレジスト層を選択的に除去して前記外部ビアに対応する位置に開口部を形成する段階と、
    を含む請求項１０に記載の基板製造方法。
JP2008000195A 2007-09-28 2008-01-04 基板製造方法 Pending JP2009088464A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098387A KR100929839B1 (ko) 2007-09-28 2007-09-28 기판제조방법

Publications (1)

Publication Number Publication Date
JP2009088464A true JP2009088464A (ja) 2009-04-23

Family

ID=40506847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008000195A Pending JP2009088464A (ja) 2007-09-28 2008-01-04 基板製造方法

Country Status (4)

Country Link
US (1) US20090084494A1 (ja)
JP (1) JP2009088464A (ja)
KR (1) KR100929839B1 (ja)
CN (1) CN101399210A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094682A (ja) * 2010-10-27 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2012099857A (ja) * 2012-02-06 2012-05-24 Hitachi Chem Co Ltd 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
KR101216926B1 (ko) * 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2013511160A (ja) * 2009-12-31 2013-03-28 インテル コーポレイション インターポーザ上へのパッチ取り付け及びそれにより形成される構造体
KR101321185B1 (ko) * 2012-09-13 2013-10-23 삼성전기주식회사 캐리어 부재
JP2013239677A (ja) * 2012-05-17 2013-11-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2014017531A (ja) * 2009-06-23 2014-01-30 Unimicron Technology Corp パッケージ基板及びその製造方法、並びにその基材
WO2014050995A1 (ja) * 2012-09-26 2014-04-03 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077380B1 (ko) 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5528259B2 (ja) 2010-05-17 2014-06-25 日東電工株式会社 配線回路基板の製造方法
KR101156924B1 (ko) * 2010-10-12 2012-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR101231382B1 (ko) * 2011-08-03 2013-02-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
CN103635028B (zh) * 2012-08-22 2017-02-08 健鼎（无锡）电子有限公司 埋入式元件电路板与其制作方法
CN104168726B (zh) * 2013-05-17 2017-08-01 深南电路有限公司 无芯基板的加工方法
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
CN104540326A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 无芯板制造构件以及无芯板制作方法
EP3562278A1 (de) * 2018-04-25 2019-10-30 Siemens Aktiengesellschaft Herstellen einer leiterbahnstruktur auf einer trägerplatte
CN108650795B (zh) * 2018-06-13 2019-12-24 广州兴森快捷电路科技有限公司 封装基板的打码方法、加工方法及封装基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2004363536A (ja) * 2003-02-06 2004-12-24 Lg Electron Inc 多層印刷回路基板のインターコネクト方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2006332115A (ja) * 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd コアレス配線基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
KR20010088796A (ko) * 1998-09-03 2001-09-28 엔도 마사루 다층프린트배선판 및 그 제조방법
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100693146B1 (ko) * 2005-07-26 2007-03-13 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2004363536A (ja) * 2003-02-06 2004-12-24 Lg Electron Inc 多層印刷回路基板のインターコネクト方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2006332115A (ja) * 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd コアレス配線基板及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017531A (ja) * 2009-06-23 2014-01-30 Unimicron Technology Corp パッケージ基板及びその製造方法、並びにその基材
JP2013511160A (ja) * 2009-12-31 2013-03-28 インテル コーポレイション インターポーザ上へのパッチ取り付け及びそれにより形成される構造体
US8659171B2 (en) 2009-12-31 2014-02-25 Intel Corporation Patch on interposer assembly and structures formed thereby
US8826526B2 (en) 2010-10-27 2014-09-09 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate
JP2012094682A (ja) * 2010-10-27 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
CN102883521A (zh) * 2011-07-12 2013-01-16 三星电机株式会社 载体构件及其制备方法以及制备印刷电路板的方法
JP2013165303A (ja) * 2011-07-12 2013-08-22 Samsung Electro-Mechanics Co Ltd キャリア部材の製造方法及びこれを用いたプリント回路基板の製造方法
JP2013021294A (ja) * 2011-07-12 2013-01-31 Samsung Electro-Mechanics Co Ltd キャリア部材とその製造方法及びこれを用いたプリント回路基板の製造方法
KR101216926B1 (ko) * 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2012099857A (ja) * 2012-02-06 2012-05-24 Hitachi Chem Co Ltd 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP2013239677A (ja) * 2012-05-17 2013-11-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR101321185B1 (ko) * 2012-09-13 2013-10-23 삼성전기주식회사 캐리어 부재
WO2014050995A1 (ja) * 2012-09-26 2014-04-03 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
JPWO2014050995A1 (ja) * 2012-09-26 2016-08-22 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090032836A (ko) 2009-04-01
US20090084494A1 (en) 2009-04-02
KR100929839B1 (ko) 2009-12-04
CN101399210A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
JP2009088464A (ja) 基板製造方法
US10299373B2 (en) Method of manufacturing rigid-flexible printed circuit board
JP4555852B2 (ja) 回路基板の製造方法
JP5606268B2 (ja) 多層配線基板の製造方法
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007335700A (ja) 配線基板の製造方法
JP2007335698A (ja) 配線基板の製造方法
JP2011199077A (ja) 多層配線基板の製造方法
US8677618B2 (en) Method of manufacturing substrate using a carrier
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP2007173727A (ja) 配線基板の製造方法
JP2010050351A (ja) 配線基板の製造方法
JP2010251690A (ja) 基板製造用キャリア部材及びこれを用いた基板製造方法
TWI384923B (zh) A multilayer circuit board having a wiring portion, and a method of manufacturing the same
JP5302927B2 (ja) 多層配線基板の製造方法
JP4456834B2 (ja) レーザ加工方法およびこれに用いるキャリア付金属箔
JP2014135344A (ja) 配線基板の製造方法
JP5933996B2 (ja) 多層フレキシブル配線板の製造方法
KR101067134B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101067080B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조방법
JP2010093286A (ja) 配線基板の製造方法
JP2008193132A (ja) 配線基板の製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板
JP2018139265A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427