JP2008193132A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2008193132A
JP2008193132A JP2008127142A JP2008127142A JP2008193132A JP 2008193132 A JP2008193132 A JP 2008193132A JP 2008127142 A JP2008127142 A JP 2008127142A JP 2008127142 A JP2008127142 A JP 2008127142A JP 2008193132 A JP2008193132 A JP 2008193132A
Authority
JP
Japan
Prior art keywords
layer
wiring board
build
metal foil
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008127142A
Other languages
English (en)
Other versions
JP4610633B2 (ja
Inventor
Takashi Shudo
貴志 首藤
Kenji Takano
憲治 高野
Kenji Iida
憲司 飯田
Kenichiro Abe
健一郎 阿部
Keiji Arai
啓二 新居
Kiyotaka Seyama
清隆 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008127142A priority Critical patent/JP4610633B2/ja
Publication of JP2008193132A publication Critical patent/JP2008193132A/ja
Application granted granted Critical
Publication of JP4610633B2 publication Critical patent/JP4610633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板の低熱膨張化を図ること、あるいは基板の高剛性化を図ることによって、半導体チップとの間での熱応力を抑制しあるいは熱応力に耐えることができる配線基板の製造方法を提供する。
【解決手段】本発明に係る配線基板の製造方法は、コア基板の両面にビルドアップ層を形成してなる配線基板の製造方法において、前記ビルドアップ層を形成する際に、銅よりも小さな熱膨張係数を有する金属箔を、ビルドアップ層に形成される配線パターンと干渉しない配置でビルドアップ層に組み込むことを要件とする。
【選択図】図11

Description

本発明は配線基板の製造方法に関し、より詳細には高密度、低熱膨張、高剛性を備えた配線基板の製造方法に関する。
図12、13はコア基板の両面にビルドアップ法により配線パターンを形成した配線基板の一般的な製造方法を示す。
図12は、両面に配線パターンが形成されるコア基板22の製造工程を示す。図12(a)は、銅張り積層板からなる基板10を示す。この基板10は、ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着したものである。図12(b)は、基板10にドリル加工を施し、貫通孔12を形成した状態を示す。図12(c)は、基板10の表裏面に形成される配線パターンの電気的導通をとるために、スルーホールめっき(銅めっき)を施した状態を示す。14がスルーホールめっきによって形成された銅めっき層である。
図12(d)は、貫通孔12を孔埋め用の樹脂16によって充填した状態を示す。図12(e)は、次に、蓋めっきとして銅めっきを基板10の表面に施した状態を示す。この蓋めっきにより、樹脂16の端面を含む基板10の両面の全面が銅めっき層18によって被覆される。図12(f)は、基板10の両面に被着している銅めっき層18、14および銅箔11をエッチングして基板10の両面に配線パターン20を形成し、コア基板22を形成した状態を示す。
図13は、コア基板22の両面に配線パターンを形成して配線基板を製造するまでの製造工程を示す。図13(a)は、コア基板22の両面にビルドアップ法によって配線パターン24を形成した状態を示す。26が絶縁層、28が層間で配線パターン24を電気的に接続するビアである。図13(b)は、ビルドアップ層の表面に感光性のソルダーレジスト30を塗布し、露光および現像した状態を示す。図13(c)は、配線パターン24の表面に、表面処理として無電解ニッケルめっきと無電解金めっきを施し、配線パターン24の露出面を保護めっき32によって被覆した状態を示す。図13(d)は、配線パターン24の電極にはんだバンプ34を形成し、コア基板22の両面に配線パターン24が積層して形成された配線基板36を得た状態を示す。
こうして得られた配線基板36は、基板10の基材に剛性の高いガラスクロス入りの樹脂材を使用しているから、高剛性に形成することが可能である。しかしながら、コア基板22を支持体としてビルドアップ法によって配線パターン24を形成する方法では、コア基板22に形成する貫通孔12を一定間隔以下に配置することができないため、配線基板の高密度化が制約される。
また、配線基板を薄型に形成すると配線基板の電気的特性を改善することが可能であることから、最近は配線基板を薄型に形成することが求められている。しかしながら、配線基板を薄型にするためにコア基板を薄くしたとすると、薄いコア基板を搬送するために特殊な製造ラインが必要になるといった問題、コア基板を薄くすると基板全体としての剛性が低下するから、絶縁層や配線パターンを形成する加工工程で発生する応力によって基板の収縮やうねりといった変形が生じやすくなり、配線パターンを高密度に形成することが難しくなるという問題がある。また、コア基板を薄くすると、基板全体としての熱膨張係数が半導体チップの熱膨張係数からさらに隔たるようになり、配線基板に搭載された半導体チップとの間で熱応力が大きくあらわれるようになるという問題がある。配線基板の熱膨張係数を半導体チップの熱膨張係数に近づけるため、コア基板として半導体チップの熱膨張係数に近い低熱膨張係数の金属コアを使用することも考えられるが、この場合は、コア基板とビルドアップ層との間で熱応力が作用してビルドアップ層にクラックが生じるといった問題が生じる。
本発明は上記の課題を解決すべくなされたものであり、基板の低熱膨張化を図ること、あるいは基板の高剛性化を図ることによって、半導体チップとの間での熱応力を抑制しあるいは熱応力に耐えることができる配線基板の製造方法を提供することを目的とする。
本発明は、以下に記載するような解決手段により、前記課題を解決する。
本発明は、コア基板の両面にビルドアップ層を形成してなる配線基板の製造方法において、前記ビルドアップ層を形成する際に、銅よりも小さな熱膨張係数を有する金属箔を、ビルドアップ層に形成される配線パターンと干渉しない配置でビルドアップ層に組み込むことを特徴とする。
また、金属箔の片面に接着剤層が被着された接着剤付金属箔をビルドアップ層に積層することにより、ビルドアップ層に金属箔を組み込むことを特徴とする。
本発明によれば、ビルドアップ層に低熱膨張係数の金属箔を組み込むことによって、配線基板の熱膨張係数を下げることができ、半導体チップとの間で発生する熱応力を抑えた配線基板が得られる。
(実施形態1)
図1〜4は、本発明に係る配線基板の製造方法を示す説明図である。図1(a)は、本発明方法において特徴的な製造工程であり、支持体100の両面に接着フィルム40を介して、第1の金属層41と第2の金属層42を積層して被覆する工程を示す。
支持体100はビルドアップ法によって配線パターンを形成するための支持材として使用するもので、ビルドアップ層を形成した際に収縮や反りといった変形が生じない十分な強度を備えている材料によって形成する。本実施形態では、支持体100の基材100aとして0.3〜0.4mmの厚さのガラスクロス入りエポキシ樹脂基板を使用し、この樹脂基板の両面に厚さ9μmの銅箔11を被着したものを支持体100とした。この支持体100は配線基板を多数個取りするため大判の平板状に形成したものを使用する。
接着フィルム40は第1の金属層41を支持体100の表面に接着して固定する作用をなすとともに、第2の金属層42の外周縁部を支持体100に接着する作用をなす。このため、接着フィルム40は支持体100の両面を各々全面にわたって被覆するように設けるとともに、第1の金属層41の外周縁の位置が第2の金属層42の外周縁の位置よりも若干内側に位置するように、第1の金属層41と第2の金属層42の外形寸法を設定して接着する。
本実施形態においては、第1の金属層41には厚さ18μmからなる銅箔を使用し、第2の金属層42にはCr、Ti、Ni等の銅をエッチングするエッチング液によって侵されない金属を中間バリア層として厚さ18μmの銅箔を貼り合わせたものを使用している。
図1(b)は、支持体100の両面で、接着フィルム40を介して第1の金属層41と第2の金属層42を真空熱プレスした状態を示す。真空熱プレスとは、図1(a)に示すワーク全体を真空吸引しながら、接着フィルム40を介して第1の金属層41と第2の金属層42を重ねて加熱および加圧する操作である。この真空熱プレスにより、第1の金属層41は接着層40aを介して支持体100の銅箔11の表面に接着され、第2の金属層42はその外周縁部で接着層40aを介して銅箔110に接着される。また、このときに、第1の金属層41と第2の金属層42とは互いに真空吸着する。真空吸着とは、第1の金属層41と第2の金属層42の真空吸着部分の真空が破れた場合に、第1の金属層41と第2の金属層42が剥離する吸着状態にあるということである。
図1(c)は、第2の金属層42の表面側の銅箔をエッチングして配線パターン43を形成した状態を示す。第2の金属層42には銅のエッチング液によっては侵されない中間バリア層42aが設けられているから、サブトラクト法によって銅箔をエッチングすることによって、容易に配線パターン43を形成することができる。
図1(d)は、次に、配線パターン43が形成されている支持体100の両面にビルドアップ法によって配線パターン44を形成した状態を示す。46が絶縁層、48がビアである。本実施形態では、図のようにビア48をフィルドビアとし、鉛直方向に柱状にビア48が連なるように形成している。
図2は、支持体100の両面にビルドアップ層60が形成された積層体120の両面に、図12に示した方法によって形成したコア基板22を接合する工程を示す。前述したように、コア基板22は基板10にドリル加工等によって貫通孔を形成し、スルーホールめっきを施し、基板10の両面に配線パターン20を形成したものである。
50は積層体120の両面にコア基板22を接合するために使用するプリプレグである。プリプレグ50にはビルドアップ層60とコア基板22とを電気的に接続するための導電性ペースト52を収容する収容孔が形成され、この収容孔に導電性ペースト52が充填されている。なお、プリプレグ50にかえて熱可塑性樹脂等からなる接着性を有する接着用フィルムを使用することができ、導電性ペースト52にかえてはんだ等の導電材を使用することも可能である。
積層体120の両面にプリプレグ50とコア基板22とを位置合わせし(図2(a))、プリプレグ50を介して積層体120とコア基板22とを接合する(図2(b))。この接合操作により、導電性ペースト52を介して積層体120の配線パターン44とコア基板22の配線パターン20とが電気的に接続された状態になる。
図3は、積層体120とコア基板22とを接合した接合体から、コア基板22の片面にビルドアップ層60が接合された基板130を分離する工程を示す。図3(a)は、積層体120とコア基板22との接合体に対して、積層体120のコア部分である支持体100の外周縁部を切断して、コア基板22とビルドアップ層60とを積層体120から分離した状態を示す。第1の金属層41の外形線位置よりも若干内側に入った位置で接合体を切断することにより、第1の金属層41と第2の金属層42との間の真空吸着が破られ、第1の金属層41と第2の金属層42がその当接面から簡単に分離させることができる。ビルドアップ層60はプリプレグ50によってコア基板22に接合しているから、図3(b)に示すように、コア基板22にビルドアップ層60が接合された基板130が得られる。
次に、基板130の表面に露出している第2の金属層42の銅箔42bをエッチングによりすべて除去し(図3(c))、銅箔42bを除去することによって露出した中間バリア層42aもすべて除去する(図3(d))。中間バリア層42aには銅のエッチング液によって侵されない金属を使用しているから、銅箔42bあるいは中間バリア層42aは、各々選択的にエッチングして除去することができる。
図4は、コア基板22に接合されたビルドアップ層60の外面に接続電極を形成して配線基板を形成する工程を示す。図4(a)は、ビルドアップ層60の外表面に感光性のソルダーレジスト54を塗布し、露光および現像して接続電極を形成するためのランド部56およびコア基板22の下面の配線パターン20を露出させた状態を示す。図4(b)は、ランド部56およびコア基板22の下面の配線パターン20の表面に無電解ニッケルめっきおよび無電解金めっきによる保護めっき58を形成した状態、図4(c)は、ランド部56にはんだを印刷し、はんだリフローにより接続電極としてのはんだバンプ59を形成した状態を示す。
図4(c)は大判の基板の状態のものであり、この大判の基板を切断することによって個片の配線基板が得られる。
本実施形態の配線基板の製造方法は、配線基板の配線層となるビルドアップ層60と配線基板のコアとなるコア基板22とを別個に製作し、後工程でビルドアップ層60とコア基板22とを組み合わせて配線基板を形成するものである。このようにビルドアップ層60とコア基板22とを各々別個に独立した工程で作成する方法であれば、ビルドアップ層60を形成する際には、コア基板22の制約を受けることなく配線パターン44を形成することが可能であり、高密度配線が可能なビルドアップ法の特徴を生かして配線パターン44を形成することができる。一方、コア基板22についても、基材として所要の剛性を備える素材や厚さを選択することができる。すなわち、本実施形態の配線基板の製造方法によれば、半導体チップを搭載する配線基板に求められる高密度化と高剛性化をともに満足する配線基板を確実に製造することが可能になる。
なお、上記実施形態においてはコア基板22にスルーホールと配線パターン20を形成したが、コア基板22はスルーホールと配線パターンがないものであってもよい。したがって、プリプレグ50に導電性ペースト52等の導電材を設けなくてもよい。
図5は、上述した方法によって形成した配線基板70に半導体チップ72を搭載した半導体装置の例を示す。この半導体装置は、半導体チップ72の搭載位置に合わせて素子搭載孔10bを設けたコア基板22を使用し、半導体チップ72を搭載した直下に回路部品74を搭載可能としたものである。コア基板22にこのような素子搭載孔10bを形成しておけば、キャパシター等の回路部品74はビルドアップ層60のみを介して半導体チップ72と電気的に接続されることになり、この素子搭載孔10bが形成された部分では配線基板は実質的に薄く形成されたこととなり、半導体チップ72と回路部品74とを接続する配線長を短くすることができ、高周波特性の優れた半導体装置として提供することが可能になる。
(実施形態2)
本実施形態は、図12に示す方法によってコア基板10を形成した後、低熱膨張係数を有する金属箔をビルドアップ層に組み込むことによって、半導体チップの熱膨張係数に近づけた配線基板を製造する方法に関するものである。
図6(a)は、コア基板22の両面にビルドアップ層60を形成した状態を示す。44が配線パターン、46が絶縁層、48がビアである。
図6(b)は、42合金等の銅よりも小さな熱膨張係数を有する金属箔80の片面に接着剤層82が被着された接着剤付金属箔84に、ドリル加工、レーザ加工、エッチング加工等により孔84aを形成した状態を示す。孔84aは接着剤付金属箔84をビルドアップ層60に接着した際に、ビルドアップ層60に形成されている配線パターン44と干渉しないように設ける。
図6(c)は、コア基板22に接着剤付金属箔84を位置合わせした状態、図6(d)は、コア基板22に接着剤付金属箔84を熱圧着して貼り付けた状態を示す。
図7(a)は、ビルドアップ層60の表面に感光性のソルダーレジスト54を塗布し、露光および現像してランド部56を露出させた状態を示す。金属箔80はソルダーレジスト54に被覆されてビルドアップ層60に組み込まれる。図7(b)は、ランド部56およびコア基板22の下面の配線パターン44の露出面を保護めっき58によって被覆した状態を示す。図7(c)は、ランド部56にはんだを印刷し、はんだリフローによってはんだバンプ59を形成して配線基板とした状態を示す。
本実施形態の配線基板は、コア基板22の両面に形成されたビルドアップ層60に低熱膨張係数を有する金属箔80が組み込まれていることによって、ビルドアップ層60の熱膨張係数を引き下げるとともに、配線基板全体としての熱膨張係数を半導体チップの熱膨張係数に近づけたものである。本実施形態ではビルドアップ層60の最外層に、低熱膨張係数を有する金属箔80を配置する構成としている。金属箔80を1層のみビルドアップ層60に組み込む場合は、このようにビルドアップ層60の最外層に組み込む方法が効果的である。
図8〜10は、ビルドアップ層60の中間層に低熱膨張係数を有する金属箔80を組み込んだ配線基板を製造する方法を示す。
図8(a)は、コア基板22の両面にビルドアップ層60を中途層まで形成した状態を示す。低熱膨張係数を有する金属箔80を備えた接着剤付金属箔84を、ビルドアップ層60を形成したコア基板22の両面に位置合わせし(図8(b))、コア基板22の両面に接着剤付金属箔84を貼り付ける(図8(c))。接着剤付金属箔84を貼り付ける際に、接着剤層82を既設のビルドアップ層60に向けて貼り付けることによって、接着剤層82を介して金属箔80が接着される。
図9(a)は、フォトリソグラフィー法によって最外面の金属箔80をエッチングして所定のパターンに形成した状態を示す。80aがパターニングされた金属箔である。図9(b)は、金属箔80aが形成されている層の表面を絶縁樹脂によって被覆して絶縁層46を形成した状態を示す。金属箔80aと絶縁層46aとの密着性を良好にするため、金属箔80aの表面に粗化処理を施してもよい。図9(c)は、ビルドアップ法により下層の配線パターン44と電気的に接続するように上層の配線パターン44を形成した状態を示す。この工程では、接着剤層82と絶縁層46aが配線層間に設けられた絶縁層になる。金属箔80aは層間で配線パターン44を電気的に接続するビア48の配置を妨げないようなパターンに形成されている。
図10(a)は、ビルドアップ層60の表面に感光性のソルダーレジスト54を塗布し、露光および現像してランド部56を露出させた工程、図10(b)は、ランド部56および配線パターン44の露出部に保護めっき58を設ける工程、図10(c)は、ランド部56にはんだを印刷し、はんだリフローによってはんだバンプ59を形成して配線基板を形成する工程を示す。
本実施形態の配線基板の製造方法によれば、ビルドアップ層60の中間層に低熱膨張係数を有する金属箔80aが組み込まれた配線基板を製造することができる。このように、ビルドアップ層60の中間層に金属箔80aを組み込むことによっても、配線基板全体としての熱膨張係数を半導体チップの熱膨張係数に近づけることが可能である。なお、ビルドアップ層60に組み込む金属箔80は1層に限らず、複数層に設けることができる。
これらの配線基板の製造方法では、コア基板22の両面にビルドアップ層60を形成する際に、ビルドアップ法と同様な方法によって低熱膨張係数を有する金属箔80を埋設させることができ、ビルドアップによって配線パターンを形成する工程に金属箔80を組み込む工程を組み入れて配線基板を製造することができるという利点がある。
図11は、低熱膨張係数を有する金属箔80を組み込んだ配線基板に半導体チップ72を搭載した半導体装置の例を示す。図示した配線基板はビルドアップ層60の最外層に金属箔80を組み込んだものである。低熱膨張係数の金属箔80を組み込むことによって配線基板の熱膨張係数を半導体チップの熱膨張係数に近づけることができ、半導体チップと配線基板との間で生じる熱応力を抑えることができ、信頼性の高い半導体装置として提供することが可能となる。
図1(a)−(d)は支持体の両面にビルドアップ層を形成する工程を示す説明図である。 図2(a)、(b)は支持体とビルドアップ層との積層体とコア基板とを接合する工程を示す説明図である。 図3(a)−(d)は積層体からコア基板とビルドアップ層との接合体を分離する工程を示す説明図である。 図4(a)−(c)はコア基板とビルドアップ層とからなる配線基板を形成する工程を示す説明図である。 図5は配線基板に半導体チップを搭載した半導体装置の構成を示す断面図である。 図6(a)−(d)は低熱膨張係数の金属箔をビルドアップ層に組み込む工程を示す説明図である。 図7(a)−(c)は金属箔を組み込んだ配線基板を形成する工程を示す説明図である。 図8(a)−(c)はビルドアップ層に金属箔を組み込む他の方法を示す説明図である。 図9(a)−(c)は金属箔を組み込んでビルドアップ層を形成する工程を示す説明図である。 図10(a)−(c)は金属箔を組み込んだ配線基板を形成する工程を示す説明図である。 図11は配線基板に半導体チップを搭載した半導体装置の構成を示す断面図である。 図12(a)−(f)はコア基板を形成する従来方法を示す説明図である。 図13(a)−(d)はコア基板の両面にビルドアップ層を形成した配線基板の製造工程を示す説明図である。

Claims (2)

  1. コア基板の両面にビルドアップ層を形成してなる配線基板の製造方法において、
    前記ビルドアップ層を形成する際に、銅よりも小さな熱膨張係数を有する金属箔を、ビルドアップ層に形成される配線パターンと干渉しない配置でビルドアップ層に組み込むことを特徴とする配線基板の製造方法。
  2. 金属箔の片面に接着剤層が被着された接着剤付金属箔をビルドアップ層に積層することにより、ビルドアップ層に金属箔を組み込むことを特徴とする請求項1記載の配線基板の製造方法。
JP2008127142A 2008-05-14 2008-05-14 配線基板の製造方法 Expired - Fee Related JP4610633B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008127142A JP4610633B2 (ja) 2008-05-14 2008-05-14 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008127142A JP4610633B2 (ja) 2008-05-14 2008-05-14 配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004572126A Division JP4143609B2 (ja) 2003-05-23 2003-05-23 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008193132A true JP2008193132A (ja) 2008-08-21
JP4610633B2 JP4610633B2 (ja) 2011-01-12

Family

ID=39752852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008127142A Expired - Fee Related JP4610633B2 (ja) 2008-05-14 2008-05-14 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4610633B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131777A (ja) * 2009-04-02 2013-07-04 Murata Mfg Co Ltd 回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433945A (en) * 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
JP2002271040A (ja) * 2001-03-07 2002-09-20 Ibiden Co Ltd 多層プリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433945A (en) * 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
JP2002271040A (ja) * 2001-03-07 2002-09-20 Ibiden Co Ltd 多層プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131777A (ja) * 2009-04-02 2013-07-04 Murata Mfg Co Ltd 回路基板

Also Published As

Publication number Publication date
JP4610633B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
JP3811680B2 (ja) 配線基板の製造方法
JP4332162B2 (ja) 配線基板の製造方法
JP4143609B2 (ja) 配線基板の製造方法
TWI507096B (zh) 多層電路板及其製作方法
TWI413475B (zh) 電氣結構製程及電氣結構
JP4972189B2 (ja) 基板製造用キャリア部材及びこれを用いた基板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2005005742A (ja) 半導体装置用多層回路基板の製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
TWI617225B (zh) 印刷電路板及其製造方法
JP4460013B2 (ja) 配線基板の製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4266717B2 (ja) 半導体装置の製造方法
JP4610633B2 (ja) 配線基板の製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2005302924A (ja) 配線基板およびその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR101119308B1 (ko) 인쇄회로기판 및 그 제조방법
JP2015204379A (ja) プリント配線板
KR100782956B1 (ko) 배선 기판의 제조 방법
JP4503698B2 (ja) 配線基板の製造方法
JP6387226B2 (ja) 複合基板
KR100801949B1 (ko) 배선 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4610633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees