KR100782956B1 - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR100782956B1
KR100782956B1 KR1020057021973A KR20057021973A KR100782956B1 KR 100782956 B1 KR100782956 B1 KR 100782956B1 KR 1020057021973 A KR1020057021973 A KR 1020057021973A KR 20057021973 A KR20057021973 A KR 20057021973A KR 100782956 B1 KR100782956 B1 KR 100782956B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
substrate
build
core substrate
Prior art date
Application number
KR1020057021973A
Other languages
English (en)
Other versions
KR20060012304A (ko
Inventor
다카시 슈토
켄지 다카노
켄지 이이다
켄이치로 아베
케이지 아라이
키요타카 세야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020057021973A priority Critical patent/KR100782956B1/ko
Publication of KR20060012304A publication Critical patent/KR20060012304A/ko
Application granted granted Critical
Publication of KR100782956B1 publication Critical patent/KR100782956B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Abstract

본 발명은, 절연층을 통해 배선 패턴이 적층하여 형성되는 빌드업층과, 코어 기판을 각각 개별적으로 작성하고, 이들 빌드업층과 코어 기판을 조합하여 배선 기판을 작성하는 배선 기판의 제조 방법으로서, 평판형으로 형성된 지지체 상에, 지지체로부터 분리 가능하게 빌드업층을 형성하고, 상기 코어 기판을, 상기 빌드업층에 형성된 배선 패턴과 전기적으로 접속하여, 상기 지지체 상에 형성된 빌드업층에 접합한 후 상기 빌드업층을 상기 지지체로부터 분리함으로써 코어 기판에 빌드업층이 접합된 기판을 형성하여, 배선 기판으로 한다. 빌드업층과 코어 기판을 개별적으로 작성함으로써 빌드업층과 코어 기판의 각각의 특성을 효과적으로 살린 배선 기판으로서 얻을 수 있다.

Description

배선 기판의 제조 방법{WIRING BOARD MANUFACTURING METHOD}
본 발명은 배선 기판의 제조 방법에 관한 것으로, 보다 상세하게는 고밀도, 저열팽창, 고강성을 갖춘 배선 기판의 제조 방법에 관한 것이다.
도 12, 도 13은 코어 기판의 양면에 빌드업법에 의해 배선 패턴을 형성한 배선 기판의 일반적인 제조 방법을 도시한다.
도 12는 양면에 배선 패턴이 형성되는 코어 기판(22)의 제조 공정을 도시한다. 도 12(a)는 동박 적층판으로 이루어지는 기판(10)을 도시한다. 이 기판(10)은, 유리 크로스가 들어간 에폭시 수지로 이루어지는 기재(10a)의 양면에 동박(11)을 피착한 것이다. 도 12(b)는 기판(10)에 드릴 가공을 실시하여, 관통 구멍(12)을 형성한 상태를 도시한다. 도 12(c)는 기판(10)의 표리면에 형성되는 배선 패턴의 전기적 도통을 취하기 위해서, 스루홀 도금(구리 도금)을 한 상태를 도시한다. 14가 스루홀 도금에 의해서 형성된 구리 도금층이다.
도 12(d)는 관통 구멍(12)을 구멍 매립용 수지(16)에 의해서 충전한 상태를 도시한다. 도 12(e)는 이어서, 덮개 도금으로서 구리 도금을 기판(10)의 표면에 실시한 상태를 도시한다. 이 덮개 도금에 의해, 수지(16)의 단부면을 포함하는 기판(10)의 양면의 전면이 구리 도금층(18)에 의해서 피복된다. 도 12(f)는 기판(10)의 양면에 피착되어 있는 구리 도금층(18, 14) 및 동박(11)을 에칭하여 기판(10)의 양면에 배선 패턴(20)을 형성하여, 코어 기판(22)을 형성한 상태를 도시한다.
도 13은 코어 기판(22)의 양면에 배선 패턴을 형성하여 배선 기판을 제조하기까지의 제조 공정을 도시한다. 도 13(a)는 코어 기판(22)의 양면에 빌드업법에 의해서 배선 패턴(24)을 형성한 상태를 도시한다. 26이 절연층, 28이 층간에서 배선 패턴(24)을 전기적으로 접속하는 비어이다. 도 13(b)는 빌드업층의 표면에 감광성의 솔더 레지스트(30)를 도포하여, 노광 및 현상한 상태를 도시한다. 도 13(c)는 배선 패턴(24)의 표면에, 표면 처리로서 무전해 니켈 도금과 무전해 금 도금을 실시하여, 배선 패턴(24)의 노출면을 보호 도금(32)에 의해서 피복한 상태를 도시한다. 도 13(d)는 배선 패턴(24)의 전극에 땜납 범프(34)를 형성하고, 코어 기판(22)의 양면에 배선 패턴(24)이 적층하여 형성된 배선 기판(36)을 얻은 상태를 도시한다.
이렇게 해서 얻어진 배선 기판(36)은 기판(10)의 기재에 강성이 높은 유리 크로스가 들어간 수지재를 사용하고 있으므로, 고강성으로 형성하는 것이 가능하다. 그러나, 코어 기판(22)을 지지체로 하여 빌드업법에 의해서 배선 패턴(24)을 형성하는 방법에서는, 코어 기판(22)에 형성하는 관통 구멍(12)을 일정 간격 이하로 배치할 수 없기 때문에, 배선 기판의 고밀도화가 제약된다.
또한, 배선 기판을 박형으로 형성하면 배선 기판의 전기적 특성을 개선하는 것이 가능하므로, 최근에는 배선 기판을 박형으로 형성할 것이 요구되고 있다. 그러나, 배선 기판을 박형으로 하기 위해서 코어 기판을 얇게 한다고 하면, 얇은 코 어 기판을 반송하기 위해서 특수한 제조 라인이 필요하게 된다고 하는 문제, 코어 기판을 얇게 하면 기판의 전체적인 강성이 저하되기 때문에, 절연층이나 배선 패턴을 형성하는 가공 공정에서 발생하는 응력에 의해서 기판의 수축이나 기복과 같은 변형이 생기기 쉽게 되어, 배선 패턴을 고밀도로 형성하는 것이 어렵게 된다고 하는 문제가 있다. 또한, 코어 기판을 얇게 하면, 기판 전체적인 열팽창 계수가 반도체 칩의 열팽창 계수로부터 더욱 벌어지게 되어, 배선 기판에 탑재된 반도체 칩과의 사이에서 열 응력이 크게 나타나게 된다고 하는 문제가 있다. 배선 기판의 열팽창 계수를 반도체 칩의 열팽창 계수에 가깝게 하기 위해서, 코어 기판으로서 반도체 칩의 열팽창 계수에 가까운 저열팽창 계수의 금속 코어를 사용하는 것도 생각할 수 있지만, 이 경우는 코어 기판과 빌드업층 사이에서 열 응력이 작용하여 빌드업층에 크랙이 생긴다고 하는 문제가 생긴다.
그래서, 본 발명은 이들 과제를 해결하기 위해 이루어진 것으로, 그 목적으로 하는 바는, 반도체 칩의 고밀도화, 고집적화에 대응하여 고밀도로 배선 패턴을 형성할 수 있고, 또한 기판의 저열팽창화를 도모하거나 혹은 기판의 고강성화를 도모함으로써, 반도체 칩과의 사이에서의 열 응력을 억제하거나 혹은 열 응력에 견딜 수 있는 배선 기판의 제조 방법을 제공하는 데에 있다.
본 발명은, 절연층을 통해 배선 패턴이 적층되어 형성되는 빌드업층과, 코어 기판을 각각 개별적으로 작성하여, 이들 빌드업층과 코어 기판을 조합하여 배선 기판을 작성하는 배선 기판의 제조 방법으로서, 평판형으로 형성된 지지체 상에, 지지체로부터 분리 가능하게 빌드업층을 형성하고, 상기 코어 기판을, 상기 빌드업층에 형성된 배선 패턴과 전기적으로 접속하여, 상기 지지체 상에 형성된 빌드업층에 접합한 후 상기 빌드업층을 상기 지지체로부터 분리함으로써 코어 기판에 빌드업층이 접합된 기판을 형성하여, 배선 기판으로 하는 것을 특징으로 하다.
본 발명에 따르면, 빌드업층과 코어 기판을 개별적으로 작성함으로써, 빌드업층은 코어 기판에 형성되는 관통 구멍의 치수 정밀도 등에 제약을 받지 않고서, 고밀도로 배선 패턴을 형성할 수 있다. 또한, 코어 기판은 적절하게 재료 및 제조 방법을 선택하여 고강성으로 형성할 수 있다. 빌드업층과 코어 기판의 각각의 특성을 효과적으로 살림으로써, 고밀도, 저열팽창, 고강성을 갖춘 배선 기판을 실현할 수 있다.
또한, 코어 기판의 양면에 빌드업층을 형성하여 이루어지는 배선 기판의 제조 방법에 있어서, 상기 빌드업층을 형성할 때에, 구리보다도 작은 열팽창 계수를 갖는 금속박을, 빌드업층에 형성되는 배선 패턴과 간섭하지 않는 배치로 빌드업층에 집어넣는 것을 특징으로 한다. 이 방법에 따르면, 빌드업층에 저열팽창 계수의 금속박을 집어넣음으로써, 배선 기판의 열팽창 계수를 내릴 수 있어, 반도체 칩과의 사이에서 발생하는 열 응력을 억제한 배선 기판을 얻을 수 있다.
도 1(a)∼도 1(d)는 지지체의 양면에 빌드업층을 형성하는 공정을 도시하는 설명도, 도 2(a) 및 도 2(b)는 지지체와 빌드업층과의 적층체와 코어 기판을 접합하는 공정을 도시하는 설명도, 도 3(a)∼도 3(d)는 적층체로부터 코어 기판과 빌드 업층과의 접합체를 분리하는 공정을 도시하는 설명도, 도 4(a)∼도 4(c)는 코어 기판과 빌드업층으로 이루어지는 배선 기판을 형성하는 공정을 도시하는 설명도, 도 5는 배선 기판에 반도체 칩을 탑재한 반도체 장치의 구성을 도시하는 단면도, 도 6(a)∼도 6(d)는 저열팽창 계수의 금속박을 빌드업층에 집어넣는 공정을 도시하는 설명도, 도 7(a)∼도 7(c)는 금속박을 집어넣은 배선 기판을 형성하는 공정을 도시하는 설명도, 도 8(a)∼도 8(c)는 빌드업층에 금속박을 집어넣은 다른 방법을 도시하는 설명도, 도 9(a)∼도 9(c)는 금속박을 집어넣어 빌드업층을 형성하는 공정을 도시하는 설명도, 도 10(a)∼도 10(c)는 금속박을 집어넣은 배선 기판을 형성하는 공정을 도시하는 설명도, 도 11은 배선 기판에 반도체 칩을 탑재한 반도체 장치의 구성을 도시하는 단면도, 도 12(a)∼도 12(f)는 코어 기판을 형성하는 종래 방법을 도시하는 설명도, 도 13(a)∼도 13(d)는 코어 기판의 양면에 빌드업층을 형성한 배선 기판의 제조 공정을 도시하는 설명도이다.
(실시형태 1)
도 1∼도 4는 본 발명에 따른 배선 기판의 제조 방법을 도시하는 설명도이다. 도 1(a)는 본 발명 방법에 있어서 특징적인 제조 공정으로, 지지체(100)의 양면에 접착 필름(40)을 통해, 제1 금속층(41)과 제2 금속층(42)을 적층하여 피복하는 공정을 도시한다.
지지체(100)는 빌드업법에 의해서 배선 패턴을 형성하기 위한 지지재로서 사용하는 것으로, 빌드업층을 형성했을 때에 수축이나 휘어짐과 같은 변형이 생기지 않는 충분한 강도를 갖추고 있는 재료에 의해서 형성한다. 본 실시형태에서는, 지지체(100)의 기재(100a)로서 0.3∼0.4 mm 두께의 유리 크로스가 들어간 에폭시 수지 기판을 사용하여, 이 수지 기판의 양면에 두께 9 μm의 동박(11)을 피착한 것을 지지체(100)로 했다. 이 지지체(100)는 다수개의 배선 기판을 취하기 위한 큰 사이즈의 평판형으로 형성한 것을 사용한다.
접착 필름(40)은 제1 금속층(41)을 지지체(100)의 표면에 접착하여 고정하는 작용을 하는 동시에, 제2 금속층(42)의 외주연부를 지지체(100)에 접착하는 작용을 한다. 이 때문에, 접착 필름(40)은 지지체(100)의 양면을 각각 전면에 걸쳐 피복하도록 설치하는 동시에, 제1 금속층(41)의 외주연의 위치가 제2 금속층(42)의 외주연의 위치보다도 약간 내측에 위치하도록, 제1 금속층(41)과 제2 금속층(42)의 외형 크기를 설정하여 접착한다.
본 실시형태에 있어서는, 제1 금속층(41)에는 두께 18 μm로 이루어지는 동박을 사용하고, 제2 금속층(42)에는 Cr, Ti, Ni 등의 구리를 에칭하는 에칭액에 의해서 침해되지 않는 금속을 중간 배리어층으로 하여 두께 18 μm의 동박을 접합시킨 것을 사용하고 있다.
도 1(b)는 지지체(100)의 양면에서, 접착 필름(40)을 통해 제1 금속층(41)과 제2 금속층(42)을 진공 열 프레스한 상태를 도시한다. 진공 열 프레스란, 도 1(a)에 도시하는 워크 전체를 진공 흡인하면서, 접착 필름(40)을 통해 제1 금속층(41)과 제2 금속층(42)을 겹쳐 가열 및 가압하는 조작이다. 이 진공 열 프레스에 의해, 제1 금속층(41)은 접착층(40a)을 통해 지지체(100)의 동박(11)의 표면에 접착되고, 제2 금속층(42)은 그 외주연부에서 접착층(40a)을 통해 동박(110)에 접착된다. 또한, 이 때에, 제1 금속층(41)과 제2 금속층(42)은 서로 진공 흡착한다. 진공 흡착이란, 제1 금속층(41)과 제2 금속층(42)의 진공 흡착 부분의 진공이 깨진 경우에, 제1 금속층(41)과 제2 금속층(42)이 박리되는 흡착 상태에 있다고 하는 것이다.
도 1(c)는 제2 금속층(42)의 표면측의 동박을 에칭하여 배선 패턴(43)을 형성한 상태를 도시한다. 제2 금속층(42)에는 구리의 에칭액에 의해서는 침해되지 않는 중간 배리어층(42a)이 형성되어 있으므로, 서브트랙트법에 의해서 동박을 에칭함으로써, 용이하게 배선 패턴(43)을 형성할 수 있다.
도 1(d)는 이어서, 배선 패턴(43)이 형성되어 있는 지지체(100)의 양면에 빌드업법에 의해서 배선 패턴(44)을 형성한 상태를 도시한다. 46이 절연층, 48이 비어이다. 본 실시형태에서는, 도면과 같이 비어(48)를 필드 비어(filled via)로 하고, 연직 방향으로 기둥형으로 비어(48)가 연속해 있도록 형성하고 있다.
도 2는 지지체(100)의 양면에 빌드업층(60)이 형성된 적층체(120)의 양면에, 도 12에 도시한 방법에 의해서 형성한 코어 기판(22)을 접합하는 공정을 도시한다. 상술한 바와 같이, 코어 기판(22)은 기판(10)에 드릴 가공 등에 의해서 관통 구멍을 형성하고, 스루홀 도금을 실시하여, 기판(10)의 양면에 배선 패턴(20)을 형성한 것이다.
50은 적층체(120)의 양면에 코어 기판(22)을 접합하기 위해서 사용하는 프리프레그이다. 프리프레그(50)에는 빌드업층(60)과 코어 기판(22)을 전기적으로 접속하기 위한 도전성 페이스트(52)를 수용하는 수용 구멍이 형성되고, 이 수용 구멍에 도전성 페이스트(52)가 충전되어 있다. 한편, 프리프레그(50) 대신에 열가소성 수지 등으로 이루어지는 접착성을 갖는 접착용 필름을 사용할 수 있으며, 도전성 페이스트(52) 대신에 땜납 등의 도전재를 사용하는 것도 가능하다.
적층체(120)의 양면에 프리프레그(50)와 코어 기판(22)의 위치를 맞추어(도 2(a)), 프리프레그(50)를 통해 적층체(120)와 코어 기판(22)을 접합한다(도 2(b)). 이 접합 조작에 의해, 도전성 페이스트(52)를 통해 적층체(120)의 배선 패턴(44)과 코어 기판(22)의 배선 패턴(20)이 전기적으로 접속된 상태가 된다.
도 3은 적층체(120)와 코어 기판(22)을 접합한 접합체로부터, 코어 기판(22)의 한쪽 면에 빌드업층(60)이 접합된 기판(130)을 분리하는 공정을 도시한다. 도 3(a)는 적층체(120)와 코어 기판(22)과의 접합체에 대하여, 적층체(120)의 코어 부분인 지지체(100)의 외주연부를 절단하여, 코어 기판(22)과 빌드업층(60)을 적층체(120)로부터 분리한 상태를 도시한다. 제1 금속층(41)의 외형선 위치보다도 약간 내측으로 들어간 위치에서 접합체를 절단함으로써, 제1 금속층(41)과 제2 금속층(42) 사이의 진공 흡착이 깨져, 제1 금속층(41)과 제2 금속층(42)을 그 접촉면에서 간단히 분리시킬 수 있다. 빌드업층(60)은 프리프레그(50)에 의해서 코어 기판(22)에 접합하고 있으므로, 도 3(b)에 도시한 바와 같이, 코어 기판(22)에 빌드업층(60)이 접합된 기판(130)을 얻을 수 있다.
이어서, 기판(130)의 표면에 노출되어 있는 제2 금속층(42)의 동박(42b)을 에칭에 의해 전부 제거하고(도 3(c)), 동박(42b)을 제거함으로써 노출된 중간 배리어층(42a)도 전부 제거한다(도 3(d)). 중간 배리어층(42a)에는 구리의 에칭액에 의 해서 침해되지 않는 금속을 사용하고 있으므로, 동박(42b) 혹은 중간 배리어층(42a)은 각각 선택적으로 에칭하여 제거할 수 있다.
도 4는 코어 기판(22)에 접합된 빌드업층(60)의 외면에 접속 전극을 형성하여 배선 기판을 형성하는 공정을 도시한다. 도 4(a)는 빌드업층(60)의 외표면에 감광성의 솔더 레지스트(54)를 도포하고, 노광 및 현상하여 접속 전극을 형성하기 위한 랜드부(56) 및 코어 기판(22)의 하면의 배선 패턴(20)을 노출시킨 상태를 도시한다. 도 4(b)는 랜드부(56) 및 코어 기판(22)의 하면의 배선 패턴(20)의 표면에 무전해 니켈 도금 및 무전해 금 도금에 의한 보호 도금(58)을 형성한 상태, 도 4(c)는 랜드부(56)에 땜납을 인쇄하여, 땜납 리플로우에 의해 접속 전극으로서의 땜납 범프(59)를 형성한 상태를 도시한다.
도 4(c)는 큰 사이즈의 기판의 상태인 것으로, 이 큰 사이즈의 기판을 절단함으로써 개개 조각의 배선 기판을 얻을 수 있다.
본 실시형태의 배선 기판의 제조 방법은, 배선 기판의 배선층이 되는 빌드업층(60)과 배선 기판의 코어가 되는 코어 기판(22)을 개별적으로 제작하고, 후속 공정에서 빌드업층(60)과 코어 기판(22)을 조합하여 배선 기판을 형성하는 것이다. 이와 같이 빌드업층(60)과 코어 기판(22)을 각각 개별적으로 독립된 공정에서 작성하는 방법이라면, 빌드업층(60)을 형성할 때는, 코어 기판(22)의 제약을 받는 일없이 배선 패턴(44)을 형성하는 것이 가능하며, 고밀도 배선이 가능한 빌드업법의 특징을 살려 배선 패턴(44)을 형성할 수 있다. 한편, 코어 기판(22)에 대해서도, 기재로서 소요 강성을 갖추는 소재나 두께를 선택할 수 있다. 즉, 본 실시형태의 배 선 기판의 제조 방법에 따르면, 반도체 칩을 탑재하는 배선 기판에 요구되는 고밀도화와 고강성화를 함께 만족하는 배선 기판을 확실하게 제조하는 것이 가능하게 된다.
또, 상기 실시형태에 있어서는 코어 기판(22)에 관통 구멍과 배선 패턴(20)을 형성했지만, 코어 기판(22)은 관통 구멍과 배선 패턴이 없는 것이라도 좋다. 따라서, 프리프레그(50)에 도전성 페이스트(52) 등의 도전재를 설치하지 않더라도 좋다.
도 5는 상술한 방법에 의해서 형성한 배선 기판(70)에 반도체 칩(72)을 탑재한 반도체 장치의 예를 도시한다. 이 반도체 장치는 반도체 칩(72)의 탑재 위치에 맞춰 소자 탑재 구멍(10b)을 형성한 코어 기판(22)을 사용하여, 반도체 칩(72)을 탑재한 바로 아래에 회로 부품(74)을 탑재할 수 있게 한 것이다. 코어 기판(22)에 이러한 소자 탑재 구멍(10b)을 형성해 두면, 커패시터 등의 회로 부품(74)은 빌드업층(60)만을 통해 반도체 칩(72)과 전기적으로 접속되게 되고, 이 소자 탑재 구멍(10b)이 형성된 부분에서는 배선 기판은 실질적으로 얇게 형성되게 되어, 반도체 칩(72)과 회로 부품(74)을 접속하는 배선 길이를 짧게 할 수 있어, 고주파 특성이 우수한 반도체 장치로서 제공하는 것이 가능하게 된다.
(실시형태 2)
본 실시형태는, 도 12에 도시하는 방법에 의해서 코어 기판(10)을 형성한 후 저열팽창 계수를 갖는 금속박을 빌드업층에 집어넣음으로써, 반도체 칩의 열팽창 계수에 가깝게 한 배선 기판을 제조하는 방법에 관한 것이다.
도 6(a)는 코어 기판(22)의 양면에 빌드업층(60)을 형성한 상태를 도시한다. 44가 배선 패턴, 46이 절연층, 48이 비어이다.
도 6(b)는 42 합금 등의 구리보다도 작은 열팽창 계수를 갖는 금속박(80)의 한쪽 면에 접착제층(82)이 피착된 접착제를 지닌 금속박(84)에, 드릴 가공, 레이저 가공, 에칭 가공 등에 의해 구멍(84a)을 형성한 상태를 도시한다. 구멍(84a)은 접착제를 지닌 금속박(84)을 빌드업층(60)에 접착했을 때에, 빌드업층(60)에 형성되어 있는 배선 패턴(44)과 간섭하지 않도록 형성한다.
도 6(c)는 코어 기판(22)에 접착제를 지닌 금속박(84)의 위치를 맞춘 상태, 도 6(d)는 코어 기판(22)에 접착제를 지닌 금속박(84)을 열 압착하여 접착한 상태를 도시한다.
도 7(a)는 빌드업층(60)의 표면에 감광성의 솔더레지스트(54)를 도포하고, 노광 및 현상하여 랜드부(56)를 노출시킨 상태를 도시한다. 금속박(80)은 솔더 레지스트(54)에 피복되어 빌드업층(60)으로 들어가게 된다. 도 7(b)는 랜드부(56) 및 코어 기판(22)의 하면의 배선 패턴(44)의 노출면을 보호 도금(58)에 의해서 피복한 상태를 도시한다. 도 7(c)는 랜드부(56)에 땜납을 인쇄하고, 땜납 리플로우에 의해서 땜납 범프(59)를 형성하여 배선 기판으로 한 상태를 도시한다.
본 실시형태의 배선 기판은 코어 기판(22)의 양면에 형성된 빌드업층(60)에 저열팽창 계수를 갖는 금속박(80)이 들어가 있음으로써, 빌드업층(60)의 열팽창 계수를 끌어내리는 동시에, 배선 기판의 전체적인 열팽창 계수를 반도체 칩의 열팽창 계수에 가깝게 한 것이다. 본 실시형태에서는 빌드업층(60)의 최외층에, 저열팽창 계수를 갖는 금속박(80)을 배치하는 구성으로 하고 있다. 금속박(80)을 1층만 빌드업층(60)에 집어넣는 경우는, 이와 같이 빌드업층(60)의 최외층에 집어넣는 방법이 효과적이다.
도 8∼도 10은 빌드업층(60)의 중간층에 저열팽창 계수를 갖는 금속박(80)을 집어넣은 배선 기판을 제조하는 방법을 도시한다.
도 8(a)는 코어 기판(22)의 양면에 빌드업층(60)을 중도층까지 형성한 상태를 도시한다. 저열팽창 계수를 갖는 금속박(80)을 갖춘 접착제를 지닌 금속박(84)을, 빌드업층(60)을 형성한 코어 기판(22)의 양면에 위치를 맞추어(도 8(b)), 코어 기판(22)의 양면에 접착제를 지닌 금속박(84)을 접착한다(도 8(c)). 접착제를 지닌 금속박(84)을 접착할 때에, 접착제층(82)을 이미 설치된 빌드업층(60)으로 향하게 하여 접착함으로써, 접착제층(82)을 통해 금속박(80)이 접착된다.
도 9(a)는 포토리소그래피법에 의해서 가장 바깥면의 금속박(80)을 에칭하여 소정의 패턴으로 형성한 상태를 도시한다. 80a가 패터닝된 금속박이다. 도 9(b)는 금속박(80a)이 형성되어 있는 층의 표면을 절연 수지에 의해서 피복하여 절연층(46)을 형성한 상태를 도시한다. 금속박(80a)과 절연층(46a)의 밀착성을 양호하게 하기 위해서, 금속박(80a)의 표면에 조화(粗化) 처리를 실시하더라도 좋다. 도 9(c)는 빌드업법에 의해 하층의 배선 패턴(44)과 전기적으로 접속하도록 상층의 배선 패턴(44)을 형성한 상태를 도시한다. 이 공정에서는, 접착제층(82)과 절연층(46a)이 배선층 사이에 형성된 절연층으로 된다. 금속박(80a)은 층간에서 배선 패턴(44)을 전기적으로 접속하는 비어(48)의 배치를 방해하지 않는 패턴으로 형성되 어 있다.
도 10(a)는 빌드업층(60)의 표면에 감광성의 솔더 레지스트(54)를 도포하고, 노광 및 현상하여 랜드부(56)를 노출시킨 공정, 도 10(b)는 랜드부(56) 및 배선 패턴(44)의 노출부에 보호 도금(58)을 형성하는 공정, 도 10(c)는 랜드부(56)에 땜납을 인쇄하고, 땜납 리플로우에 의해서 땜납 범프(59)를 형성하여 배선 기판을 형성하는 공정을 도시한다.
본 실시형태의 배선 기판의 제조 방법에 따르면, 빌드업층(60)의 중간층에 저열팽창 계수를 갖는 금속박(80a)이 삽입된 배선 기판을 제조할 수 있다. 이와 같이, 빌드업층(60)의 중간층에 금속박(80a)을 집어넣음에 의해서도, 배선 기판의 전체적인 열팽창 계수를 반도체 칩의 열팽창 계수에 가깝게 하는 것이 가능하다. 또, 빌드업층(60)에 집어넣는 금속박(80)은 1층에 한하지 않고, 복수 층에 형성할 수 있다.
이들 배선 기판의 제조 방법에서는, 코어 기판(22)의 양면에 빌드업층(60)을 형성할 때에, 빌드업법과 같은 식의 방법에 의해서 저열팽창 계수를 갖는 금속박(80)을 매설시킬 수 있어, 빌드업에 의해서 배선 패턴을 형성하는 공정에 금속박(80)을 집어넣는 공정을 삽입하여 배선 기판을 제조할 수 있다고 하는 이점이 있다.
도 11은 저열팽창 계수를 갖는 금속박(80)을 집어넣은 배선 기판에 반도체 칩(72)을 탑재한 반도체 장치의 예를 도시한다. 도시한 배선 기판은 빌드업층(60)의 최외층에 금속박(80)을 집어넣은 것이다. 저열팽창 계수의 금속박(80)을 집어넣음으로 써 배선 기판의 열팽창 계수를 반도체 칩의 열팽창 계수에 가깝게 할 수 있어, 반도체 칩과 배선 기판 사이에서 생기는 열 응력을 억제할 수 있어, 신뢰성이 높은 반도체 장치를 제공하는 것이 가능해진다.

Claims (8)

  1. 절연층을 통해 배선 패턴이 적층하여 형성되는 빌드업층과 코어 기판을 각각 개별적으로 작성하고, 이들 빌드업층과 코어 기판을 조합하여 배선 기판을 작성하는 배선 기판의 제조 방법으로서,
    평판형으로 형성된 지지체 상에 지지체로부터 분리 가능하게 빌드업층을 형성하고,
    상기 코어 기판을 상기 빌드업층에 형성된 배선 패턴과 전기적으로 접속하여 상기 지지체 상에 형성된 빌드업층에 접합한 후,
    상기 빌드업층을 상기 지지체로부터 분리함으로써 코어 기판에 빌드업층이 접합된 기판을 형성하여, 배선 기판으로 하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제1항에 있어서, 지지체 상에 금속층을 진공 흡착하여 상기 금속층 상에 빌드업층을 형성하고,
    코어 기판을 상기 빌드업층에 접합한 후 상기 금속층과 지지체와의 진공을 깨트림으로써, 상기 지지체로부터 상기 금속층과 함께 코어 기판에 빌드업층이 접합된 기판을 분리하는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제1항에 있어서, 지지체 상에 접착층을 통해 제1 금속층을 접착하여 이 제1 금속층에 제2 금속층을 진공 흡착하고,
    상기 제2 금속층 상에 빌드업층을 형성하고,
    코어 기판을 빌드업층에 접합한 후 상기 제1 금속층과 제2 금속층 사이의 진공을 깨트림으로써, 상기 제1 금속층으로부터 상기 제2 금속층과 함께 코어 기판에 빌드업층이 접합된 기판을 분리하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제3항에 있어서, 제1 금속층보다도 큰 사이즈로 형성된 제2 금속층을 사용하여 제1 금속층에 제2 금속층을 진공 흡착하는 동시에, 제2 금속층의 외주연부를 접착층을 통해 지지판에 접착하고,
    상기 제2 금속층 상에 빌드업층을 형성하고,
    코어 기판을 빌드업층에 접합하여 적층체를 형성한 후,
    상기 제1 금속층의 외주연보다도 내측 위치에서 상기 적층체를 절단하여 상기 제1 금속층과 제2 금속층 사이의 진공을 깨트림으로써, 상기 제1 금속층으로부터 상기 제2 금속층과 함께 코어 기판에 빌드업층이 접합된 기판을 분리하는 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제1항에 있어서, 전기적 절연성을 갖는 필름에 관통 구멍이 형성되고, 이 관통 구멍에 도전재가 충전된 접착용 필름을 이용하여 상기 코어 기판을 상기 지지체 상에 형성된 빌드업층에 접합함으로써,
    상기 코어 기판과 상기 빌드업층을 전기적으로 접속하여 접합하는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 제1항에 있어서, 빌드업층을 사이에 두고 반도체 칩의 탑재 위치에 대향하는 위치에 회로 부품을 탑재하는 소자 탑재 구멍이 형성된 코어 기판을 이용하는 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 삭제
  8. 삭제
KR1020057021973A 2005-11-18 2003-05-23 배선 기판의 제조 방법 KR100782956B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057021973A KR100782956B1 (ko) 2005-11-18 2003-05-23 배선 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057021973A KR100782956B1 (ko) 2005-11-18 2003-05-23 배선 기판의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012239A Division KR100801949B1 (ko) 2007-05-30 2003-05-23 배선 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060012304A KR20060012304A (ko) 2006-02-07
KR100782956B1 true KR100782956B1 (ko) 2007-12-07

Family

ID=37122020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021973A KR100782956B1 (ko) 2005-11-18 2003-05-23 배선 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100782956B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335698A (ja) 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
TWI381433B (zh) 2006-07-27 2013-01-01 Princo Corp 結合ic整合基板與載板之結構及其製造方法與電子裝置之製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382193A (ja) * 1989-08-25 1991-04-08 Hitachi Chem Co Ltd マルチワイヤー配線板の製造方法
JPH07106769A (ja) * 1993-10-08 1995-04-21 Ibiden Co Ltd 電子部品搭載用多層基板の製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002185139A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382193A (ja) * 1989-08-25 1991-04-08 Hitachi Chem Co Ltd マルチワイヤー配線板の製造方法
JPH07106769A (ja) * 1993-10-08 1995-04-21 Ibiden Co Ltd 電子部品搭載用多層基板の製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002185139A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
KR20060012304A (ko) 2006-02-07

Similar Documents

Publication Publication Date Title
JP3811680B2 (ja) 配線基板の製造方法
KR100516795B1 (ko) 반도체 장치용 다층 회로 기판의 제조 방법
US7935891B2 (en) Wiring board manufacturing method
TWI507096B (zh) 多層電路板及其製作方法
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP4332162B2 (ja) 配線基板の製造方法
JP2001308548A (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JP2004311849A (ja) 配線基板およびその製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
KR100782956B1 (ko) 배선 기판의 제조 방법
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
KR100801949B1 (ko) 배선 기판의 제조 방법
JP4610633B2 (ja) 配線基板の製造方法
JP6387226B2 (ja) 複合基板
JP4015858B2 (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JPH04127497A (ja) 多層電子部品搭載用基板及びその製造法
JP6735793B2 (ja) 複合基板及びリジッド基板
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JPH03194998A (ja) 多層回路板の製造方法
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JPH0438159B2 (ko)
JP2001308532A (ja) プリント配線板およびプリント配線板の製造方法
KR101088062B1 (ko) 범프를 구비한 스택형 인쇄회로기판 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 11