KR100516795B1 - 반도체 장치용 다층 회로 기판의 제조 방법 - Google Patents
반도체 장치용 다층 회로 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100516795B1 KR100516795B1 KR10-2003-7008844A KR20037008844A KR100516795B1 KR 100516795 B1 KR100516795 B1 KR 100516795B1 KR 20037008844 A KR20037008844 A KR 20037008844A KR 100516795 B1 KR100516795 B1 KR 100516795B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- metal plate
- multilayer circuit
- pad
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 156
- 239000002184 metal Substances 0.000 claims abstract description 156
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000002131 composite material Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000007769 metal material Substances 0.000 claims abstract description 12
- 239000007788 liquid Substances 0.000 claims abstract description 6
- 239000010949 copper Substances 0.000 claims description 80
- 229910052802 copper Inorganic materials 0.000 claims description 79
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 77
- 229910000679 solder Inorganic materials 0.000 claims description 40
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 21
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 11
- 239000004744 fabric Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 239000010419 fine particle Substances 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004760 aramid Substances 0.000 claims description 4
- 229920003235 aromatic polyamide Polymers 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 239000012528 membrane Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 177
- 239000011347 resin Substances 0.000 description 43
- 229920005989 resin Polymers 0.000 description 43
- 239000010408 film Substances 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
- Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
- Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
Claims (27)
- 복수조(組)의 도체층과 절연층으로부터 형성한 다층 회로 기판 본체로서, 반도체 소자를 탑재하기 위한 면과 외부 접속 단자용의 다른 한쪽의 면을 갖고, 반도체 소자 탑재면에는 탑재하려고 하는 반도체 소자에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치되고, 외부 접속 단자용의 면에는 외부의 전기 회로에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치된 다층 회로 기판 본체를 갖고, 다층 회로 기판 본체의 반도체 소자 탑재면에 그 탑재 영역을 둘러싸는 프레임을 구비한 반도체 장치용 다층 회로 기판의 제조 방법으로서,2매의 금속판을 마주보게 하여 일체화해 복합 금속판을 제작하고,이 복합 금속판의 양면에, 금속판을 위한 에칭액에 실질적으로 에칭되지 않는 금속 재료제의 반도체 소자 접속용 패드와, 상기 패드를 노출시키는 개구부를 갖는 절연층을 형성하고,상기 개구부를 통해서 상기 패드에 접속하는 배선층으로서, 나중에 형성하는 다른 배선층에 접속하기 위한 패드를 구비한 배선층을, 상기 절연층 상에 형성하고,상기 다른 배선층에 접속하기 위한 패드를 노출시키는 개구부를 갖는 절연층과, 상기 개구부를 통해서 상기 절연층 아래에 위치하는 상기 다른 배선층의 패드에 접속하는 배선층으로서, 나중에 형성할 또 다른 배선층에 접속하기 위한 패드 또는 외부 접속 단자용 패드를 구비한 배선층을 형성하는 공정을 필요한 횟수 실시하여, 소정수의 배선층과 절연층을 갖는 다층 회로 기판 본체를 제작하고,다층 회로 기판 본체의 최외층의 절연층 상에, 그 위에 위치하는 외부 접속 단자용 패드를 노출시키는 관통 구멍을 구비한 절연층을 형성하고,상기 복합 금속판을 분리하여, 상기 금속판의 편면(片面)에 상기 다층 회로 기판 본체를 구비한 중간체를 얻고,그리고 반도체 소자를 탑재하기 위해 배치하는 영역에서 상기 금속판을 에칭해 이 영역의 금속판 재료를 제거함으로써, 반도체 소자의 탑재 영역을 둘러싸는 프레임을 형성하는 것을 포함하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 금속판으로서, 상기 금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료의 막을 상기 복합 금속판의 제작을 위해 마주보게 하는 면에 설치한 금속판을 사용하고, 그리고 상기 중간체의 반도체 소자를 탑재하기 위해 배치하는 영역에서, 상기 금속판상의 상기 금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료의 막을 제거해 금속판을 노출시키고, 남은 금속 재료막을 마스크로서 사용하는 에칭에 의해 상기 영역의 금속판 재료를 제거하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 2 항에 있어서,상기 금속판의 재료가 동(銅)이고, 그 위에 형성하는 상기 막의 금속 재료가 니켈인 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,반도체 소자를 탑재하기 위해 배치하는 영역에서의 상기 금속판의 에칭 때, 상기 금속판의 에칭하지 말아야 할 부분을 레지스트막에 의해 또는 마스크판에 의해 보호하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을, 관통 구멍의 내벽면을 포함해 전면(全面)을 절연 처리한 금속판을 상기 다층 회로 기판 본체의 최외층의 절연층에 접합함으로써 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 5 항에 있어서,상기 금속판으로서, 양극 산화에 의해 표면에 절연 처리를 실시한 알루미늄제의 판을 사용하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 5 항에 있어서,상기 접합을 접착제를 사용해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 7 항에 있어서,상기 접착제가 접합후에 상기 다층 회로 기판 본체의 최외층의 절연층과 상기 절연 처리한 금속판 사이에, 상기 접착제가 상기 관통 구멍 내로 새어 나오는 것을 방지할 수 있는 갭을 형성할 수 있는 지름의 절연성 미립자를 함유하고 있는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 복합 금속판의 양면에 개구부를 갖는 절연층을 형성하고, 상기 개구부의 저면에 노출한 금속판 재료의 일부를 제거해 금속판 내에 저부(底部)를 갖는 오목부를 형성하고, 그리고 상기 오목부의 저부에 상기 금속판을 급전층으로 하는 전해 도금에 의해 땜납층을 형성함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 복합 금속판의 양면에 형성한 절연층에, 절연층 표면의 지름에 비하여 저부의 지름이 작은 개구부를 형성하고, 상기 개구부의 저부에 노출한 금속판을 에칭하여, 상기 개구부를 지나는 개소의 지름이 상기 개구부의 저면의 지름과 동일하거나 그보다 큰 공동(空洞)을 상기 금속판에 형성하고, 그리고 상기 공동 및 개구부 내에 땜납을 충전함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 10 항에 있어서,상기 땜납의 충전을, 상기 금속판을 급전층으로서 사용하는 전해 도금에 의해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 10 항에 있어서,상기 땜납의 충전을 땜납 페이스트를 이용해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 다층 회로 기판 본체의 최외층의 절연층을 유리 클로스 프리프레그(glass cloth prepreg) 또는 아라미드를 함유한 프리프레그로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 13 항에 있어서,상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을 솔더 레지스트로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 복수조의 도체층과 절연층으로부터 형성한 다층 회로 기판 본체로서, 반도체 소자를 탑재하기 위한 면과 외부 접속 단자용의 다른 한쪽의 면을 갖고, 반도체 소자 탑재면에는 탑재하려고 하는 반도체 소자에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치되고, 외부 접속 단자용의 면에는 외부의 전기 회로에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치된 다층 회로 기판 본체를 갖는 반도체 장치용 다층 회로 기판의 제조 방법으로서,2매의 금속판을 마주보게 하여 일체화해 복합 금속판을 제작하고,이 복합 금속판의 양면에, 금속판을 위한 에칭액에 실질적으로 에칭되지 않는 금속 재료제의 반도체 소자 접속용 패드와, 상기 패드를 노출시키는 개구부를 갖는 절연층을 형성하고,상기 개구부를 통해서 상기 패드에 접속하는 배선층으로서, 나중에 형성하는 다른 배선층에 접속하기 위한 패드를 구비한 배선층을, 상기 절연층 상에 형성하고,상기 다른 배선층에 접속하기 위한 패드를 노출시키는 개구부를 갖는 절연층과, 상기 개구부를 통해서 상기 절연층 아래에 위치하는 상기 다른 배선층의 패드에 접속하는 배선층으로서, 나중에 형성할 또 다른 배선층에 접속하기 위한 패드 또는 외부 접속 단자용 패드를 구비한 배선층을 형성하는 공정을 필요한 횟수 실시하여, 소정수의 배선층과 절연층을 갖는 다층 회로 기판 본체를 제작하고,다층 회로 기판 본체의 최외층의 절연층 상에, 그 위에 위치하는 외부 접속 단자용 패드를 노출시키는 관통 구멍을 구비한 절연층을 형성하고,상기 복합 금속판을 분리하여, 상기 금속판의 편면에 상기 다층 회로 기판 본체를 구비한 중간체를 얻고,그리고 이 중간체로부터 상기 금속판을 에칭에 의해 제거해 반도체 소자 접속용 패드를 포함하는 반도체 소자 탑재면을 노출시키는 것을 포함하는, 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 15 항에 있어서,상기 노출한 반도체 소자 탑재면에 프레임을 접합하는 것을 더 포함하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 15 항에 있어서,상기 금속판의 재료가 동인 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 15 항에 있어서,상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을, 관통 구멍의 내벽면을 포함해 전면을 절연 처리한 금속판을 상기 다층 회로 기판 본체의 최외층의 절연층에 접합함으로써 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 18 항에 있어서,상기 금속판으로서, 양극 산화에 의해 표면에 절연 처리를 실시한 알루미늄제의 판을 사용하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 18 항에 있어서,상기 접합을 접착제를 사용해 행하는 방법.
- 제 20 항에 있어서,상기 접착제가 접합후에 상기 다층 회로 기판 본체의 최외층의 절연층과 상기 절연 처리한 금속판 사이에, 상기 접착제가 상기 관통 구멍 내로 새어 나오는 것을 방지할 수 있는 갭을 형성할 수 있는 지름의 절연성 미립자를 함유하고 있는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 15 항에 있어서,상기 복합 금속판의 양면에 개구부를 갖는 절연층을 형성하고, 상기 개구부의 저면에 노출한 금속판 재료의 일부를 제거해 금속판 내에 저부를 갖는 오목부를 형성하고, 그리고 상기 오목부의 저부에 상기 금속판을 급전층으로 하는 전해 도금에 의해 땜납층을 형성함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 15 항에 있어서,상기 복합 금속판의 양면에 형성한 절연층에, 절연층 표면의 지름에 비하여 저부의 지름이 작은 개구부를 형성하고, 상기 개구부의 저부에 노출한 금속판을 에칭하여, 상기 개구부를 지나는 개소(箇所)의 지름이 상기 개구부의 저면의 지름과 동일하거나 그보다 큰 공동을 상기 금속판에 형성하고, 그리고 상기 공동 및 개구부 내에 땜납을 충전함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 23 항에 있어서,상기 땜납의 충전을, 상기 금속판을 급전층으로서 사용하는 전해 도금에 의해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 23 항에 있어서,상기 땜납의 충전을 땜납 페이스트를 이용해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 15 항에 있어서,상기 다층 회로 기판 본체의 최외층의 절연층을 유리 클로스 프리프레그 또는 아라미드 함유 프리프레그로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
- 제 26 항에 있어서,상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을 솔더 레지스트로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001334733 | 2001-10-31 | ||
JPJP-P-2001-00334733 | 2001-10-31 | ||
PCT/JP2002/011237 WO2003039219A1 (fr) | 2001-10-31 | 2002-10-29 | Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040030478A KR20040030478A (ko) | 2004-04-09 |
KR100516795B1 true KR100516795B1 (ko) | 2005-09-26 |
Family
ID=19149822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-7008844A KR100516795B1 (ko) | 2001-10-31 | 2002-10-29 | 반도체 장치용 다층 회로 기판의 제조 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6988312B2 (ko) |
JP (3) | JP3664720B2 (ko) |
KR (1) | KR100516795B1 (ko) |
CN (1) | CN1224305C (ko) |
TW (1) | TWI222201B (ko) |
WO (1) | WO2003039219A1 (ko) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7197853B1 (en) * | 2000-08-31 | 2007-04-03 | W. Frank Little, Jr. | Demountable and reusable wall and ceiling system |
JP4549695B2 (ja) * | 2003-08-08 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP4204989B2 (ja) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP4549694B2 (ja) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法及び多数個取り基板 |
JP4549692B2 (ja) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP3918828B2 (ja) * | 2004-05-20 | 2007-05-23 | 株式会社トッパンNecサーキットソリューションズ | 半導体装置 |
JP4170266B2 (ja) * | 2004-07-02 | 2008-10-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP5653144B2 (ja) * | 2004-12-16 | 2015-01-14 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
JP4146864B2 (ja) * | 2005-05-31 | 2008-09-10 | 新光電気工業株式会社 | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 |
JP2007059821A (ja) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP4072176B2 (ja) * | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP4452222B2 (ja) | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
KR100704919B1 (ko) | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | 코어층이 없는 기판 및 그 제조 방법 |
JP4811015B2 (ja) | 2005-12-21 | 2011-11-09 | イビデン株式会社 | プリント配線板の製造方法 |
JP4725346B2 (ja) * | 2006-02-08 | 2011-07-13 | ソニー株式会社 | 半導体装置 |
JP4929784B2 (ja) * | 2006-03-27 | 2012-05-09 | 富士通株式会社 | 多層配線基板、半導体装置およびソルダレジスト |
JP4912716B2 (ja) * | 2006-03-29 | 2012-04-11 | 新光電気工業株式会社 | 配線基板の製造方法、及び半導体装置の製造方法 |
JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
JP5183893B2 (ja) * | 2006-08-01 | 2013-04-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
TWI308385B (en) * | 2006-08-09 | 2009-04-01 | Unimicron Technology Corp | Package substrate |
JP5214139B2 (ja) | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP4800253B2 (ja) | 2007-04-04 | 2011-10-26 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2008258520A (ja) | 2007-04-09 | 2008-10-23 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
JP5032187B2 (ja) | 2007-04-17 | 2012-09-26 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
KR100940174B1 (ko) * | 2007-04-27 | 2010-02-03 | 다이요 잉키 세이조 가부시키가이샤 | 인쇄 배선판의 제조 방법 및 인쇄 배선판 |
TW200906263A (en) * | 2007-05-29 | 2009-02-01 | Matsushita Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
JP5101169B2 (ja) | 2007-05-30 | 2012-12-19 | 新光電気工業株式会社 | 配線基板とその製造方法 |
US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
JP2009130054A (ja) | 2007-11-21 | 2009-06-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP5290017B2 (ja) * | 2008-03-28 | 2013-09-18 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
JP5356876B2 (ja) * | 2008-03-28 | 2013-12-04 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
JP5340622B2 (ja) * | 2008-03-28 | 2013-11-13 | 日本特殊陶業株式会社 | 多層配線基板 |
JP5203045B2 (ja) * | 2008-05-28 | 2013-06-05 | 日本特殊陶業株式会社 | 多層配線基板の中間製品、多層配線基板の製造方法 |
JP5101451B2 (ja) | 2008-10-03 | 2012-12-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5269563B2 (ja) * | 2008-11-28 | 2013-08-21 | 新光電気工業株式会社 | 配線基板とその製造方法 |
JP5113114B2 (ja) * | 2009-04-06 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
KR200454041Y1 (ko) * | 2009-04-07 | 2011-06-14 | 유빈스 주식회사 | 전후 개폐가 가능한 가로등 단자함 |
KR101015762B1 (ko) * | 2009-07-23 | 2011-02-22 | 삼성전기주식회사 | 반도체 패키지의 제조 방법 |
KR101044177B1 (ko) * | 2009-10-09 | 2011-06-24 | 삼성전기주식회사 | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 |
US8067266B2 (en) * | 2009-12-23 | 2011-11-29 | Intel Corporation | Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication |
JP5436259B2 (ja) * | 2010-02-16 | 2014-03-05 | 日本特殊陶業株式会社 | 多層配線基板の製造方法及び多層配線基板 |
US20110253439A1 (en) * | 2010-04-20 | 2011-10-20 | Subtron Technology Co. Ltd. | Circuit substrate and manufacturing method thereof |
KR101105318B1 (ko) * | 2010-06-01 | 2012-01-18 | 이행종 | 가로등 점검용 커버 개폐장치 |
JP5578962B2 (ja) | 2010-06-24 | 2014-08-27 | 新光電気工業株式会社 | 配線基板 |
TWI413468B (zh) * | 2010-12-29 | 2013-10-21 | Unimicron Technology Corp | 製造內嵌式細線路之方法 |
US9230899B2 (en) * | 2011-09-30 | 2016-01-05 | Unimicron Technology Corporation | Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure |
US9258907B2 (en) * | 2012-08-09 | 2016-02-09 | Lockheed Martin Corporation | Conformal 3D non-planar multi-layer circuitry |
JP5545779B2 (ja) * | 2012-11-06 | 2014-07-09 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
US8772745B1 (en) | 2013-03-14 | 2014-07-08 | Lockheed Martin Corporation | X-ray obscuration film and related techniques |
US10123410B2 (en) | 2014-10-10 | 2018-11-06 | Lockheed Martin Corporation | Fine line 3D non-planar conforming circuit |
JP2016149411A (ja) * | 2015-02-10 | 2016-08-18 | イビデン株式会社 | 半導体素子内蔵配線板及びその製造方法 |
CN104966709B (zh) | 2015-07-29 | 2017-11-03 | 恒劲科技股份有限公司 | 封装基板及其制作方法 |
JP2017108070A (ja) * | 2015-12-11 | 2017-06-15 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
CN109788665B (zh) * | 2017-11-14 | 2020-07-31 | 何崇文 | 含电子元件的线路基板及其制作方法 |
TW201947722A (zh) * | 2018-05-07 | 2019-12-16 | 恆勁科技股份有限公司 | 覆晶封裝基板 |
JP2020031090A (ja) * | 2018-08-21 | 2020-02-27 | イビデン株式会社 | プリント配線板 |
CN116156772B (zh) * | 2022-12-28 | 2024-06-14 | 南通威斯派尔半导体技术有限公司 | 一种amb覆铜陶瓷线路板及其制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2059020C (en) * | 1991-01-09 | 1998-08-18 | Kohji Kimbara | Polyimide multilayer wiring board and method of producing same |
JPH09283925A (ja) | 1996-04-16 | 1997-10-31 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
JPH1126938A (ja) | 1997-06-30 | 1999-01-29 | Matsushita Electric Works Ltd | 内層回路入り積層板の製造方法 |
JP3635219B2 (ja) | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
JP3976954B2 (ja) | 1999-08-27 | 2007-09-19 | 新光電気工業株式会社 | 多層配線基板の製造方法及び半導体装置 |
JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
JP3498732B2 (ja) * | 2000-06-30 | 2004-02-16 | 日本電気株式会社 | 半導体パッケージ基板及び半導体装置 |
-
2002
- 2002-10-29 JP JP2003541328A patent/JP3664720B2/ja not_active Expired - Fee Related
- 2002-10-29 KR KR10-2003-7008844A patent/KR100516795B1/ko active IP Right Grant
- 2002-10-29 WO PCT/JP2002/011237 patent/WO2003039219A1/ja active IP Right Grant
- 2002-10-29 US US10/451,850 patent/US6988312B2/en not_active Expired - Lifetime
- 2002-10-29 CN CNB028033477A patent/CN1224305C/zh not_active Expired - Lifetime
- 2002-10-30 TW TW091132185A patent/TWI222201B/zh not_active IP Right Cessation
-
2004
- 2004-09-21 JP JP2004274134A patent/JP3664725B2/ja not_active Expired - Fee Related
- 2004-09-21 JP JP2004274126A patent/JP3637969B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040074088A1 (en) | 2004-04-22 |
TWI222201B (en) | 2004-10-11 |
TW200301554A (en) | 2003-07-01 |
JP3664720B2 (ja) | 2005-06-29 |
CN1224305C (zh) | 2005-10-19 |
JPWO2003039219A1 (ja) | 2005-02-24 |
CN1481658A (zh) | 2004-03-10 |
WO2003039219A1 (fr) | 2003-05-08 |
JP2005005742A (ja) | 2005-01-06 |
KR20040030478A (ko) | 2004-04-09 |
JP2005005743A (ja) | 2005-01-06 |
JP3637969B2 (ja) | 2005-04-13 |
US6988312B2 (en) | 2006-01-24 |
JP3664725B2 (ja) | 2005-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100516795B1 (ko) | 반도체 장치용 다층 회로 기판의 제조 방법 | |
KR100569686B1 (ko) | 반도체 장치용 다층 기판 | |
US6297553B1 (en) | Semiconductor device and process for producing the same | |
TWI396475B (zh) | 印刷布線板 | |
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US6100112A (en) | Method of manufacturing a tape carrier with bump | |
JP2018032660A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2004311849A (ja) | 配線基板およびその製造方法 | |
JPWO2004105454A1 (ja) | 配線基板の製造方法 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP5454681B2 (ja) | モジュール基板およびその製造方法 | |
US6998539B2 (en) | Standoff/mask structure for electrical interconnect | |
CN107770946B (zh) | 印刷布线板及其制造方法 | |
JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
JP6735793B2 (ja) | 複合基板及びリジッド基板 | |
JP6387226B2 (ja) | 複合基板 | |
JPH06204651A (ja) | 回路基板と電気回路部品との接続方法 | |
KR100782956B1 (ko) | 배선 기판의 제조 방법 | |
KR100801949B1 (ko) | 배선 기판의 제조 방법 | |
JP2022133778A (ja) | 部品内蔵配線基板 | |
JP4398550B2 (ja) | バンプ付き多層基板の製造方法 | |
JP2017201674A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 14 |