JP2020031090A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2020031090A JP2020031090A JP2018154389A JP2018154389A JP2020031090A JP 2020031090 A JP2020031090 A JP 2020031090A JP 2018154389 A JP2018154389 A JP 2018154389A JP 2018154389 A JP2018154389 A JP 2018154389A JP 2020031090 A JP2020031090 A JP 2020031090A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- printed wiring
- solid conductor
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】搬送時や電子部品の実装過程におけるプリント配線板の反りやねじれを抑制する。【解決手段】プリント配線板10は、基部絶縁層12Fと、第1の面F側において基部絶縁層12F上に形成された第1の導体回路層14Fと、第1の導体回路層14F上に形成されるとともに該第1の導体回路層14Fの一部をパッド14aとして露出させる第1のソルダーレジスト層16Fとを備える。プリント配線板10は、第1の導体回路層14Fと同一階層内に、プリント配線板10の周縁部に沿って枠状に形成された第1のベタ導体層24をさらに備え、第1のベタ導体層24は第1のソルダーレジスト層16Fによって全体的に覆われている。【選択図】図1
Description
本発明は、基部絶縁層と、基部絶縁層上に形成された導体回路層と、導体回路層上に形成されるとともに該導体回路層の一部をパッドとして露出させるソルダーレジスト層とを備えるプリント配線板に関する。
基板の低背化要求に対し、コアレス構造等の薄型基板が提案されている(例えば特許文献1)。このような薄型化されたプリント配線板は、層間絶縁層を構成する樹脂材料の強度が小さい場合や層数が少ない場合に強度が不足する。その結果、搬送時や電子部品の実装過程でプリント配線板に反りやねじれが生じ、実装不具合の原因になっていた。
このような強度不足の問題を解決するため、図4に示すように、プリント配線板100の表面に金属板からなるスティフナー102を設置することが検討されている。スティフナー102の設置には、最外の導体回路層104との半田106による接続が必要となるが、最外の導体回路層104を露出させる貫通孔に半田106が侵入し、ショートを発生させる懸念がある。半田106の侵入を防止するため、当該貫通孔にインクスウォッチ108等を予め充填しておく等の対策が考えられるが、これは製造コストの増大を招く。
本発明は、基部絶縁層と、第1の面側において前記基部絶縁層上に形成された第1の導体回路層と、前記第1の導体回路層上に形成されるとともに該第1の導体回路層の一部をパッドとして露出させる第1のソルダーレジスト層と、を備えるプリント配線板であって、前記第1の導体回路層と同一階層内に、前記プリント配線板の周縁部に沿って枠状に形成された第1のベタ導体層をさらに備え、前記第1のベタ導体層は前記第1のソルダーレジスト層によって全体的に覆われている。
本発明の実施形態によれば、プリント配線板の周縁部に沿って形成された枠状の第1のベタ導体層によってプリント配線板が補強され、搬送時や電子部品の実装過程におけるプリント配線板の反りやねじれが抑制される。
以下、図1を参照して本発明の実施の形態について説明する。図1は、コア基板を持たないコアレス構造のプリント配線板10を一実施形態として示す。しかし、本発明は、コア基板を有するプリント配線板にも適用可能である。
プリント配線板10は、第1の面F側の基部絶縁層12Fと、第1の面F側において基部絶縁層12F上に形成された第1の導体回路層14Fと、第1の導体回路層14F上に形成されるとともに該第1の導体回路層14Fの一部をパッド14aとして露出させる第1のソルダーレジスト層16Fとを備えている。ここで「基部」という用語は、第1の面F側において最外の導体回路層14Fを支持することを意味する。したがって、図示のプリント配線板10では、2層の導体回路層14のうち第1の面F側にて最外に位置する第1の導体回路層14Fを支持する絶縁層12が基部絶縁層12Fとなる。プリント配線板10は、唯一の導体回路層14を備えるものでもよく、この場合、該導体回路層14が第1の導体回路層14Fとなる(図示省略)。あるいは、プリント配線板10は、3層以上の導体回路層14と、2層以上の絶縁層(層間絶縁層)12とが交互に積層されたものでもよい。
プリント配線板10は図1(a)に示すように平面視で矩形であり、その中央には第1の導体回路層14Fのパッド14a上にそれぞれ形成された複数のバンプ18(図1(b)参照)が密集したバンプ領域20が形成されている。
基部絶縁層12Fを含む絶縁層12は、例えばシリカやアルミナ等の無機フィラーを含有するエポキシ樹脂やBT(ビスマレイミドトリアジン)樹脂等の樹脂組成物からなる。
第1の導体回路層14Fを含む導体回路層14は、導電性金属、好ましくは銅で形成される。複数の導体回路層14を有する多層プリント基板の場合には、導体回路層14同士は、絶縁層12を貫くビア導体22によって互いに接続されてよい。ビア導体22も導体回路層14と同様に、導電性金属、好ましくは銅で形成される。
実施形態のプリント配線板10は、第1の導体回路層14Fと同一階層内に、プリント配線板10の周縁部に沿って枠状に形成された第1のベタ導体層24をさらに備えている。第1のベタ導体層24は、プリント配線板10を補強する機能を有する。第1のベタ導体層10により、搬送時や電子部品の実装過程におけるプリント配線板の反りやねじれが抑制される。第1のベタ導体層24は、第1の導体回路層14Fの形成と同時に形成され、すなわち同じメッキ金属により形成されるので、第1のベタ導体層24を容易かつ安価に形成できるという利点がある。
第1のベタ導体層24は、図1(a)に示すように、プリント配線板10の周縁部に沿って延びる4つの辺部24a,24b,24c,24dを有する。好適には、第1のベタ導体層24の隣り合う辺部24a,24b,24c,24d同士は互いに離間されている。このように隣り合う辺部24a,24b,24c,24d間に間欠部S1を設けることにより、搬送時や電子部品実装時等にプリント配線板10に生じ得る応力を適度に逃すことができる。
第1のソルダーレジスト層16Fは、フィルムタイプまたはインクタイプ(液状)の感光性樹脂材料を最外の導体回路層14F上および該導体回路層14Fから露出する基部絶縁層12F上にラミネートまたはコーティングする積層工程と、レジストパターンに対応するパターンをもつフォトマスクを介して露光する露光工程と、アルカリ性水溶液等の現像液を用いて未露光部を除去する現像工程とを含むフォトリソグラフィ法等によって形成される。第1の面Fとは反対の第2の面B側にも同様の方法により第2のソルダーレジスト層16Bが設けられていてもよい。
第1のソルダーレジスト層16Fは、第1のベタ導体層24を全体的に覆っている。これにより、電子部品または基板実装時の半田が第1のベタ導体層24に付着することに起因したショートを防止することができる。
図2および図3は、本発明の他の実施形態のプリント配線板を示している。図1で示した実施形態のプリント配線板と同様の要素もしくは部分には同一の符号を付し、重複する説明は適宜省略される。
本実施形態のプリント配線板10は、第1の導体回路層14Fを含む複数、図示例では3層の導体回路層14と、複数、図示例では2層の絶縁層12とが交互に積層されている。プリント配線板10は、複数の導体回路層14のうち第1の面Fとは反対側の第2の面B側で最外に位置する第2の導体回路層14B上に形成された第2のソルダーレジスト層16Bを備える。第2のソルダーレジスト層16Bは、第2の導体回路層14Bの一部をパッド14bとして露出させる。
プリント配線板10は、図2(a)および図3に示すように、第1の導体回路層14Fと同一階層内に、プリント配線板10の周縁部に沿って枠状に形成された第1のベタ導体層24を備えている。第1のベタ導体層24は、プリント配線板10を補強する機能を有する。第1のベタ導体層24により、搬送時や電子部品の実装過程におけるプリント配線板10の反りやねじれが抑制される。第1のベタ導体層24は、第1の導体回路層14Fの形成と同時に形成され、すなわち同じメッキ金属により形成されるので、第1のベタ導体層24を容易かつ安価に形成できるという利点がある。
第1のベタ導体層24は、図2(a)に示すように、プリント配線板10の周縁部に沿って延びる4つの辺部24a,24b,24c,24dを有する。好適には、第1のベタ導体層24の隣り合う辺部24a,24b,24c,24d同士は互いに離間されている。このように隣り合う辺部24a,24b,24c,24d間に間欠部S1を設けることにより、搬送時や電子部品実装時等にプリント配線板10に生じ得る応力を適度に逃すことができる。
第1のソルダーレジスト層16Fは、第1のベタ導体層24を全体的に覆っている。これにより、電子部品または基板実装時の半田が第1のベタ導体層24に付着することに起因したショートを防止することができる。
プリント配線板10はさらに、図2(b)および図3に示すように、第2の導体回路層14Bと同一階層内で、プリント配線板10の周縁部に沿って枠状に形成された第2のベタ導体層26を備える。第2のベタ導体層26は、プリント配線板10を補強する機能を有する。第2のベタ導体層26により、搬送時や電子部品の実装過程におけるプリント配線板10の反りやねじれが抑制される。第2のベタ導体層26は、第2の導体回路層14Bの形成と同時に形成され、すなわち同じメッキ金属により形成されるので、第2のベタ導体層26を容易かつ安価に形成できるという利点がある。
第2のベタ導体層26は、図2(b)に示すように、プリント配線板10の周縁部に沿って延びる4つの辺部26a,26b,26c,26dを有する。好適には、第2のベタ導体層26の隣り合う辺部26a,26b,26c,26d同士は互いに離間されている。このように隣り合う辺部26a,26b,26c,26d間に間欠部S2を設けることにより、搬送時や電子部品実装時等にプリント配線板10に生じ得る応力を適度に逃すことができる
第2のベタ導体層26は、第2のソルダーレジスト層16Bによって全体的に覆われている。これにより、電子部品または基板実装時の半田が第2のベタ導体層26に付着することに起因したショートを防止することができる。
本発明は、上記実施形態に限定されず、本発明から逸脱しない範囲で種々の変更、追加、修正が可能である。例えば、第1および/または第2のベタ導体層24,26は、間欠部S1,S2を有さず、プリント配線板10の周縁部に沿って連続的に設けてもよい。この場合、隣り合う辺部24a,24b,24c,24d,26a,26b,26c,26d間の角部に切欠きまたは貫通孔を形成してもよい。これにより、間欠部S1,S2を設けた場合と同様に応力緩和効果が期待される。
10 プリント配線板
12 絶縁層
12F 基部絶縁層
14 導体回路層
14F 第1の導体回路層
14B 第2の導体回路層
16F 第1のソルダーレジスト層
16B 第2のソルダーレジスト層
18 バンプ
20 バンプ領域
22 ビア導体
24 第1のベタ導体層
24a,24b,24c,24d 辺部
26 第2のベタ導体層
26a,26b,26c,26d 辺部
S1,S2 間欠部
12 絶縁層
12F 基部絶縁層
14 導体回路層
14F 第1の導体回路層
14B 第2の導体回路層
16F 第1のソルダーレジスト層
16B 第2のソルダーレジスト層
18 バンプ
20 バンプ領域
22 ビア導体
24 第1のベタ導体層
24a,24b,24c,24d 辺部
26 第2のベタ導体層
26a,26b,26c,26d 辺部
S1,S2 間欠部
Claims (5)
- 基部絶縁層と、
第1の面側において前記基部絶縁層上に形成された第1の導体回路層と、
前記第1の導体回路層上に形成されるとともに該第1の導体回路層の一部をパッドとして露出させる第1のソルダーレジスト層と、を備えるプリント配線板であって、
前記第1の導体回路層と同一階層内に、前記プリント配線板の周縁部に沿って枠状に形成された第1のベタ導体層をさらに備え、
前記第1のベタ導体層は前記第1のソルダーレジスト層によって全体的に覆われている。 - 請求項1に記載のプリント配線板であって、前記第1のベタ導体層は、前記周縁部に沿ってそれぞれ延びる4つの辺部を有し、隣り合う辺部同士は互いに離間されている。
- 請求項1に記載のプリント配線板であって、複数のバンプが形成されたバンプ領域を備え、前記第1のベタ導体層は、該バンプ領域を取り囲むように形成されている。
- 請求項1に記載のプリント配線板であって、
前記第1の導体回路層を含む複数の導体回路層と、
前記複数の導体回路層のうち前記第1の面とは反対側の第2面側で最外に位置する第2の導体回路層上に形成された第2のソルダーレジスト層と、
前記第2の導体回路層と同一階層内で、前記プリント配線板の周縁部に沿って枠状に形成された第2のベタ導体層と、を備え、
前記第2のベタ導体層は前記第2のソルダーレジスト層によって全体的に覆われている。 - 請求項1に記載のプリント配線板であって、前記第1のベタ導体層は、前記第1の導体回路層と同じメッキ金属によって形成されている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154389A JP2020031090A (ja) | 2018-08-21 | 2018-08-21 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154389A JP2020031090A (ja) | 2018-08-21 | 2018-08-21 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020031090A true JP2020031090A (ja) | 2020-02-27 |
Family
ID=69622799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154389A Pending JP2020031090A (ja) | 2018-08-21 | 2018-08-21 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020031090A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228566A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 集合プリント配線板 |
JP2002076530A (ja) * | 2000-09-05 | 2002-03-15 | Matsushita Electric Ind Co Ltd | プリント回路基板およびプリント回路基板の製造方法 |
WO2003039219A1 (fr) * | 2001-10-31 | 2003-05-08 | Shinko Electric Industries Co., Ltd. | Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur |
JP2009123874A (ja) * | 2007-11-14 | 2009-06-04 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2017212362A (ja) * | 2016-05-26 | 2017-11-30 | 京セラ株式会社 | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 |
-
2018
- 2018-08-21 JP JP2018154389A patent/JP2020031090A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228566A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 集合プリント配線板 |
JP2002076530A (ja) * | 2000-09-05 | 2002-03-15 | Matsushita Electric Ind Co Ltd | プリント回路基板およびプリント回路基板の製造方法 |
WO2003039219A1 (fr) * | 2001-10-31 | 2003-05-08 | Shinko Electric Industries Co., Ltd. | Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur |
JP2009123874A (ja) * | 2007-11-14 | 2009-06-04 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2017212362A (ja) * | 2016-05-26 | 2017-11-30 | 京セラ株式会社 | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
KR20230092854A (ko) | 인쇄회로기판 | |
US8334461B2 (en) | Wiring board and electronic component device | |
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
US10412828B1 (en) | Wiring substrate | |
JP2010258468A (ja) | 半導体パッケージ基板の製造方法 | |
US20080000874A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP7126878B2 (ja) | 配線基板 | |
JP2020031090A (ja) | プリント配線板 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP7272527B2 (ja) | プリント回路基板 | |
JP2020031091A (ja) | プリント配線板 | |
KR20180021955A (ko) | 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법 | |
JP2020031089A (ja) | プリント配線板 | |
KR102571591B1 (ko) | 인쇄회로기판 | |
JP2008205290A (ja) | 部品内蔵基板及びその製造方法 | |
JP2016134476A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
KR20170083464A (ko) | 인쇄회로기판 | |
JP2017103350A (ja) | プリント配線板及びその製造方法 | |
KR20160069698A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2022108487A (ja) | 配線基板 | |
JP2023119420A (ja) | 配線基板 | |
JP2016024371A (ja) | プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221018 |