JP2002076530A - プリント回路基板およびプリント回路基板の製造方法 - Google Patents

プリント回路基板およびプリント回路基板の製造方法

Info

Publication number
JP2002076530A
JP2002076530A JP2000267860A JP2000267860A JP2002076530A JP 2002076530 A JP2002076530 A JP 2002076530A JP 2000267860 A JP2000267860 A JP 2000267860A JP 2000267860 A JP2000267860 A JP 2000267860A JP 2002076530 A JP2002076530 A JP 2002076530A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
copper foil
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000267860A
Other languages
English (en)
Other versions
JP4553466B2 (ja
Inventor
Hiroyuki Uchiyama
博之 内山
Yoshinori Sakai
良典 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000267860A priority Critical patent/JP4553466B2/ja
Publication of JP2002076530A publication Critical patent/JP2002076530A/ja
Application granted granted Critical
Publication of JP4553466B2 publication Critical patent/JP4553466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 絶縁樹脂材料上に銅箔を添付してエッチング
で銅箔を除去することにより回路パターンを形成して、
電気回路を構成するプリント回路基板において、反りを
抑制することができるプリント回路基板およびその製造
方法を提供する。 【解決手段】 プリント回路基板1の表面に、電気的に
は不要で、エッチングで除去せずに銅箔9を残してプリ
ント回路基板1の剛性を増加させる電気的不要領域4を
設ける。電気的不要領域4にて絶縁樹脂と銅箔9の界面
面積が調整されるとともにプリント回路基板1の剛性が
増加され、熱膨張係数の差と絶縁樹脂材料に対する力の
合成のつりあいを図って、プリント回路基板1の反りを
抑制することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁樹脂材料上に
銅箔を添付した後にエッチングにより銅箔を除去するこ
とにより回路パターンを形成して電気回路を構成したプ
リント回路基板およびプリント回路基板の製造方法に関
するものである。
【0002】
【従来の技術】近年、電子機器の小型化、高機能化の要
求に伴って表面実装型の電子部品が普及し、電子部品の
小型化が進展しているだけでなく、クリーム半田などに
よるリフロー半田付け技術の進歩とともにプリント回路
基板への電子部品の高密度実装化に拍車がかかってい
る。これに対応すべく小型化が要求される電子機器に利
用されるプリント回路基板では厚みも薄くなり、多層化
が進展してきている。
【0003】一方、大電流や高電圧を扱う分野等では電
流容量や絶縁性を確保する必要性があるために依然大型
の電子部品が使用されており、プリント回路基板も銅箔
の厚いものが使用されている。
【0004】図7に示すように、従来のプリント回路基
板20の構造は、絶縁樹脂材料2からなる樹脂基板上に
銅箔3で回路パターン4を形成したものである。絶縁樹
脂材料2としては、紙基材やガラス基材、ガラス不織布
基材といった補強用の基材にフェノール樹脂やエポキシ
樹脂を含浸させたものが多く使用されている。また、回
路パターン4は樹脂基板上に凸上に露出しており、隣接
する回路パターン4との絶縁を確保するために、レジス
ト6と呼ばれる絶縁樹脂層が形成されている。銅箔3の
厚みはプリント回路基板20の用途により異なるが、一
般的には35μmであり、100μmを超える銅箔3は
使用されていない。なお、図7における7は電極部であ
る。
【0005】ここで従来のプリント回路基板20の製造
方法について説明する。まず補強用基材に樹脂を含浸さ
せた後、乾燥させる。この時、樹脂は硬化反応が進行し
て半硬化の状態になる。この状態の樹脂基板をプリプレ
グと呼ぶ。次にプリプレグ全面に銅箔3を貼り付ける。
ここで、銅箔3はパターンが必要な面にのみ貼り付ける
ため、片面基板には一面だけ貼り付けられ、両面基板で
は両面に貼り付けられる。
【0006】次に全面銅貼板を熱プレスして銅箔3を樹
脂基板に密着させると同時に半硬化の樹脂基板を完全に
硬化させる。この後、エッチングを行って不要部分の銅
箔3を除去して、回路パターン4を形成する。片面基
板、両面基板ではこれでプリント回路基板20として完
成品であるが、多層基板の場合は、さらにパターン形成
後の板を複数枚重ねて熱プレスにより圧着を行い、一体
化させる。
【0007】この後、必要に応じてドリリングによりス
ルーホールや部品挿入穴等の開口部を形成した後にレジ
スト6を印刷し、銅箔3上に電子部品接合に使用する電
極7部分のみを露出させる。レジスト6は加熱もしくは
紫外線照射により硬化させ、これによりプリント回路基
板20が完成する。
【0008】これらの製造工程においては、生産性を向
上するために図8に示すように1m×1m程度の大きな
プリプレグ8内に同一パターンのプリント回路基板20
を複数個配置して、一度の熱プレスにより同一のプリン
ト回路基板20を複数枚完成させる方法が一般的に採用
されている。この時、所望のプリント回路基板20がワ
ークシート内に必ずしも余分なく配置されるわけではな
いのと、熱プレス後に切断により所望のプリント回路基
板20を得るために切断用の領域を設ける必要があるた
めに、余白領域9が設けられるのが一般的である。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のプリント回路基板20の構成では、プリン
ト回路基板20の層構成やパターン形成で除去される銅
箔3のパターンによってはプリント回路基板20に反り
が発生し、正常なプリント回路基板20が得られないと
いう問題点がある。
【0010】絶縁樹脂材料2として用いられている一般
的なガラスエポキシ基材の熱膨張係数は66ppm/℃
であり、銅箔3の熱膨張係数は16ppm/℃であるた
め、両者を同じ面積で熱プレスにより貼り合わせると、
プレス時の高温から常温に戻るにつれてガラスエポキシ
基材の収縮が銅箔3の収縮より大きくなり、ガラスエポ
キシ基材が銅箔3を引っ張る形になるため、ガラスエポ
キシ基材側へ反りが発生する。この時、ガラスエポキシ
基材の両面に銅箔3を貼り付けた場合には銅箔3がガラ
スエポキシ基材の収縮による変形を抑えることができる
ために反りは少なくなるが、ガラスエポキシ基材には熱
膨張係数の差により発生している応力が残留しているた
めに回路パターンを形成するために銅箔3をエッチング
し、不要部分の銅箔3を除去することにより変形を抑え
ていた銅箔3部分が減少するため、残留応力が解放され
て反りが発生する場合もある。
【0011】これらプリント回路基板20の反りは銅箔
3と絶縁樹脂材料2であるガラスエポキシ基材との界面
の面積とガラスエポキシ基材の厚みとに依存する。通
常、プリント回路基板20は全面に銅箔3を貼った状態
では使用されず、銅箔3の部分を除去して回路パターン
3を形成している。従って、銅箔3とガラスエポキシ基
材との界面が広いほどガラスエポキシ基材が銅箔3を引
っ張る力が大きくなり、プリント回路基板20が反りや
すくなる。また、プリント回路基板20自体の剛性も影
響するため、ガラスエポキシ基材の厚みが小さいほど、
引っ張りによる力を支えることができなくなるために反
りやすくなる。
【0012】そして、偶数層で構成される多層基板では
基本的には両表面に銅箔3が存在するため反りが発生し
にくい状態にあるが、特に奇数層で構成される多層基板
では中間工程として片側にしか銅箔3が存在しない状態
を経るため、中間基材での反りが発生しやすい。この中
間基材で発生した反りは完成品にも残留することにな
る。
【0013】ここで、プリント回路基板20で許容され
る反り量について説明する。プリント回路基板20は電
子部品を搭載して使用されるものであり、電子部品の半
田付け方法にはフロー半田付けとリフロー半田付けの2
つの方法がある。フロー半田付けは溶融した半田をノズ
ルから噴流させ、プリント回路基板20の表面に接触さ
せることで半田付けを行う半田付け方法であり、リード
つき部品の半田付けに主に用いられている。リフロー半
田付けは、プリント回路基板20の所定の位置にクリー
ム半田と呼ばれるペースト状の半田をスクリーン印刷等
で印刷しておき、その上に電子部品を搭載し、プリント
回路基板20ごと炉に入れて半田を溶融、再結晶させる
ことにより半田付けを行う半田付け方法であり、表面実
装型の電子部品で使用される。
【0014】これらの工程においてクリーム半田印刷や
部品搭載、半田付けで使用される設備はプリント回路基
板20の外形やプリント回路基板20上に設けられたマ
ークを基に正確な位置決めを行って、それぞれの工程を
実現するため、プリント回路基板20が反っていると正
確な位置決めが行えなくなる。また、これらの設備はベ
ルトを介して接続されており、プリント回路基板20に
反りが発生しているとベルト間の移載の時にひっかかっ
て正常に搬送ができないという不具合が発生する。この
ため、実装設備ではプリント回路基板20の反りの許容
量が設定されており、一般的には下側へ1.2mm、上
側へ0.5mm程度の反り許容量となっている。従っ
て、許容量を超える反りが発生しているプリント回路基
板20は使用することができない。
【0015】本発明は上記課題を解決するもので、絶縁
樹脂材料上に銅箔を添付してエッチングで銅箔を除去す
ることにより回路パターンを形成して、電気回路を構成
するプリント回路基板において、反りを抑制することが
できるプリント回路基板およびプリント回路基板の製造
方法を提供することを目的とする。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、絶縁樹脂材料上に銅箔を添
付しエッチングにより銅箔を除去することにより回路パ
ターンを形成し、電気回路を構成するプリント回路基板
において、プリント回路基板の表面に、電気的には不要
で、エッチングで除去せずに銅箔を残してプリント回路
基板の剛性を増加させる電気的不要領域を設けたことを
特徴とするものであり、この構成により、電気的不要領
域にて絶縁樹脂と銅箔との界面面積が調整されるととも
にプリント回路基板の剛性が増加され、熱膨張係数の差
と絶縁樹脂材料に対する力の合成のつりあいを図って、
プリント回路基板の反りを抑制することが可能となると
いう作用を有する。
【0017】請求項2記載の発明は、請求項1記載のプ
リント回路基板において、エッチングで除去しない電気
的不要領域は、プリント回路基板の外周部に設けられて
いることを特徴とするものであり、この構成により、必
要な回路パターンに影響を与えずに反りを抑制するとい
う作用を有する。
【0018】請求項3記載の発明は、請求項1または2
に記載のプリント回路基板において、エッチングで除去
しない電気的不要領域の少なくとも一部に、複数の屈曲
部が連続するバネ形状パターンが形成されていることを
特徴とするものであり、この構成により、必要な回路パ
ターンに影響を与えずにかつバネ形状パターンにて絶縁
樹脂材料と銅箔にかかる力を効果的に分散させることが
できながら、反りを抑制することが可能となるという作
用を有する。
【0019】請求項4記載の発明は、請求項1〜3の何
れかに記載のプリント回路基板において、電気的不要領
域間に不連続部分が設けられていることを特徴とするも
のであり、この構成により、必要な回路パターンに影響
を与えずにかつ不連続部分にて絶縁樹脂材料と銅箔にか
かる力を効果的に分散させることができながら、反りを
抑制することが可能となるという作用を有する。
【0020】請求項5記載の発明は、絶縁樹脂材料上に
銅箔を添付しエッチングにより銅箔を除去することによ
り回路パターンを形成し、電気回路を構成するプリント
回路基板の製造方法であって、プリント回路基板の表面
に、電気的には不要で、エッチングで除去せずに銅箔を
残してプリント回路基板の剛性を増加させる電気的不要
領域を設ける工程を含むことを特徴とし、この方法によ
り、電気的不要領域にて絶縁樹脂と銅箔との界面面積が
調整されるとともにプリント回路基板の剛性が増加さ
れ、熱膨張係数の差と絶縁樹脂材料に対する力の合成の
つりあいを図って、プリント回路基板の反りを抑制した
プリント回路基板を製造できるという作用を有する。
【0021】請求項6記載の発明は、請求項5記載のプ
リント回路基板の製造方法において、エッチングで除去
しない電気的不要領域は、プリント回路基板の外周部に
設けられることを特徴とし、この方法により、必要な回
路パターンに影響を与えずに反りを抑制するプリント回
路基板を製造できるという作用を有する。
【0022】請求項7記載の発明は、絶縁樹脂材料上に
銅箔を添付しエッチングにより銅箔を除去することによ
り回路パターンを形成し、電気回路を構成するプリント
回路基板の製造方法において、必要な基板寸法より外側
の不要部分の表面に、電気的には不要で、エッチングで
除去せずに銅箔を残して剛性を増加させる電気的不要領
域を設ける工程と、この電気的不要領域を除去する工程
とを含むことを特徴とし、この方法により、電気的不要
領域にて絶縁樹脂と銅箔との界面面積が調整されるとと
もにプリント回路基板の剛性が増加され、熱膨張係数の
差と絶縁樹脂材料に対する力の合成のつりあいを図っ
て、反りを抑制するプリント回路基板を同時に多数製造
できるという作用を有する。
【0023】請求項8記載の発明は、請求項5〜7の何
れかに記載のプリント回路基板の製造方法において、エ
ッチングで除去しない電気的不要領域の少なくとも一部
に、複数の屈曲部が連続するバネ形状パターンが形成さ
れていることを特徴とし、この方法により、必要な回路
パターンに影響を与えずにかつ絶縁樹脂材料と銅箔にか
かる力を効果的に分散させ、反りを抑制するプリント回
路基板を製造できるという作用を有する。
【0024】請求項9記載の発明は、請求項5〜8の何
れかに記載のプリント回路基板の製造方法において、電
気的不要領域間に不連続部分が設けられていることを特
徴とし、この方法により、必要な回路パターンに影響を
与えずにかつ絶縁樹脂材料と銅箔にかかる力を効果的に
分散させ、反りを抑制するプリント回路基板を製造でき
るという作用を有する。
【0025】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。まず、本発明の第1の実施の形態に
係るプリント回路基板およびその製造方法について、図
1を参照しつつ以下に説明する。
【0026】本実施の形態のプリント回路基板1ではガ
ラスエポキシ基材からなる絶縁樹脂材料2の片側に銅箔
3を貼り付けた構成とされている。ガラスエポキシ基材
の厚みは1.6mmで銅箔3の厚みは35μmである。
また、プリント回路基板1の寸法は243mm×329
mmである。プリント回路基板1の表面には所定の回路
パターン4を形成し、銅箔3の占有面積は70%程度で
あった。
【0027】ここで、プリント回路基板1の外周部分に
電気的には不要なパターン(電気的には不要な領域であ
り、電気的不要パターンと称す)5が配置されている。
この電気的不要パターン5は、全体としてはプリント回
路基板1の外周から5mmの領域にベタパターンで配置
され、短い方の辺には2箇所、長い方の辺には3箇所に
複数の屈曲部を持つバネ形状(直線が交互に左右に折れ
曲がったジグザグ形状)のパターン部5aが設けられて
いる。このバネ形状パターン部5aでは、幅1mmのパ
ターンをベタパターンの外周側から30°の傾斜でプリ
ント回路基板1内部方向へ向かわせ、外周から5mmの
部分で60°の角度で外周側へ屈曲させている。本実施
の形態ではバネ形状パターン部5a内に3箇所の屈曲部
を設けた。
【0028】この状態でプリント回路基板1の反り量の
測定を行った。本実施の形態のプリント回路基板1を定
盤の上に静置すると長い方の辺の中央部が定盤から若干
浮いており、定盤の上面からプリント回路基板1の下面
までの距離を反り量とした。この測定において反り量は
0.2mmであった。この状態でプリント回路基板1の
4隅は全て定盤と接していたので反り方向は1方向のみ
であることが確認された。
【0029】次いで、比較例として外周部に電気的不要
パターン5を設けず、電気的には同等の機能を有する回
路パターンを形成したプリント回路基板を作製した。こ
の基板においても同様に反り量の測定を行ったところ、
中央部での反り量は1.0mmであり、反り方向は上記
と同様に1方向のみであった。このように、プリント回
路基板1の外周部分に電気的不要パターン5を設けたこ
とにより、絶縁樹脂材料2と銅箔3との界面面積が調整
されるとともにプリント回路基板1の剛性が増加される
ので、熱膨張係数の差と絶縁樹脂材料2に対する力の合
成のつりあいが図られ、プリント回路基板1の反り量が
小さくなり、その効果が確認された。また、バネ形状パ
ターン部5aを形成したことにより、絶縁樹脂材料2と
銅箔3とにかかる力を効果的に分散させることができな
がら、反りを抑制することも可能となることが確認され
た。
【0030】本発明の第2の実施の形態について、図2
(a),(b)を参照しつつ以下に説明する。本実施の
形態のプリント回路基板1ではガラスエポキシ基材から
なる絶縁樹脂材料2の両面に銅箔3の回路パターン4a
を設け、プリント回路基板1の内部にも1層の銅箔3の
回路パターン4bを設けた3層構成とした。製品となる
プリント回路基板1の厚みは1.6mmで、銅箔3の回
路パターン4(4a,4b)の厚みは全て35μmであ
る。また、プリント回路基板1の寸法は243mm×3
29mmの寸法である。ここで、プリント回路基板1内
部の銅箔3の回路パターン4b(以降内層パターン4b
と呼ぶ)には外周部に5mm幅のベタパターンを設け、
長い方の辺では5箇所、短い方の辺では3箇所に不連続
部分5bを設けている。不連続部分5bの長さは全て2
mmとした。また、プリント回路基板1の両表面箇所の
銅箔3の回路パターン4a(以降表層パターン4aと呼
ぶ)にも外周部に5mm幅のベタパターンを設け、内層
パターン4bと同様に不連続部分5bを設けている。た
だし、両表層パターン4a同士の不連続部分5bは同一
部分に設けたが、内層パターン4bに設けた不連続部分
5bとは位置が同じにならないように配置した。
【0031】次に図3を参照しながら本実施の形態のプ
リント回路基板の製造方法について説明する。まず、厚
みが0.7mmであるガラスエポキシの片面コア材11
を準備した。コア材11とはプリプレグを熱プレス等に
より圧着し、樹脂を硬化させた材料のことであり、本実
施の形態においてはコア材11の片側全面に35μmの
厚みの銅箔3を貼り付けた状態の片面コア材11を準備
した。次いで、このコア材11の銅箔3をエッチングに
より除去して、内層パターン4bとして必要な回路パタ
ーン4を形成した。
【0032】この時、コア材11は全面に銅箔3を張っ
た状態で反り量を測定すると中央部が1.0mm程度反
っていたが、エッチングによる銅箔3の除去を行った後
では0.3mm程度に小さくなっていた。
【0033】次いで、このコア材11を図3に示すよう
に熱プレスの各プレス板12の上に静置した。このとき
プレス板12の上には、プリプレグ8がプレス板12と
密着するのを防止するために離型紙13を配している。
この上に厚み18μmの銅箔3を配し、その上に厚み
0.1mmのプリプレグ8を配した。この上にコア材1
1を銅箔3を上にして配置し、その上に厚み0.2mm
の4枚のプリプレグ8と厚み18μmの銅箔3とを配
し、最後に離型紙13を配した。
【0034】この状態で熱プレスを作動させてプリプレ
グ8の完全硬化を行った。このときプリプレグ8から溶
融してくる樹脂分がコア材11上に形成された銅箔3の
回路パターン4の隙間を埋めていき、コア材11との密
着を確保すると同時にプリプレグ8同士、プリプレグ8
と表層用の銅箔3との密着も確保され、一体となったプ
リント回路基板1が完成する。この時の熱プレスの条件
はプレス圧力が15kg/cm2で温度条件は175℃
とした。熱プレスは175℃で30分放置した後、圧力
をかけたまま30分間除冷し、その後プレス板12を降
ろして完成したプリント回路基板1を取り出した。
【0035】ここでプリント回路基板1は全体の厚みが
1.6mmになっており、外形は樹脂の広がりによりプ
レス前よりも若干大きくなっている。そこで、必要な寸
法に外形を切り落とした後に、図4で示すようにドリル
14で部品挿入穴15やスルーホール16を開口した。
【0036】次に、銅をメッキすることにより開口部の
側面に銅を付着させると同時に表層パターンの箇所にも
銅を付着させ、内層パターン4bと表層の銅箔3との導
通を図った。次いで、表層の銅箔3をエッチングにより
除去して表層パターン4aを形成し、プリント回路基板
1上にシルクスクリーンを用いてレジストを印刷した。
印刷にあたっては、電極部として使用する部分を除くプ
リント回路基板1の全面に印刷を行った。使用したレジ
スト6は従来のプリント回路基板においても一般的に使
用されている感光性樹脂であり、印刷後に紫外線硬化炉
でレジスト6の硬化を行い、プリント回路基板1を完成
させた。
【0037】こうして完成したプリント回路基板1の反
り量を測定すると0.2mm程度と、コア材11と比較
しても反り量が低減されており、本発明の効果が確認さ
れた。
【0038】本発明の第3の実施の形態について、図5
を参照しつつ以下に説明する。本実施の形態においては
プリント回路基板1の積層構成、プリント回路基板1に
形成されている銅箔3の回路パターン4、絶縁樹脂材料
2およびプリント回路基板1の製造方法については上記
第2の実施の形態のものと基本的には同一であり、重複
する部分については説明を割愛する。
【0039】本発明のプリント回路基板1ではガラスエ
ポキシ基材からなる絶縁樹脂材料2を用いた3層構成と
した点は同じであるけれども、プリント回路基板1内に
は電気的には不要な部分を設けていない。製品となるプ
リント回路基板1の厚みは1.6mmで銅箔3の回路パ
ターン4の厚みは全て35μmである。また、プリント
回路基板1の寸法は240mm×320mmの寸法であ
る。
【0040】まず、厚み0.7mmの片面銅箔のコア材
11を製造するために、図5に示すようにプレス板12
の上に、厚み0.2mmの3枚のプリプレグ8と、厚み
0.1mmの1枚のプリプレグ8と、厚み35μmの銅
箔3とを静置し、加圧、樹脂硬化を行った。ここで使用
した材料の大きさは生産性を上げるために所望の寸法の
プリント回路基板1が2枚入る大きさのものを使用し
た。具体的には、材料メーカーから定尺として得られる
1030mm×1020mmのプリプレグ8を6分割
し、340mm×515mmの寸法のプリプレグ8を使
用した。
【0041】ここで得られたコア材11の反り量は3.
0mm程度であった。次いで本発明の第2の実施の形態
と同様にコア材11の銅箔3をエッチングして内層パタ
ーン4bを形成した。この時、プリント回路基板1内に
は電気的不要パターン5は設けず、図8に示す余白領域
9は銅箔3の殆どの部分を除去せずに置いておき、電気
的不要パターン5による不連続部分5b及びバネ形状パ
ターン部5aを設けた。不連続部分5bの長さは2mm
とし、長い方の辺にそれぞれ10箇所設けた。バネ形状
パターン部5aは短い方の辺にそれぞれ3箇所設けた。
【0042】ここで得られたエッチング後のコア材11
の反り量は1.3mm程度に低減した。次いで、本発明
の第2の実施の形態と同様の積層構成にて熱プレスで積
層を行い、開口部を設けた後に銅メッキにより開口部に
銅を付着させ、エッチングにより表層パターン4aの形
成を行った。本発明の実施形態では使用したプリプレグ
8の寸法が340mm×515mmの寸法であること
と、2枚分のプリント回路基板1が同時に製造されると
ころが異なる。
【0043】ここで得られたプリント回路基板1の反り
量は0.8mm程度に低減していた。次いで、余白領域
9をルーターにより切断し、所望のプリント回路基板1
を得た。この時、余白領域9に設けられた電気的不要パ
ターン5は除去されるため、所望のプリント回路基板1
には電気的不要パターン5が形成されていない。このプ
リント回路基板1の反り量は0.2mm程度であり、最
終製品の反り量を低減したまま、効率よくプリント回路
基板1を製造できる効果が確認できた。
【0044】
【発明の効果】以上のように本発明によれば、絶縁樹脂
材料上に銅箔を添付しエッチングにより銅箔を除去する
ことにより回路パターンを形成し、電気回路を構成する
プリント回路基板において、基板の表面に電気的には不
要なエッチングで除去しない電気的不要領域を設けたこ
とにより、プリント回路基板の反りを抑制することが可
能となり、この結果、反りの少ないプリント回路基板を
得ることができる。
【0045】またさらに、電気的不要領域をプリント回
路基板の外周部に設けることにより、必要な回路パター
ンに影響を与えずに反りを抑制することができる。また
さらに、電気的不要領域に形成される形状は複数の屈曲
部が連続するバネ形状パターンであることにより、必要
な回路パターンに影響を与えずにかつ絶縁樹脂材料と銅
箔にかかる力を効果的に分散させ、反りを抑制すること
ができる。
【0046】またさらに、電気的不要領域間に不連続部
分を設けることにより、必要な回路パターンに影響を与
えずにかつ絶縁樹脂材料と銅箔にかかる力を効果的に分
散させ、反りを抑制することができる。
【0047】また、絶縁樹脂材料上に銅箔を添付しエッ
チングにより銅箔を除去することにより回路パターンを
形成し、電気回路を構成するプリント回路基板の製造方
法において、プリント回路基板の表面に電気的には不要
なエッチングで除去しない電気的不要領域を設ける工程
を含むことにより、プリント回路基板の反りを抑制する
ことが可能となり、この結果、反りの少ないプリント回
路基板を良好な歩留まりで製造できる。
【0048】またさらに、電気的不要領域をプリント回
路基板の外周部に設けることにより、必要な回路パター
ンに影響を与えずに反りが抑制されたプリント回路基板
を製造できる。
【0049】また、絶縁樹脂材料上に銅箔を添付しエッ
チングにより銅箔を除去することにより回路パターンを
形成し、電気回路を構成するプリント回路基板の製造方
法において、必要な基板寸法より外側の不要部分の表面
に電気的には不要なエッチングで除去しない電気的不要
領域を設ける工程と、該領域を除去する工程を含むこと
により、反りの少ないプリント回路基板を良好な歩留ま
りで多数製造できる。
【0050】またさらに、電気的不要領域に形成される
形状は複数の屈曲部が連続するバネ形状パターンである
ことにより、必要な回路パターンに影響を与えずにかつ
絶縁樹脂材料と銅箔にかかる力が効果的に分散され、反
りが抑制されたプリント回路基板を製造できる。
【0051】またさらに、電気的不要領域間に不連続部
分を設けることにより、必要な回路パターンに影響を与
えずにかつ絶縁樹脂材料と銅箔にかかる力が効果的に分
散されて、反りが抑制されたプリント回路基板を製造で
きる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るプリント回路
基板の構成を概念的に示す平面図である。
【図2】本発明の第2の実施の形態に係るプリント回路
基板の構成を示し、(a)は概念的に示す断面図、
(b)はプリント回路基板を上から見た表層パターンの
概念的な構成を示す平面図である。
【図3】本発明の第2の実施の形態に係るプリント回路
基板の製造方法のうち、コア材、プリプレグ、銅箔を熱
圧着する工程を概念的に示す図である。
【図4】本発明の第2の実施の形態に係るプリント回路
基板の製造方法のうち、熱圧着された絶縁樹脂に開口部
を形成する工程を概念的に示す図である。
【図5】本発明の第3の実施の形態に係るプリント回路
基板の製造方法のうち、コア材の熱圧着工程を概念的に
示す図である。
【図6】本発明の第3の実施の形態に係るプリント回路
基板の構成を概念的に示す平面図である。
【図7】従来のプリント回路基板の構成を概念的に示す
斜視図である。
【図8】従来のプリント回路基板の製造方法のうち、同
一プリント回路基板を複数製造するための構成を概念的
に示す平面図である。
【符号の説明】
1 プリント回路基板 2 絶縁樹脂材料 3 銅箔 4 回路パターン 5 電気的不要パターン(電気的不要領域) 5a バネ形状パターン部 5b 不連続部分
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E338 AA01 AA16 BB72 CC01 CC09 CD17 CD22 CD24 EE28 5E339 AB02 AD01 BD03 BD06 BE11 EE02

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁樹脂材料上に銅箔を添付しエッチン
    グにより銅箔を除去することにより回路パターンを形成
    し、電気回路を構成するプリント回路基板において、プ
    リント回路基板の表面に、電気的には不要で、エッチン
    グで除去せずに銅箔を残してプリント回路基板の剛性を
    増加させる電気的不要領域を設けたことを特徴とするプ
    リント回路基板。
  2. 【請求項2】 エッチングで除去しない電気的不要領域
    は、プリント回路基板の外周部に設けられていることを
    特徴とする請求項1記載のプリント回路基板。
  3. 【請求項3】 エッチングで除去しない電気的不要領域
    の少なくとも一部に、複数の屈曲部が連続するバネ形状
    パターンが形成されていることを特徴とする請求項1ま
    たは2に記載のプリント回路基板。
  4. 【請求項4】 電気的不要領域間に不連続部分が設けら
    れていることを特徴とする請求項1〜3の何れかに記載
    のプリント回路基板。
  5. 【請求項5】 絶縁樹脂材料上に銅箔を添付しエッチン
    グにより銅箔を除去することにより回路パターンを形成
    し、電気回路を構成するプリント回路基板の製造方法で
    あって、プリント回路基板の表面に、電気的には不要
    で、エッチングで除去せずに銅箔を残してプリント回路
    基板の剛性を増加させる電気的不要領域を設ける工程を
    含むことを特徴とするプリント回路基板の製造方法。
  6. 【請求項6】 エッチングで除去しない電気的不要領域
    は、プリント回路基板の外周部に設けられることを特徴
    とする請求項5記載のプリント回路基板の製造方法。
  7. 【請求項7】 絶縁樹脂材料上に銅箔を添付しエッチン
    グにより銅箔を除去することにより回路パターンを形成
    し、電気回路を構成するプリント回路基板の製造方法に
    おいて、必要な基板寸法より外側の不要部分の表面に、
    電気的には不要で、エッチングで除去せずに銅箔を残し
    て剛性を増加させる電気的不要領域を設ける工程と、こ
    の電気的不要領域を除去する工程とを含むことを特徴と
    するプリント回路基板の製造方法。
  8. 【請求項8】 エッチングで除去しない電気的不要領域
    の少なくとも一部に、複数の屈曲部が連続するバネ形状
    パターンが形成されていることを特徴とする請求項5〜
    7の何れかに記載のプリント回路基板の製造方法。
  9. 【請求項9】 電気的不要領域間に不連続部分が設けら
    れていることを特徴とする請求項5〜8の何れかに記載
    のプリント回路基板の製造方法。
JP2000267860A 2000-09-05 2000-09-05 プリント回路基板 Expired - Fee Related JP4553466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000267860A JP4553466B2 (ja) 2000-09-05 2000-09-05 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000267860A JP4553466B2 (ja) 2000-09-05 2000-09-05 プリント回路基板

Publications (2)

Publication Number Publication Date
JP2002076530A true JP2002076530A (ja) 2002-03-15
JP4553466B2 JP4553466B2 (ja) 2010-09-29

Family

ID=18754702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000267860A Expired - Fee Related JP4553466B2 (ja) 2000-09-05 2000-09-05 プリント回路基板

Country Status (1)

Country Link
JP (1) JP4553466B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置
JP2007043061A (ja) * 2005-06-28 2007-02-15 Kyocera Corp 多数個取り配線基板
WO2007099641A1 (ja) * 2006-03-03 2007-09-07 Matsushita Electric Industrial Co., Ltd. 製品基板用の基板構造、製品基板用の製造方法および電子機器
JP2008085340A (ja) * 2006-09-27 2008-04-10 Samsung Electronics Co Ltd 反り防止のための回路基板及びその製造方法
JP2009081357A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009123874A (ja) * 2007-11-14 2009-06-04 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009302188A (ja) * 2008-06-11 2009-12-24 Denki Kagaku Kogyo Kk 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP2011014912A (ja) * 2010-07-12 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
US8024857B2 (en) 2008-11-07 2011-09-27 Hynix Semiconductor Inc. Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same
JP2012204389A (ja) * 2011-03-23 2012-10-22 Ngk Spark Plug Co Ltd 多数個取り基板
JP2013120840A (ja) * 2011-12-07 2013-06-17 Shin Etsu Chem Co Ltd 積層基板
US8609997B2 (en) 2009-07-06 2013-12-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate
CN104115570A (zh) * 2011-12-15 2014-10-22 Lg伊诺特有限公司 印刷电路板及其制造方法
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US10304766B2 (en) 2017-08-11 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor package having a circuit pattern
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241993A (ja) * 1987-03-30 1988-10-07 株式会社日立製作所 多層プリント板及びその製造方法
JPH03185793A (ja) * 1989-12-14 1991-08-13 Nec Corp 多層印刷配線板の製造方法
JPH09148689A (ja) * 1995-11-22 1997-06-06 Advantest Corp プリント基板製造法とプリント基板
JPH10135648A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd 多層プリント配線板
JP2000151035A (ja) * 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241993A (ja) * 1987-03-30 1988-10-07 株式会社日立製作所 多層プリント板及びその製造方法
JPH03185793A (ja) * 1989-12-14 1991-08-13 Nec Corp 多層印刷配線板の製造方法
JPH09148689A (ja) * 1995-11-22 1997-06-06 Advantest Corp プリント基板製造法とプリント基板
JPH10135648A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd 多層プリント配線板
JP2000151035A (ja) * 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置
JPWO2006054637A1 (ja) * 2004-11-18 2008-05-29 松下電器産業株式会社 配線基板とその製造方法および半導体装置
US8071881B2 (en) 2004-11-18 2011-12-06 Panasonic Corporation Wiring board, method for manufacturing same and semiconductor device
JP4661787B2 (ja) * 2004-11-18 2011-03-30 パナソニック株式会社 配線基板とその製造方法
JP4721926B2 (ja) * 2005-06-28 2011-07-13 京セラ株式会社 多数個取り配線基板
JP2007043061A (ja) * 2005-06-28 2007-02-15 Kyocera Corp 多数個取り配線基板
WO2007099641A1 (ja) * 2006-03-03 2007-09-07 Matsushita Electric Industrial Co., Ltd. 製品基板用の基板構造、製品基板用の製造方法および電子機器
JP5075114B2 (ja) * 2006-03-03 2012-11-14 パナソニック株式会社 製品基板の製造方法および電子機器
JP2008085340A (ja) * 2006-09-27 2008-04-10 Samsung Electronics Co Ltd 反り防止のための回路基板及びその製造方法
JP2009081357A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009123874A (ja) * 2007-11-14 2009-06-04 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101508782B1 (ko) 2007-11-14 2015-04-03 신코 덴키 코교 가부시키가이샤 배선기판 및 그 제조방법
JP2009302188A (ja) * 2008-06-11 2009-12-24 Denki Kagaku Kogyo Kk 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
US8024857B2 (en) 2008-11-07 2011-09-27 Hynix Semiconductor Inc. Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same
US8609997B2 (en) 2009-07-06 2013-12-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate
JP2011014865A (ja) * 2010-01-18 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
JP2011014912A (ja) * 2010-07-12 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2012204389A (ja) * 2011-03-23 2012-10-22 Ngk Spark Plug Co Ltd 多数個取り基板
JP2013120840A (ja) * 2011-12-07 2013-06-17 Shin Etsu Chem Co Ltd 積層基板
CN104115570A (zh) * 2011-12-15 2014-10-22 Lg伊诺特有限公司 印刷电路板及其制造方法
US9433107B2 (en) 2011-12-15 2016-08-30 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US10304766B2 (en) 2017-08-11 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor package having a circuit pattern
US10714416B2 (en) 2017-08-11 2020-07-14 Samsung Electronics Co., Ltd. Semiconductor package having a circuit pattern
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
JP4553466B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
US9060459B2 (en) Printed wiring board and method for manufacturing same
US5519176A (en) Substrate and ceramic package
JP4553466B2 (ja) プリント回路基板
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
JP4651597B2 (ja) 半導体パッケージ基板
JP4689375B2 (ja) 積層基板および該積層基板を有する電子機器
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010129992A (ja) 配線基板
JP4994988B2 (ja) 配線基板の製造方法
TW201334647A (zh) 多層配線基板及其製造方法
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
JP5955102B2 (ja) 配線基板およびその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005079402A (ja) 回路基板およびその製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
JP2011040648A (ja) 回路基板の製造方法および回路基板
JP5834882B2 (ja) 多層回路基板及びその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP4779668B2 (ja) 積層基板の製造方法
JP4990492B2 (ja) 半導体装置
JP2001185854A (ja) 多層プリント配線板およびその製造方法
JP7479162B2 (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees