JP2009081357A - 配線基板の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び配線基板 Download PDF

Info

Publication number
JP2009081357A
JP2009081357A JP2007250806A JP2007250806A JP2009081357A JP 2009081357 A JP2009081357 A JP 2009081357A JP 2007250806 A JP2007250806 A JP 2007250806A JP 2007250806 A JP2007250806 A JP 2007250806A JP 2009081357 A JP2009081357 A JP 2009081357A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
support
wiring member
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007250806A
Other languages
English (en)
Other versions
JP5280032B2 (ja
JP2009081357A5 (ja
Inventor
Akio Horiuchi
章夫 堀内
Yasushi Yokota
泰志 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007250806A priority Critical patent/JP5280032B2/ja
Publication of JP2009081357A publication Critical patent/JP2009081357A/ja
Publication of JP2009081357A5 publication Critical patent/JP2009081357A5/ja
Application granted granted Critical
Publication of JP5280032B2 publication Critical patent/JP5280032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】本発明は支持体上に配線層と絶縁層を積層した配線部材を形成した後にこの支持体を除去する工程を有する配線基板の製造方法、及びこれにより製造される配線基板に関し、機械的な強度(剛性)を高めつつ、製造時に配線部材内に発生する応力を有効に緩和することを課題とする。
【解決手段】銅箔12(支持体)上に配線層18,18a,18b,18cと絶縁層20,20a,20bを積層した配線部材30を形成する工程と、この配線部材30から銅箔12を除去する工程とを有する配線基板の製造方法であって、前記配線部材30から銅箔12を除去する際、銅箔12の一部を残すことにより配線部材30を補強する補強体50を形成すると共に、この補強体50に配線部材30で発生する応力を緩和させる応力緩和部55を形成する。
【選択図】図6

Description

本発明は配線基板の製造方法及び配線基板に係り、支持体上に配線層と絶縁層を積層した配線部材を形成した後にこの支持体を除去する工程を有する配線基板の製造方法、及びこれにより製造される配線基板に関する。
例えば、電子部品が実装される配線基板を製造する方法として、特許文献1には支持体上に配線層と絶縁層を積層してビルドアップ配線層(配線部材)を形成し、その後にビルドアップ配線層を支持体から分離して配線基板を得る方法が記載されている。
この種の配線基板の製造方法では、ビルドアップ配線層の形成時には支持体が存在するため、ビルドアップ配線層を確実に精度よく形成することができる。また、ビルドアップ配線層が形成された後は支持体は除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。
図1(A)は、この製造方法により製造された配線基板の一例を示している。同図に示す配線基板100は、配線層102と絶縁層103とを積層することにより配線部材101を形成し、その上部に上部電極パッド107を形成すると共に、下部に下部電極パッド108を形成した構成としている。また、上部電極パッド107にははんだバンプ110が形成され、また下部電極パッド108は配線部材101の下面に形成されたソルダーレジスト109から露出するよう構成されている。
しかしながら、支持体が完全に除去された配線基板100は、基板自体の機械的な強度が小さい。よって、図1(B)に示すように外力が印加された場合には、容易に配線基板100が変形してしまうという問題点があった。
このため、配線部材101から支持体を除去する際に支持体の全てを除去するのではなく、その一部を補強体106として配線部材101の表面に残し(図1(A)に一点鎖線で示す)、これにより配線基板100の機械的強度(剛性)を高めることが提案されている(特許文献2参照)。
特開2000−323613号公報 国際公開2003/039219号パンフレット
上記のように配線部材101の表面に補強体106を設けることにより、配線基板100の機械的強度(剛性)を高めることができる。しかしながら、従来では上部電極パッド107(はんだバンプ110)の配設領域を囲繞するように枠状に補強体106を形成していたため、配線部材101で発生する応力を有効に緩和させることができないという問題点があった。
ここで配線部材101内に発生する応力(ひずみ)とは、配線部材101の製造時等に材料の熱膨張率の相違等に起因して発生する応力である。具体的には、配線部材101を形成する際、硬化前の樹脂フィルムを支持体又は既に形成された配線層102上に配設し、その後に樹脂フィルムを加熱処理して硬化させることにより絶縁層103を形成する処理が行われるが、この加熱処理は各絶縁層103を形成する毎に行われ、よって図1に示す例では、絶縁層103は4層構造であるため4回の熱硬化のための加熱処理が実施される。
よって、積層される各絶縁層103に対する加熱処理の回数は同一ではなく、多数回の熱処理が行われた絶縁層103と、1回だけしか熱処理が行われない絶縁層103とが混在することとなる。樹脂が熱硬化するときには一般に硬化収縮が発生するが、前記のように各絶縁層103において熱処理回数が異なると、各絶縁層103で発生する硬化収縮量も異なるため、これに起因して応力が発生してしまう。
配線部材101の形成後に支持体を全部除去する構成では、配線部材101内で発生していた応力は支持体の除去時に緩和され、よって応力に起因して配線基板100に撓みが発生するようなことはなかった。しかしながら、支持体の一部を補強体106として配線部材101に残す構成では、配線部材101内で発生していた応力を十分に緩和させることができず、よって配線基板100に撓み(変形)が発生するおそれがあるという問題点があった。
本発明は上記の点に鑑みてなされたものであり、機械的な強度(剛性)を高めつつ、製造時に配線部材内に発生する応力を有効に緩和しうる配線基板の製造方法及び配線基板を提供することを目的とする。
上記の課題は、本発明の第1の観点からは、
支持体上に、配線層と絶縁層を積層した配線部材を形成する工程と、
前記配線部材から前記支持体を除去する工程とを有する配線基板の製造方法であって、
前記配線部材から前記支持体を除去する際、前記支持体の一部を残すことにより前記配線部材を補強する補強体を形成すると共に、該補強体に前記配線部材で発生する応力を緩和させる応力緩和部を形成する配線基板の製造方法により解決することができる。
また上記発明において、前記補強体を前記配線部材の表面に露出する接続パッドの配設位置を囲繞するよう枠状に形成することが望ましい。
また上記発明において、前記応力緩和部は、前記補強体に形成されたスリットとすることが望ましい。
また上記発明において、前記補強体及び前記応力緩和部は、前記支持体をエッチングすることにより同時形成されることが望ましい。
また上記発明において、前記支持体の材料を銅とし、該支持体の厚さを50μm以上150μm以下に設定することが望ましい。
また上記の課題は、本発明の他の観点からは、
配線層と絶縁層を積層した構造の配線部材を有し、前記配線部材の表面に前記配線層と接続した接続パッドが露出した配線基板であって、
前記配線部材の表面の前記接続パッドの配設位置を囲繞する位置に設けられ、前記配線部材を補強する補強体と、
該補強体に設けられ、前記配線部材で発生する応力を緩和させる応力緩和部とを設けた配線基板により解決することができる。
また上記発明において、前記応力緩和部は、前記補強体に形成されたスリットとすることが望ましい。
また上記発明において、前記スリットは、非直線形状であることが望ましい。
また上記発明において、前記補強体の形状を前記接続パッドの配設位置を囲繞する枠状形状とすると共に、前記応力緩和部を前記補強体の四隅位置に設けることが望ましい。
また上記発明において、前記支持体の材料を銅とし、該支持体の厚さを50μm以上150μm以下に設定することが望ましい。
本発明によれば、配線基板の機械的な強度(剛性)を高めると共に、製造時に配線部材内に発生する応力を有効に緩和することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図2〜図6は本発明の一実施形態の配線基板の製造方法を順に示す断面図である。配線基板を製造するには、先ず図2(A)に示すように、一対の銅箔12(支持体)を用意する。この銅箔12の厚さは、50μm以上150μm以下である。また銅箔12には、配線形成領域Aとその外側の外周部Bがそれぞれ画定されている。
上記の一対の銅箔12は、外周所定位置のみが接着剤11により接着されて一体化し、支持体10(支持体の複合体)を形成する。図2(B)は、一対の銅箔12が接着剤11により接着され、支持体10が形成された状態を示している。
接着剤11の配設位置は、外周部B内に設定されている。よって、外周部Bを除く配線形成領域Aにおいては、一対の銅箔12は接着されておらず、単に対峙した状態となっている。尚、図2(B)では理解を容易とするために、接着剤11の厚さを実際より誇張して示し、よって一対の銅箔12が離間しているように図示している。しかしながら、実際は接着剤11は薄い膜となっており、よって一対の銅箔12は略密着した状態となっている。
次いで、図1(C)に示すように、支持体10の両面側に、所要部(後述する接続パッド18の形成位置に対応する位置)に開口部16Xが設けられたレジスト膜16を形成する。このレジスト膜16としては、例えばドライフィルムを利用することができる。
次に、銅箔12をめっき給電層に利用する電解めっきにより、図3(A)に示すように銅箔12上に第1配線層となる接続パッド18を形成する。この接続パッド18は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。
パッド表面めっき層25は、Au膜,Pd膜,Ni膜を積層した構造を有している。よって、接続パッド18を形成するには、先ずAu膜,Pd膜,Ni膜を順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。
このように接続パッド18が形成されると、その後に図3(B)に示すように、レジスト膜16が除去される。尚、接続パッド18は、後に説明するように第1の接続端子C1として機能する。
続いて、図3(C)に示すように、支持体10の上下両面に接続パッド18(接続端子C1)を被覆する第1絶縁層20をそれぞれ形成する。第1絶縁層20の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。第1絶縁層20の形成方法の一例としては、支持体10の両面側に樹脂フィルムをそれぞれラミネートした後に、樹脂フィルムをプレス(押圧)しながら130〜150℃の温度で熱処理して硬化させることにより第1絶縁層20を得ることができる。
この熱処理を行う際、第1絶縁層20には硬化収縮が発生する。しかしながら、第1絶縁層20は支持体10(銅箔12)に密着した状態であるため、第1絶縁層20と銅箔12との界面には応力が発生する。
次いで、図3(D)に示すように、支持体10の上下両面に形成された第1絶縁層20に、接続パッド18が露出するようにレーザ加工法等を用いて第1ビアホール20Xをそれぞれ形成する。尚、第1絶縁層20は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、またスクリーン印刷により開口部が設けられた樹脂膜をパターニングする方法を用いてもよい。
続いて、図3(E)に示すように、接続パッド18(第1配線層)に第1ビアホール20Xを介して接続される第2配線層18aを支持体10の両面側にそれぞれ形成する。この第2配線層18aは銅(Cu)からなり、第1絶縁層20上に形成される。この第2配線層18aは、例えばセミアディティブ法により形成される。
詳しく説明すると、先ず、無電解めっき又はスパッタ法により、第1ビアホール20X内及び第1絶縁層20の上にCuシード層(不図示)を形成した後に、第2配線層18aに対応する開口部を備えたレジスト膜(不図示)を形成する。次いで、Cuシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にCu層パターン(不図示)を形成する。
続いて、レジスト膜を除去した後に、Cu層パターンをマスクにしてCuシード層をエッチングすることにより、第2配線層18aを得る。尚、第2配線層18aの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、図4(A)に示すように、上記と同様な工程を繰り返すことにより、支持体10の上下両面側に、第2配線層18aを被覆する第2絶縁層20aをそれぞれ形成した後に、第2配線層18a上の第2絶縁層20aの部分に第2ビアホール20Yをそれぞれ形成する。さらに、第2ビアホール20Yを介して第2配線層18aに接続される第3配線層18bを支持体10の両面側の第2絶縁層20a上にそれぞれ形成する。
更に、支持体10の上下両面側に、第3配線層18bを被覆する第3絶縁層20bをそれぞれ形成した後に、第3配線層18b上の第3絶縁層20bの部分に第3ビアホール20Zをそれぞれ形成する。更に、第3ビアホール20Zを介して第3配線層18bに接続される第4配線層18cを、支持体10の両面側の第第3絶縁層20b上にそれぞれ形成する。
続いて、支持体10の両面側の第4配線層18c上には、開口部22Xが設けられたソルダーレジスト膜22がそれぞれ形成される。これにより、ソルダーレジスト膜22の開口部22X内に露出する第4配線層18cが第2の接続端子C2となる。尚、必要に応じてソルダーレジスト膜22の開口部22X内の第4配線層18cにNi/Auめっき層などのコンタクト層43を形成してもよい。
このようにして、支持体10上の接続パッド18(第1の接続端子C1)の上に所要のビルドアップ配線層が形成される。上記した例では、4層のビルドアップ配線層(第1〜第4配線層18〜18c)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。
ところで、第2絶縁層20a及び第3絶縁層20bを形成する際、先に説明した第1絶縁層20の形成と同様に130〜150℃の温度で熱処理して硬化させる処理を実施する。この熱処理を行う際、第2及び第3絶縁層20a,20bについても硬化収縮が発生する。
この際、各絶縁層20,20a,20bを形成する毎に加熱処理が行われるため、第1絶縁層20については3回の熱処理が実施され、第2絶縁層20aについは2回の熱処理が実施され、第3絶縁層20bについては1回の熱処理が実施される。このように各絶縁層20,20a,20b毎に異なる加熱が行われるため、各絶縁層20,20a,20bで発生する硬化収縮にも差異が発生し、これに起因して各絶縁層20,20a,20bの夫々の界面においても、応力が発生する。
図4(A)に示す積層処理が終了すると、次いで図4(B)に示すように、ビルドアップ配線層が形成された支持体10の周縁に対応する部分(接着剤11により接続されている部分)を切断し外周部Bを除去する。前記ように一対の銅箔12は、接着剤11により接着された以外の部分(配線形成領域A)は、単に一対の銅箔12が対峙した状態となっている。このため、接着剤11により接続されている外周部Bを除去することにより、図5(A)に示すように、支持体10は一対の銅箔12が対向する位置で容易に分離することができる。これによって、銅箔12とビルドアップ配線層とからなる配線部材30がそれぞれ得られる。
この後に、図5(B)に示すように、銅箔12の上部で接続パッド18の配設領域(図中、Cで示す開口部分)の外周部に、これを囲繞するようにレジスト膜36を形成する。このレジスト膜36としては、例えばドライフィルムを利用することができる。続いて、レジスト膜36に所定パターンの開口部36Xを形成する。この開口部36Xの形成は、一枚のドライフィルムをパターニングすることにより開口部分Cと同時に形成する。尚、図5(B)では図示の便宜上、開口部36Xを孔のように図示しているが、実際は図9(A)に示す応力緩和部55Aの形状に対応するような形状とされている。
銅箔12上にレジスト膜36が形成されると、図6(A)に示すように、配線部材30の銅箔12を第1配線層18及び第1絶縁層20に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、第1配線層18(Auなど)及び第1絶縁層20に対して銅箔12を選択的にエッチングして除去することができる。
このエッチングを行うことにより、レジスト膜36により覆われた部位を除いて銅箔12は除去される。これにより、第1の接続端子C1として機能する接続パッド18は、第1絶縁層20から露出した状態となる。
しかしながら、前記のようにレジスト膜36は接続パッド18の配設領域Cの外周部に、これを囲繞するように形成されている。よって図6(B)に示すように、エッチングが終了した状態において、配線部材30の表面30aにはレジスト膜36の形成位置と対応する形状を有した銅箔12が残った状態となる。
この配線部材30の表面30aに残留した銅箔12は、配線部材30を機械的に補強し剛性を高める機能を奏するため、以下この残存した銅箔12を補強体50というものとする。この補強体50は、接続パッド18の配設領域Cを囲繞するよう形成され、その形状は枠状の形状となる。
また、レジスト膜36には開口部36Xが形成されており、エッチング液は配線基板1の開口部36Xと対向する位置にも進入し、銅箔12をエッチングする。このため、補強体50の開口部36Xと対向する位置は、エッチングされることにより表面30aが露出した状態となる。この部分は、後述するように応力を緩和する機能を奏するため、以下この補強体50内において表面30aが露出した部分を応力緩和部55というものとする。
上記のように応力緩和部55を有する補強体50が形成されると、図6(B)に示すように、レジスト膜36が除去される。これにより、補強体50は配線部材30の表面30aに露出した状態となる。
次いで、第1絶縁層20から露出した接続パッド18にはんだが印刷され、このはんだ印刷がされた配線部材30はリフロー炉に装着されてリフロー処理が行われる。これにより、接続パッド18にはんだバンプ29(接合金属)を形成する。以上の各種製造工程を経ることにより、図6(C)に示すように、本発明の一実施形態の配線基板1が製造される。
尚、支持体10が多数個取りの基板であった場合には、はんだバンプ29の形成工程が終了した後、配線部材30を個々の配線基板1に対応する領域で切断(ダイシング等)し、これにより配線基板1を個片化する工程が追加される。この多数個取りを行う際、ダイシングブレードが通過する領域(ダイシング位置)についても補強体50を除去しておくことにより、ダイシングブレードの寿命を延ばすことができる。
図9(A)は、図6(C)に示した配線基板1の平面を模式的に示している。同図に示すように、配線基板1を平面視した場合、中央にはんだバンプ29が配設された配設領域Cを有し、その外周に枠状の補強体50が形成されている。
しかしながら、本実施形態では補強体50は完全な枠状態とはされておらず、応力緩和部55が形成されることにより補強体50は複数(本実施形態では4個)の補強体部50a〜50dに分離された構成とされている。また、応力緩和部55はスリット状とされており、平面形状が矩形状とされた配線基板1において応力集中が発生しやすい四隅位置に形成されている。更に、応力緩和部55の形状は非直線形状とされており、具体的には本実施形態では湾曲形状を有した形状とされている。
次に、上記のように構成された補強体50(補強体部50a〜50d)及び応力緩和部55と、配線部材30内に発生する応力との関係について説明する。前記のように、配線部材30は複数の絶縁層20,20a,20bを積層した構造を有し、積層処理毎に加熱処理が行われるため、各絶縁層20,20a,20bで発生する硬化収縮にも差異が発生し、これに起因して各絶縁層20,20a,20bの夫々の界面には応力が発生している。
この応力は支持体として機能する銅箔12が全部除去された場合には、配線部材30が応力により若干変形し、これにより応力緩和が図られ、配線部材30に残留応力に起因した撓み(ひずみ)が発生することを防止できる。しかしながら、銅箔12を全部除去した場合には、配線部材30の機械的な強度が低下し、外力の印加により容易に変形してしまうことは前述したとおりである。
一方、従来のように配線部材の機械的強度を高める枠状の補強体を配線部材に形成した構成では、外力印加時における変形は防止できるものの、配線部材内に応力が残留するため撓み(ひずみ)が発生するおそれがある。
これに対して本実施形態に係る配線基板1は、補強体50が存在するために配線部材30の機械的な強度は保たれている。これは、補強体50が補強体部50a〜50dに分離されていても機械的な強度は維持され、想定される外力が印加されても配線部材30が容易に変形するようなことはない。
また、製造工程時において配線部材30内に発生する応力については、補強体50に応力緩和部55を形成することにより、この応力緩和部55の形成位置で配線部材30が若干変位することにより応力緩和が行われる。また、応力が発生し易い部位は前記のように配線部材30の四隅位置(コーナー部分)であり、この部位に選択的に応力緩和部55を設けることにより応力緩和を有効に図れると共に、補強体部50a〜50dの形成面積を広めることができ、配線部材30の機械的強度を高めることができる。
応力緩和部55は直線形状でも良いが、その場合、当該直線方向には応力緩和部は変位せず、有効な応力の緩和が図れないおそれがある。これに対し、応力緩和部55の形状を非直線形状とすることにより、応力緩和部55は図9(A)に矢印X方向とY方向の双方に変位することが可能となり、有効に応力緩和を図ることができる。
図7は、上記のように製造された配線基板1に半導体チップ40を実装した状態を示している。同図に示す例では、半導体チップ40はポスト状端子40aを外部接続端子としており、このポスト状端子40aを第1の接続端子C1として機能する接続パッド18に接続した構成としている。
この接続状態で、ポスト状端子40aの先端部は接続パッド18の上面と接触しており、またポスト状端子40aと接続パッド18ははんだバンプ29によりはんだ付けされている。更に、半導体チップ40と第1絶縁層20との間にはアンダーフィル樹脂41が充填された構成とされている。尚、第4配線層18cは、配線基板1を例えばマザーボード(図示せず)等に実装するときの外部接続端子(第2の接続端子C2)として機能する。
図8は、半導体チップ40を配線基板1に実装する際の他の実装構造を示している。即ち、図7を用いて先に説明した半導体チップ40を配線基板1に実装する構造では、第1の接続端子C1である接続パッド18に半導体チップ40を実装した例を示した。これに対して図8に示す実装構造では、半導体チップ40をボール状端子40bを用いて配線基板1の第4配線層18c(接続端子C2)に接続すると共に、接続パッド18を配線基板1をマザーボード(図示せず)に実装するための接続端子C1として用いる構成とした。
図7及び図8に示すように、半導体チップ40を配線基板1に実装する場合、本実施例に係る配線基板1では内部応力による撓み(ひずみ)は発生しておらず、また半導体チップ40の実装時に配線基板1に外力が印加されても配線基板1に変形が発生することはないため、半導体チップ40を配線基板1に対して精度良く実装することができる。
尚、上記した図7に示した例では、半導体チップ40の端子としてポスト状端子40aを用いた例を示したが、半導体チップ40の端子が半球状のバンプであった場合においても本願発明を適用することができ、上記したと同様の効果を実現することができる。
図9(B),(C)及び図10(A),(B)は、上記した応力緩和部55の各種変形例を示している。図9(B)に示す変形例は、図9(A)に示した実施形態に対して図中左下及び右上に形成された応力緩和部55の方向を対角線を中心に反転させたものである。図9(C)に示す変形例は、図9(A)に示した実施形態に対して応力緩和部55Aの配設数を増やしたものである。
また、図10(A)に示した変形例では、応力緩和部55Bの形状をクランク上にしたものである。また、図10(B)に示す変形例では、クランク状の応力緩和部55Bと、く字状の応力緩和部55Cとを混在させたものである。
また図示はしないが、スリットは補強部材の何れの部位(四隅を除く位置)に設けた構成としてもよい。更に、スリットは複数の屈曲部を持っていても良く、この各屈曲部は曲線形状でも折れ線形状であってもよい。このように、応力緩和部の形状は種々変更が可能なものであり、配線部材30に発生する応力に応じて適宜変更が可能なものである。
以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
具体的には、上記した実施形態に係る配線基板1は、PGA,BGA,LGAのいずれのタイプについても適用が可能であり、特にPGAタイプの配線基板に適用した場合には基板剛性が向上するため、正確にピン付けを行うことができる。
図1は、従来の一例である配線基板及びその問題点を説明するための図である。 図2(A)〜(C)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その1)である。 図3(A)〜(E)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その2)である。 図4(A)及び(B)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その3)である。 図5(A)及び(B)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その4)である。 図6(A)〜(C)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その5)である。 図7は、本発明の一実施形態の配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図(その1)である。 図8は、本発明の一実施形態の配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図(その2)である。 図9は、応力緩和部55の各種変形例を示す図である(その1)。 図10は、応力緩和部55の各種変形例を示す図である(その2)。
符号の説明
1 配線基板
10 支持体
11 接着剤
12 銅箔
16 レジスト膜
16X 開口部16
18 曲面凸状パッド
18a 第2配線層
18b 第3配線層
18c 第4配線層
20 第1絶縁層
22 ソルダーレジスト
25 パッド表面めっき層
26 パッド本体
29 はんだバンプ
30 配線部材
36 レジスト膜
36X 開口部
40 半導体チップ
50 補強体
55,55A,55B,55C 応力緩和部
A 配線形成領域
B 外周部

Claims (10)

  1. 支持体上に、配線層と絶縁層を積層した配線部材を形成する工程と、
    前記配線部材から前記支持体を除去する工程とを有する配線基板の製造方法であって、
    前記配線部材から前記支持体を除去する際、前記支持体の一部を残すことにより前記配線部材を補強する補強体を形成すると共に、該補強体に前記配線部材で発生する応力を緩和させる応力緩和部を形成する配線基板の製造方法。
  2. 前記補強体を前記配線部材の表面に露出する接続パッドの配設位置を囲繞するよう枠状に形成してなる請求項1記載の配線基板の製造方法。
  3. 前記応力緩和部は、前記補強体に形成されたスリットである請求項1又は2に記載の配線基板の製造方法。
  4. 前記補強体及び前記応力緩和部は、前記支持体をエッチングすることにより同時形成される請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
  5. 前記支持体の材料を銅とし、該支持体の厚さを50μm以上150μm以下に設定した請求項1乃至4のいずれか一項に記載の配線基板の製造方法。
  6. 配線層と絶縁層を積層した構造の配線部材を有し、前記配線部材の表面に前記配線層と接続した接続パッドが露出した配線基板であって、
    前記配線部材の表面の前記接続パッドの配設位置を囲繞する位置に設けられ、前記配線部材を補強する補強体と、
    該補強体に設けられ、前記配線部材で発生する応力を緩和させる応力緩和部とを設けた配線基板。
  7. 前記応力緩和部は、前記補強体に形成されたスリットである請求項6に記載の配線基板。
  8. 前記スリットは、非直線形状である請求項7に記載の配線基板。
  9. 前記補強体の形状を前記接続パッドの配設位置を囲繞する枠状形状とすると共に、前記応力緩和部を前記補強体の四隅位置に設けてなる請求項6乃至8のいずれか一項に記載の配線基板。
  10. 前記支持体の材料を銅とし、該支持体の厚さを50μm以上150μm以下に設定した請求項6乃至9のいずれか一項に記載の配線基板。
JP2007250806A 2007-09-27 2007-09-27 配線基板 Active JP5280032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007250806A JP5280032B2 (ja) 2007-09-27 2007-09-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007250806A JP5280032B2 (ja) 2007-09-27 2007-09-27 配線基板

Publications (3)

Publication Number Publication Date
JP2009081357A true JP2009081357A (ja) 2009-04-16
JP2009081357A5 JP2009081357A5 (ja) 2010-05-13
JP5280032B2 JP5280032B2 (ja) 2013-09-04

Family

ID=40655868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007250806A Active JP5280032B2 (ja) 2007-09-27 2007-09-27 配線基板

Country Status (1)

Country Link
JP (1) JP5280032B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192546A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板
KR101044177B1 (ko) 2009-10-09 2011-06-24 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2011139064A (ja) * 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
KR101281410B1 (ko) 2009-12-28 2013-07-02 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
CN106328625A (zh) * 2015-06-30 2017-01-11 旭德科技股份有限公司 封装基板及其制作方法
WO2019082608A1 (ja) * 2017-10-26 2019-05-02 日東電工株式会社 撮像素子実装基板
JP2019087724A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板ストリップ及びこれを含む電子素子パッケージ
CN114375097A (zh) * 2021-12-24 2022-04-19 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JPH10223698A (ja) * 1997-02-13 1998-08-21 Nec Corp Tape−BGAタイプの半導体装置
JPH10308468A (ja) * 1997-04-30 1998-11-17 Ibiden Co Ltd 電子部品搭載用基板
JPH11345890A (ja) * 1998-06-03 1999-12-14 Fujitsu Ltd 半導体装置
JP2002076530A (ja) * 2000-09-05 2002-03-15 Matsushita Electric Ind Co Ltd プリント回路基板およびプリント回路基板の製造方法
JP2006157065A (ja) * 2000-06-30 2006-06-15 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JPH10223698A (ja) * 1997-02-13 1998-08-21 Nec Corp Tape−BGAタイプの半導体装置
JPH10308468A (ja) * 1997-04-30 1998-11-17 Ibiden Co Ltd 電子部品搭載用基板
JPH11345890A (ja) * 1998-06-03 1999-12-14 Fujitsu Ltd 半導体装置
JP2006157065A (ja) * 2000-06-30 2006-06-15 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2002076530A (ja) * 2000-09-05 2002-03-15 Matsushita Electric Ind Co Ltd プリント回路基板およびプリント回路基板の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192546A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板
US8362364B2 (en) 2009-02-16 2013-01-29 Ngk Spark Plug Co., Ltd. Wiring board assembly and manufacturing method thereof
KR101044177B1 (ko) 2009-10-09 2011-06-24 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101281410B1 (ko) 2009-12-28 2013-07-02 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
JP2011139064A (ja) * 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
CN106328625B (zh) * 2015-06-30 2019-05-10 旭德科技股份有限公司 封装基板及其制作方法
CN106328625A (zh) * 2015-06-30 2017-01-11 旭德科技股份有限公司 封装基板及其制作方法
WO2019082608A1 (ja) * 2017-10-26 2019-05-02 日東電工株式会社 撮像素子実装基板
JP2019079990A (ja) * 2017-10-26 2019-05-23 日東電工株式会社 撮像素子実装基板
CN111201604A (zh) * 2017-10-26 2020-05-26 日东电工株式会社 摄像元件安装基板
JP7173728B2 (ja) 2017-10-26 2022-11-16 日東電工株式会社 撮像素子実装基板
TWI794301B (zh) * 2017-10-26 2023-03-01 日商日東電工股份有限公司 攝像元件安裝基板
US11647269B2 (en) 2017-10-26 2023-05-09 Nitto Denko Corporation Imaging element-mounting board
CN111201604B (zh) * 2017-10-26 2024-02-27 日东电工株式会社 摄像元件安装基板
JP2019087724A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板ストリップ及びこれを含む電子素子パッケージ
CN114375097A (zh) * 2021-12-24 2022-04-19 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺
CN114375097B (zh) * 2021-12-24 2023-08-22 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺

Also Published As

Publication number Publication date
JP5280032B2 (ja) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5280032B2 (ja) 配線基板
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
TWI394503B (zh) 佈線板及其製造方法
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
US8609998B2 (en) Wiring board and method of manufacturing the same
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
KR20070024374A (ko) 배선 기판의 제조 방법
JP2009135162A (ja) 配線基板及び電子部品装置
JP7046639B2 (ja) 配線基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2007311492A (ja) 半導体装置の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
TWI741891B (zh) 電路板結構及其製作方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150