KR101548816B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101548816B1
KR101548816B1 KR1020130136274A KR20130136274A KR101548816B1 KR 101548816 B1 KR101548816 B1 KR 101548816B1 KR 1020130136274 A KR1020130136274 A KR 1020130136274A KR 20130136274 A KR20130136274 A KR 20130136274A KR 101548816 B1 KR101548816 B1 KR 101548816B1
Authority
KR
South Korea
Prior art keywords
insulating material
layer
glass sheet
core
forming
Prior art date
Application number
KR1020130136274A
Other languages
English (en)
Other versions
KR20150054171A (ko
Inventor
조석현
남효승
이용삼
안석환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130136274A priority Critical patent/KR101548816B1/ko
Priority to JP2014227818A priority patent/JP6130344B2/ja
Priority to US14/537,998 priority patent/US10045436B2/en
Publication of KR20150054171A publication Critical patent/KR20150054171A/ko
Application granted granted Critical
Publication of KR101548816B1 publication Critical patent/KR101548816B1/ko
Priority to JP2017079616A priority patent/JP6427817B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 인쇄회로기판은, 글라스 재질의 코어; 상기 코어의 측면을 비롯한 외주면 전체를 감싸는 절연재; 상기 절연재 상에 형성된 내부 회로층; 및 상기 코어와 절연재를 관통하여 상기 내부 회로층을 연결하는 비아;를 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 자세하게는 코어의 측면 노출이 방지된 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근에 이르러 휴대용 기기들의 두께가 점점 얇아짐에 따라 내부에 장착되는 전자부품이 박형화와 함께 다수의 전자부품이 실장되는 기판도 박판으로 제작되어 전체적인 내부 부품들의 두께를 낮추려는 노력이 진행되고 있다.
특히, 다수의 전자부품이 실장되는 기판은 박판으로 제작될 경우, 기판의 제조 공정 또는 전자부품의 실장 시에 리플로우 공정 등을 거치면서 고온에 노출되고, 고온 가공과 냉각을 반복하면서 재질의 특성에 의해 오목 또는 볼록하게 휨이 발생되는 문제점이 있다.
이러한 기판의 휨을 방지하기 위하여 기판의 제조 공정중에 사용되는 원자재의 강성을 높이고, 리플로우 공정시 열팽창계수(CTE) 차이에 의한 휨이 개선되도록 원자재의 열팽창계수 차이를 줄이기 위한 노력을 하고 있으나, 이에 대한 기술 개발이 더 필요한 실정이다.
또한, 기판의 제조 공정 중에 물리적인 구조 개선에 의해 휨을 방지하기 위한 방편으로 기판의 코어재에 대한 강성을 높이기 위하여 기판 내부에 금속성 보강재 또는 글라스 시트(glass sheet)를 삽입하는 방법을 검토하고 있으나, 금속성 코어나 글라스 코어의 강성이 높은 재질이기 때문에 관통홀이나 비아의 가공이 어렵고, 휨이 방지된 인쇄회로기판이 제작될 수 있다 하더라도 인쇄회로기판의 절단 시 인쇄회로기판의 측면으로 코어재가 노출될 수 있다.
그리고, 글라스 시트를 코어재로 이용할 경우에는 코어재를 관통하는 비아홀을 형성하거나, 스트립 형태의 기판 제작 후 단위 기판으로 절단되어 제품화될 수 있다. 이때, 블레이드 또는 와이어 쏘 등의 절단 수단이 글라스 시트를 관통하면서 그 절단면에서 미세 크랙이나 칩핑이 발생될 수 있도, 미세 크랙이 열 가공시 글라스 시트의 내부 크랙으로 진행될 가능성이 있다.
일본국 특허공개공보 제2001-044141호
따라서, 본 발명은 종래 인쇄회로기판에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판의 측면에 코어의 노출을 방지할 수 있는 인쇄회로기판이 제공됨에 발명의 목적이 있다.
또한, 본 발명의 다른 목적은 인쇄회로기판의 제작시 판넬 상에서 단위 인쇄회로기판으로 절단할 때 코어의 내부 크랙을 방지할 수 있는 인쇄회로기판의 제조방법이 제공됨에 있다.
본 발명의 상기 목적은, 글라스 재질의 코어; 상기 코어의 측면을 비롯한 외주면 전체를 감싸는 절연재; 상기 절연재 상에 형성된 내부 회로층; 및 상기 코어와 절연재를 관통하여 상기 내부 회로층을 연결하는 비아; 를 포함하는 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 절연재 상에는 빌드업층이 더 형성되며, 상기 빌드업층 상에 패터닝된 외부 회로층; 상기 빌드업층 상에 상기 외부 회로층의 패턴부가 노출되는 개구를 제외한 영역에 복개되는 솔더 레지스트층;을 더 포함하고, 상기 외부 회로층은 상기 빌드업층에 형성된 층간 비아를 통해 상기 내부 회로층과 전기적으로 연결될 수 있다.
상기 절연재는, 상기 코어 상에서 상기 내부 회로층에 이르는 두께가 25㎛ 이내로 형성되며, 상기 절연재는, 레진 또는 에폭시의 수지 조성물이 패브릭 크로스(fabric cloth) 또는 글라스 크로스(glass cloth) 중 어느 하나에 함침된다.
본 발명의 또 다른 목적은, 글라스 재질로 구성되며, 관통홀이 형성된 코어; 상기 코어의 측면을 비롯한 외주면 전체를 감싸고, 상기 관통홀 내벽면에 형성된 절연재; 및 상기 절연재 상에 형성되며, 상기 관통홀에 전도성 물질로 도금된 비아;를 포함하는 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 코어는 회로가 패터닝되고, 상기 절연재 상에는 빌드업층이 더 형성될 수 있으며, 상기 빌드업층 상에 패터닝된 외부 회로층; 상기 빌드업층 상에 상기 외부 회로층의 패턴부가 노출되는 개구를 제외한 영역에 복개되는 솔더 레지스트층;을 더 포함하고, 상기 외부 회로층은 상기 빌드업층에 형성된 층간 비아를 통해 상기 내부 회로층과 전기적으로 연결될 수 있다.
상기 절연재는, 상기 코어 상에서 상기 내부 회로층에 이르는 두께가 25㎛ 이내일 수 있다.
또한, 상기 빌드업층은, 내부에 글라스 재질의 보강재가 삽입되고, 상기 솔더 레지스트층은 글라스 재질의 보강재가 매립되며, 상기 보강재의 측면이 상기 절연재과 솔더 레지스트층으로 둘러싸인 구조일 수 있다.
한편, 본 발명의 상기 목적은, 캐리어를 준비하는 단계; 상기 캐리어 상에 제1 절연재를 적층하는 단계; 상기 제1 절연재 상에 글라스 시트를 적층하는 단계; 상기 글라스 시트에 형성된 댐을 중심으로 양측에 복수의 슬릿을 형성하는 단계; 상기 글라스 시트 상에 제2 절연재를 적층하는 단계; 상기 캐리어 상에서 상기 글라스 시트를 코어로 하는 코어기판을 분리하는 단계; 상기 코어기판의 코어를 관통하여 비아홀을 형성하는 단계; 상기 비아홀과 상기 제1 절연재와 제2 절연재로 이루어진 절연재 상에 도금층을 형성하는 단계; 상기 도금층의 패터닝에 의해 내부 회로층과 비아를 형성하고, 상기 비아를 통해 상기 내부 회로층을 전기적으로 연결하는 단계; 및 상기 글라스 시트에 형성된 상기 댐을 경유하는 다이싱 라인을 따라 상기 코어기판을 절단하는 단계;를 포함하는 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
그리고, 본 발명의 다른 목적은 캐리어를 준비하는 단계; 글라스 시트가 적층된 제1 절연재를 준비하는 단계; 상기 글라스 시트에 형성된 댐을 중심으로 양측에 복수의 슬릿을 형성하는 단계; 상기 캐리어 상에 제2 절연재를 적층하는 단계; 상기 제2 절연재 상에 상기 글라스 시트가 적층된 제1 절연재를 적층하되, 상기 제2 절연재 내부로 상기 글라스 시트가 매립되도록 적층하는 단계; 상기 캐리어 상에서 상기 글라스 시트를 코어로 하는 코어기판을 분리하는 단계; 상기 코어기판의 코어를 관통하여 비아홀을 형성하는 단계; 상기 비아홀과 상기 제1 절연재와 제2 절연재로 이루어진 절연재 상에 도금층을 형성하는 단계; 상기 도금층의 패터닝에 의해 내부 회로층과 비아를 형성하고, 상기 비아를 통해 상기 내부 회로층을 전기적으로 연결하는 단계; 및 상기 글라스 시트에 형성된 상기 댐을 경유하는 다이싱 라인을 따라 상기 코어기판을 절단하는 단계;를 포함하는 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 단위 인쇄회로기판 절단시 코어에 형성된 슬릿 부위를 다이싱 라인으로 절단하여 코어의 절단 측면에 직접 절단수단이 접촉하지 않도록 함으로써, 코어상에 절단시 발생되는 응력이 전달되지 않게 되어 인쇄회로기판의 내부에서 코어의 파단이나 미세 크랙을 방지할 수 있는 장점이 있다.
또한, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 절단수단이 코어의 슬릿 형성 부위 중 댐을 중심으로 관통됨에 의해서 코어의 측면에 절연재가 복개된 상태로 단위 인쇄회로기판이 절단되어 코어 측면이 외부로 노출되는 것을 방지할 수 있다.
도 1은 본 발명에 따른 인쇄회로기판의 일실시예 단면도.
도 2는 본 발명에 따른 인쇄회로기판의 일실시예 사시도.
도 3은 본 발명에 따른 인쇄회로기판의 다른 실시예 단면도.
도 4는 본 발명에 따른 인쇄회로기판의 다른 실시예 단면도.
도 5는 본 발명에 따른 인쇄회로기판의 다른 실시예 사시도로서,
도 5a는 보강재가 절연재에 매립된 형태의 실시예.
도 5b는 보강재가 솔더 레지스트층에 매립된 형태의 실시예.
도 6 내지 도 17은 본 발명에 따른 인쇄회로기판의 일실시예 제조방법이 도시된 공정 단면도로서,
도 6은 본 실시예의 인쇄회로기판 제조시 채용되는 캐리어의 단면도.
도 7과 도 8은 캐리어의 외주면에 절연재와 글라스 시트가 적층된 상태의 단면도.
도 9는 글라스 시트에 슬릿이 가공된 상태의 단면도.
도 10은 글라스 시트 상에 제2 절연재를 적층한 상태의 단면도.
도 11 내지 도 13은 캐리어(10)에서 분리된 코어기판이 도시된 단면도.
도 14와 도 15는 빌드업층과 솔더 레지스트층이 적층된 상태의 단면도.
도 16은 빌드업이 완료된 인쇄회로기판에 전자부품이 실장된 상태의 단면도.
도 17은 도 16의 어레이 인쇄회로기판이 단위 인쇄회로기판으로 절단된 단면도.
도 18은 본 실시예의 인쇄회로기판 제조방법에서 글라스 시트에 슬릿 가공시의 단면도.
도 19 내지 도 30은 본 발명에 따른 인쇄회로기판의 다른 실시예 제조방법이 도시된 공정 단면도로서,
도 19는 본 실시예의 인쇄회로기판 제조시 채용되는 캐리어의 단면도.
도 20와 도 21은 절연재 상에 글라스 시트가 적층된 상태의 단면도.
도 22는 캐리어 상에 제2 절연재가 적층된 상태의 단면도.
도 23은 제2 절연재 내에 글라스 시트가 매립된 상태의 단면도.
도 24 내지 도 26은 캐리어에서 분리된 코어 기판이 도시된 단면도.
도 27과 도 28는 빌드업층과 솔더 레지스트층이 적층된 상태의 단면도.
도 29는 빌드업이 완료된 인쇄회로기판에 전자부품이 실장된 상태의 단면도.
도 30은 도 29의 어레이 인쇄회로기판이 단위 인쇄회로기판으로 절단된 단면도.
도 31은 본 발명의 인쇄회로기판에 채용되는 코어의 측면 형태별 실시예 단면도.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
인쇄회로기판의 일실시예
먼저, 도 1은 본 발명에 따른 인쇄회로기판의 일실시예 단면도이고, 도 2는 본 발명에 따른 인쇄회로기판의 일실시예 사시도이다.
도시된 바와 같이, 본 발명에 따른 인쇄회로기판(100)은 글라스 재질의 코어(110)와, 코어(110)의 측면과 상, 하면을 감싸는 절연재(120)와, 상기 절연재(120) 상에 형성된 내부 회로층(125) 및 상기 내부 회로층(125)을 연결하는 비아(126)로 구성될 수 있다.
또한, 상기 절연재(120) 상에는 빌드업층(130)이 더 형성될 수 있으며, 빌드업층(130) 상에는 내부 회로층(126)과 전기적으로 연결되는 외부 회로층(131)이 패터닝될 수 있다. 이때, 상기 코어(110)의 측면을 감싸는 절연재(120)를 제1 절연층으로 할 때 빌드업층(130)은 제2 절연층으로 명명될 수 있다. 그리고, 상기 빌드업층(130)에 형성된 외부 회로층(131)은 내부 회로층(125)과 층간 비아(132)를 통해 전기적으로 연결될 수 있다.
빌드업층(130) 상에는 인쇄회로기판의 최외층을 보호할 수 있는 솔더 레지스트층(140)이 복개될 수 있으며, 솔더 레지스트층(140)의 개구를 통해서 외부 회로층(131)의 패턴부가 외측으로 노출될 수 있다.
이때, 빌드업층(130)은 제2 절연층으로 명명된 절연층만의 적층 이외에 인쇄회로기판의 사용 목적에 따른 설계 사양에 의해서 제3 절연층 및 제4 절연층 등의 복수의 절연층으로 구성될 수 있다. 따라서, 본 실시예의 인쇄회로기판(100)은 빌드업층(130)의 적층 수에 따라 다층 인쇄회로기판으로 구성될 수 있다.
한편, 인쇄회로기판(100)의 중앙부를 구성하는 코어(110)는 글라스 시트로 구성될 수 있다. 코어(110)를 구성하는 글라스 시트는 25㎛ 내지 200㎛의 두께로 형성될 수 있는 바, 글라스 재질의 강성에 의해서 코어(110)의 상, 하부에 절연재(120)과 빌드업층(130)의 적층 가공시 휨(warpage)이 일정 각도 이상으로 발생되는 것을 방지할 수 있다.
즉, 인쇄회로기판(100)의 코어(110)를 절연재(120) 및 빌드업층(130)과 동일하거나 유사한 레진이나 에폭시 등의 수지 조성물로 구성할 경우에는 인쇄회로기판의 적층 공정 시에 가해지는 열과 압력에 의해서 오목한 방향 또는 볼록한 방향으로 과도한 휨이 발생될 수 있다. 이를 방지하기 위하여 코어(110)를 구성하는 수지 조성물에는 주로 무기필러와 패브릭 크로스(fabric cloth) 또는 글라스 크로스(glass cloth)를 함침시켜 강성(modulus)을 증가시킴에 의해서 휨이 방지되도록 하고 있다.
그러나, 본 실시예의 인쇄회로기판(100)은 코어(110)의 열팽창계수(CTE)를 낮추고 강성을 더 증가시키기 위하여 글라스 재질의 코어(110)가 적용되어 절연재들의 적층 가공시 휨 발생을 현저히 저하시킬 수 있다. 이는 글라스 재질의 코어(110)가 수지 조성물에 비해 박형화가 가능하면서도 충분한 강성과 낮은 열팽창계수(CTE)를 가질 수 있기 때문에 인쇄회로기판의 제조 공정시 휨을 방지하면서 박판의 인쇄회로기판 제작이 가능할 수 있다.
상기 코어(110)의 외주면에는 절연재(120)가 적층될 수 있다. 절연재(120)는 코어(110)의 측면을 비롯한 상, 하면을 포함하여 외주면 전체를 감싸며 소정의 두께, 바람직하게는 25㎛ 이내의 얇은 두께로 형성될 수 있다.
또한, 절연재(120)는 레진이나 에폭시의 수지 조성물을 기본으로 하되, 패브릭 크로스(fabric cloth) 또는 글라스 크로스(glass cloth)에 수지 조성물이 함침된 구조이며, 강성을 더 부가하기 위하여 나노 와이어 등의 무기필러가 더 포함될 수 있다.
이와 같이, 코어(110)의 외주면 전체를 절연재(120)가 감싸도록 함으로써, 코어(110)가 절연재(120)의 외부로 노출되지 않도록 할 수 있다. 이때, 코어(110)의 외주면 중, 특히 측면이 절연재(120)의 외부로 노출되지 않도록 하기 위해서는 코어(110)의 측면을 미리 절단하여 그 절단된 위치에 절연재(120)가 충진되도록 하고, 절연재(120)를 다이싱함에 의해서 코어(110)가 절연재(120)의 외측으로 노출되지 않도록 할 수 있다. 즉, 코어(110)의 측면에 절단수단이 접촉되지 않음에 따라 글라스 재질의 코어(110) 측면에 미세한 크랙이나 칩핑이 발생이 방지될 수 있다. 이에 대해서는 아래에서 본 실시예의 인쇄회로기판에 대한 제조방법 설명시 좀 더 자세하게 설명하기로 한다.
상기 절연재(120) 상에는 내부 회로층(125)이 형성될 수 있으며, 절연재(120) 상에 형성된 내부 회로층(125)은 절연재(120)와 코어(110)를 관통하는 비아(126)를 통해 전기적으로 연결될 수 있다. 상기 비아(126)는 절연재(120)의 상, 하부에서 각각 비아홀이 가공되어 관통홀의 형태로 구성될 수 있으며, 내부 회로층(125) 형성을 위한 도금층 형성시 비아홀 내부로 도금층이 충진되어 전기적 연결 수단으로 이용될 수 있다.
한편, 상기 절연재(120) 상에는 빌드업층(130)이 더 형성될 수 있다. 빌드업층(130)은 절연재(120)와 동일하게 수지 조성물이 패브릭 크로스(fabric cloth) 또는 글라스 크로스(glass cloth)에 함침된 구조이며, 절연재(120)와 동일한 두께 또는 절연재(120)보다 두껍게 형성될 수 있다. 그리고, 빌드업층(130) 상에는 절연재(120)와 마찬가지로 외부 회로층(131)이 형성될 수 있다. 외부 회로층(131)은 빌드업층(130)을 관통하여 형성된 층간 비아(132)를 통해 절연재(120) 상에 구비된 내부 회로층(125)과 전기적인 연결이 이루어지게 된다.
이때, 빌드업층(130)은 앞서 언급한 바와 같이 복수의 절연층으로 구성될 수 있는 바, 상기 절연재(120)를 제1 절연층으로 할 때 빌드업층(130)이 제2 절연층으로 구성될 수 있고, 인쇄회로기판의 회로 패턴 설계에 따라 제2 절연층 상에 제3 절연층, 제4 절연층 등이 순차적으로 적층되는 복수의 절연층으로 구성될 수 있다. 또한, 상기 빌드업층(130)이 복수의 절연층으로 구성될 때에는 내부 회로층(125)과 층간 비아(132)를 통해서 전기적으로 연결되는 외부 회로층(131)이 빌드업층(130)을 구성하는 각 절연층 상에 패터닝될 수 있다.
빌드업층(130)이 형성된 인쇄회로기판(100)의 최외층에는 솔더 레지스트층(140)이 형성될 수 있으며, 개구를 통한 외부 회로층(131)의 노출 영역을 제외한 영역에 복개되어 인쇄회로기판(100)의 외층 표면이 보호되도록 할 수 있다.
이와 같이 구성된 본 실시예의 인쇄회로기판(100)은 상면에 반도체칩 또는 IC 등의 능동소자가 실장되거나 MCCC 또는 LTCC 등의 수동소자를 포함한 전자부품(160)이 선택적으로 실장될 수 있다. 이 외에 능동소자와 수동소자가 동시에 실장될 수도 있는 바, 소자들이 적층 구조로 실장될 수도 있고, 병렬 배치되게 실장될 수 있다. 상기 인쇄회로기판(100)의 상부에는 전자부품(160)을 감싸며 외부로부터 보호하기 위한 몰딩부(170)가 구성될 수 있다.
그리고, 인쇄회로기판(100)의 하부에는 솔더볼을 포함한 접속수단(150)이 결합되어 외부 기기와 전기적 접속이 이루어지도록 할 수 있다.
인쇄회로기판의 다른 실시예
한편, 도 3은 본 발명에 따른 인쇄회로기판의 다른 실시예 단면도이다.
도시된 바와 같이, 본 실시예의 인쇄회로기판(200)은 글라스 재질의 코어(110)와, 코어(110)의 외주면을 감싸는 절연재(120)로 구성되되, 상기 절연재(120) 상에 형성된 내부 회로층(125)을 전기적으로 연결하는 관통홀(111)이 코어(110)에 형성되고, 관통홀(111)에 충진된 도금층(127)을 통해 내부 회로층(125)이 전기적으로 연결될 수 있도록 할 수 있다.
이때, 관통홀(111) 내부에는 내부 회로층(125)을 전기적으로 연결하는 도금층(127)이 충진되는 데, 관통홀(111)의 내벽면에 도금층(127)이 직접 접촉되지 않고 절연재(128)가 개재되어 충진될 수 있다.
이는, 도금층(127) 충진을 위한 관통홀(111) 형성시 글라스 재질의 코어(110)에 내부 크랙을 방지하기 위함이다. 이를 좀 더 자세하게 설명하면, 코어(110)의 측면을 비롯하여 외주면 전체를 감싸도록 절연재(120)를 형성하고 절연재(120)의 상, 하부에서 도 1의 실시예와 같이 관통홀(111)을 형성하게 되면 관통홀(111) 가공 부위에서 글라스 재질의 특성상 크랙이 발생될 수 있다.
이와 같은 코어(110)의 크랙을 방지하기 위하여 코어(110)에 절연재(120)를 적층하기 전에 슬릿 형태의 관통홀(111)을 미리 형성하고 절연재(120)가 코어(110)의 외주면 전체를 감싸도록 적층할 수 있다. 절연재(120) 적층 전 코어(110)에 형성되는 관통홀(111)은 상기 코어(110)의 측면 가공시 동시에 가공될 수 있도록 하며, 상기 코어(110)의 측면과 관통홀(111) 가공은 에칭 가공 또는 레이져 가공과 에칭 가공이 순차적으로 실시될 수 있다. 코어(110)의 가공 방식에 대해서는 아래의 인쇄회로기판 제조방법을 통해 좀 더 상세하게 설명하기로 한다.
또한, 본 실시예의 인쇄회로기판(200)은 코어(110)의 측면을 비롯한 외주면 전체를 감싸는 절연재(120) 형성시 코어(110)에 미리 형성된 관통홀(111) 내부에도 절연재가 충진될 수 있다. 관통홀(111) 내부에 충진된 절연재는 드릴링 또는 레이져 가공에 의해서 제거되고, 절연재가 제거된 관통홀(111) 내부에 도금층(127)이 충진되어 내부 회로층(125)의 전기적 연결 수단으로 이용될 수 있다.
이때, 관통홀(111) 내에 충진된 절연재는 관통홀(111) 내벽면에 소정의 두께로 잔존하도록 가공됨이 바람직하고, 관통홀(111) 내부에 충진되는 도금층(127)은 내벽면에 잔존된 절연재와 밀착되어 충진될 수 있다.
따라서, 본 실시예의 인쇄회로기판(200)은 코어(110)를 감싸고 있는 절연재(120) 상에서 관통홀(111)을 가공할 때 절연재(120)를 경유하는 물리적인 절단수단이 코어(110)에 접촉되지 않기 때문에 코어(110)의 내부 크랙을 방지할 수 있다.
상기 절연재(120) 상에는 도 1의 실시예와 마찬가지로 빌드업층(130)과 솔더 레지스트층(140)이 순차적으로 적층될 수 있으며, 본 실시예에서 설명된 구성 이외의 구성에서 도 1을 통해 설명된 실시예와 동일한 구성에 대해서 중복되는 상세한 설명은 생략하기로 한다.
인쇄회로기판의 또 다른 실시예
다음, 도 4는 본 발명에 따른 인쇄회로기판의 다른 실시예 단면도로서, 도시된 바와 같이, 본 실시예의 인쇄회로기판(300)은 글라스 재질의 코어(110) 일면에 미세 패턴의 회로(112)가 형성될 수 있다.
본 실시예의 인쇄회로기판(300)은 글라스 재질이면서 일면에 미세 패턴의 회로(112)가 형성된 코어(110)와, 코어(110)의 측면을 비롯한 외주면 전체를 감싸는 절연재(120)와, 절연재(120) 상에 형성된 빌드업층(130) 및 빌드업층(130)의 최외층에 복개되는 솔더 레지스트층(140)으로 구성될 수 있다. 상기 절연재(120)와 빌드업층(130)에는 각각 내부 회로층(125)과 외부 회로층(131)이 구비되고, 내부 회로층과 외부 회로층은 빌드업층(130)에 형성된 층간 비아(132)를 통해 전기적으로 연결될 수 있다.
또한, 상기 내부 회로층(125)은 절연재(120)와 코어(110)를 관통하여 형성된 비아(126)를 통해 전기적으로 연결될 수 있다.
상기 코어(110)에 형성된 미세 패턴의 회로(132)는 일반적인 회로 패턴으로 구성될 수 있으며, 회로 패턴 외에도 박형의 인덕터나 캐패시터 또는 레지스터가 패터닝될 수 있다. 이때, 상기 회로(112)는 절연재(120)에 형성된 내부 회로층(125)과 비아를 통해 전기적으로 연결되고, 비아가 형성된 절연재(120)는 고유전상수를 가지는 절연재가 도포되어 형성될 수 있다. 고유전상수를 가지는 절연재로는 주로 실리콘(silicon)이나 카바이드(cabide) 또는 실리콘 리트리드(silicon nitride) 중 어느 하나의 재질이 적용될 수 있다.
본 실시예의 인쇄회로기판에서 앞서 설명된 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하고, 도 1의 실시예와 중복되는 상세한 설명은 생략하기로 한다.
인쇄회로기판의 또 다른 실시예
상기 도 1과 내지 도 4에 설명된 실시예 외에 본 발명은 도 5와 같은 실시예의 인쇄회로기판이 제작될 수 있다. 도 5는 본 발명에 따른 인쇄회로기판의 다른 실시예 사시도로서, 도 5a는 보강재가 절연재에 매립된 형태의 실시예이고, 도 5b는 보강재가 솔더 레지스트층에 매립된 형태의 실시예이다.
도 5a와 도 5b에 도시된 바의 본 실시예의 인쇄회로기판(400) 코어(410) 상에 적층되는 절연재(420) 상에 글라스 재질의 보강재(430)가 삽입될 수 있고, 인쇄회로기판의 최외층을 구성하는 솔더 레지스트층(440) 상에 글라스 재질의 보강재(450)가 매립된 구조로 이루어질 수 있다.
상기 코어(410)와 절연재(420)는 레진이나 에폭시 등의 절연재로 구성될 수 있으며, 절연재를 비롯하여 무기필러가 페브릭 크로스 또는 에폭시 크로스 등의 보강재에 함침된 복합 절연재로 구성될 수 있다.
상기 코어(410) 상에는 앞선 실시예와 마찬가지로 내부 회로층(425)이 형성될 수 있고, 내부 회로층(425)을 전기적으로 연결하는 관통홀(411)과 관통홀(411) 내에 충진된 도금층(421)이 형성될 수 있다. 이때, 절연재(420)은 코어(410)의 상, 하부에 적층되는 데, 도 5a의 경우에는 절연재(420)을 적층할 때 절연재(420)의 두께보다 얇은 글라스 재질의 보강재(430)를 매립하여 절연재(420)의 강성이 향상되도록 할 수 있다.
또한, 도 5b의 경우에는 코어(410) 상에 절연재(420)을 적층하고, 절연재(420) 상에 솔더 레지스트층(440)을 형성하기 전에 솔더 레지스트층(440)의 일부를 글라스 재질의 보강재(450)로 형성할 수 있다. 이때, 보강재(430, 450)의 측면은 외부로 노출되지 않도록 하는 것이 바람직하다.
상기와 같은 구성을 가지는 본 실시예들의 인쇄회로기판은 전체적인 실시예에서 글라스 재질로 구성된 코어 또는 보강재가 절연재에 전체적으로 둘러싸여 그 측면이 외부로 노출되지 않도록 함으로써, 외부 충격에 의한 코어나 보강재의 파손이 방지될 수 있다. 또한, 본 실시예들은 도 1 내지 도 5에 도시된 인쇄회로기판으로 제작시 어레이 인쇄회로기판을 단위 인쇄회로기판으로 절단할 때 절단 수단이 글라스 재질의 코어가 직접적으로 접촉하지 않도록 함으로써, 코어에 미세 크랙이나 칩의 비산이 방지될 수 있도록 하며, 본 실시예들에서 코어에 크랙이 방지되도록 하는 제조방법에 대해서는 아래에서 좀 더 자세하게 살펴보기로 한다.
인쇄회로기판 제조방법의 일실시예
도 6 내지 도 17은 본 발명에 따른 인쇄회로기판의 일실시예 제조방법이 도시된 공정 단면도이다.
먼저, 도 6은 본 실시예의 인쇄회로기판 제조시 채용되는 캐리어의 단면도로서, 도시된 바와 같이 본 실시예의 인쇄회로기판 제조방법은 동박 적층판(CCL : Copper Clad Laminates) 형태의 캐리어(10)를 준비할 수 있다.
캐리어(10)는 PPG로 구성된 절연재(11)와, 절연재(11) 상, 하부에 동박(12)이 적층된 동박 적층판으로, 이때, 캐리어(10)는 동박(12) 상에 박판의 구리(Cu) 재질로 구성된 박리층(13)이 더 적층될 수 있다. 박리층(13)은 캐리어(10)의 양면에 형성된 동박(12) 보다 얇은 두께로 적층될 수 있으며, 이 후 공정에서 동박(12)으로부터 분리 가능한 이형층으로 구성될 수 있다.
다음, 도 7과 도 8은 캐리어의 외주면에 절연재와 글라스 시트가 적층된 상태의 단면도로서, 도시된 바와 같이 본 실시예는 캐리어(10) 상에 제1 절연재(21)가 적층될 수 있다. 제1 절연재(21)는 레진이나 에폭시의 수지재에 글라스 크로스(glass cloth)가 혼입된 절연 재질로 구성되어 휨에 대한 소정의 강성을 갖도록 할 수 있다.
제1 절연재(21)는 캐리어(10)의 상면과 하면에 형성된 박리층(13) 상에 적층될 수 있고, 캐리어(10)의 측면을 포함하여 캐리어(10)의 모든 면을 감싸도록 적층될 수도 있다.
상기 제1 절연재(21) 상에는 박판의 글라스 시트(31)가 적층될 수 있다. 글라스 시트(31)는 25㎛ 내지 200㎛의 두께로 적층되는 데, 박판의 글라스 시트(31)가 일정 길이로 재단되어 적층될 수 있고, 슬러리 형태로 제1 절연재(21) 상에 도포되어 경화됨에 의해서 글라스 시트 형태로 적층될 수 있다.
다음으로, 도 9는 글라스 시트에 슬릿이 가공된 상태의 단면도이다. 도시된 바와 같이, 제1 절연재(21) 상에 적층된 글라스 시트(31)에 소정 간격으로 복수의 슬릿(32)을 형성할 수 있다. 복수의 슬릿(32)은 블레이드나 와이어 쏘(wire saw), 레이져 드릴링을 이용한 기계적인 절단 방식에 의해서 가공되거나 에칭에 의한 화학적인 절단 방식에 의해 가공될 수 있다.
상기 복수의 슬릿(32)이 가공된 부위를 좀 더 구체적으로 살펴보면, 도 18에 도시된 바와 같이 댐(33)의 양측으로 복수의 슬릿(32)이 구비되며, 복수의 슬릿(32)은 레이져 드릴링을 이용한 기계적 절단 방식과 에칭 공정을 통한 화학적 절단 방식이 혼용되어 형성될 수 있다. 즉, 레이져를 이용하여 글라스 시트(31)의 소정 위치까지 홈(32a)을 가공하고, 홈 가공 부위에 하프 에칭 공정을 이용하여 슬릿(32)이 형성되도록 할 수 있다.
이는, 글라스 시트(31)에 기계적인 절단 방식으로 슬릿(32)을 가공할 경우에 레이져 조사만으로 슬릿 가공시 슬릿의 폭을 좁게 형성할 수 있고 에칭 공정을 생략할 수 있으나, 정확한 위치에 레이져 조사가 어려울 수 있고 슬릿 사이에 형성된 댐(33)의 폭이 크게 가공됨으로써, 이 후 공정에서 슬릿 사이의 다이싱 가공시 댐(33)의 일부가 절단 부위에 남아 있을 수 있기 때문에 슬릿(32)을 레이져 드릴링에 의한 기계적 절단 방식과 하프 에칭을 통한 화학적 절단 방식을 혼용하는 것이 바람직하다.
여기서, 도 18은 본 실시예의 인쇄회로기판 제조방법에서 글라스 시트에 슬릿 가공시의 단면도이다.
글라스 시트(31)에 형성된 슬릿(32)은 이 후의 절연재과 빌드업층 적층 후 최종적으로 슬릿 형성 부위를 다이싱할 때, 블레이드 등의 절단 수단이 글라스 시트(31)에 직접 접촉되는 것을 방지할 수 있다. 즉, 이 후 공정에서 코어로 전용되는 글라스 시트(31)에 절단 수단의 직접적인 접촉이 방지됨에 의해서 글라스 시트(31)의 측면에 미세 크랙이 발생되지 않도록 하며, 절연재(120)에 의해 글라스 시트(31)의 측면 노출이 방지되도록 할 수 있다. 또한, 상기 슬릿(32)은 댐(33)을 중심으로 양측에 복수의 슬릿(32)으로 가공됨이 바람직하다.
상기 글라스 시트(31)에 슬릿(32)을 형성하는 이유와 슬릿(32)을 복수로 형성하는 이유에 대해서는 이 후 절연재 형성 공정과 단위 인쇄회로기판으로 절단하는 공정에서 좀 더 자세하게 설명하기로 한다.
다음, 도 10은 글라스 시트 상에 제2 절연재를 적층한 상태의 단면도이다.
도시된 바와 같이, 본 실시예는 슬릿(32)에 의해 구분된 글라스 시트(31) 상에 제2 절연재(22)가 적층될 수 있다. 제2 절연재(22)는 제1 절연재(21)와 마찬가지로 강성을 부여하기 위한 글라스 크로스에 레진이나 에폭시 등의 절연성 수지가 함침된 구조로 이루어질 수 있으며, 미립의 무기 필러가 혼입될 수 있다.
제2 절연재(22)는 글라스 시트(31) 상에 적층될 때, 최근 인쇄회로기판의 박형화 추세에 따라 25㎛ 이하의 두께로 형성됨이 바람직하다. 또한, 상기 제2 절연재(22) 상에는 박판의 동박(41)이 형성될 수 있다. 상기 동박(41)은 상기 캐리어(10)에 형성된 박리층(13)과 동일/유사한 두께로 형성될 수 있으며, 이 후 공정에서 회로 형성을 위한 시드층의 역할을 할 수 있다.
여기서, 상기 제2 절연재(22)는 25㎛ 이하의 얇은 두께로 적층됨에 의해서 슬릿(32)을 복수로 형성하여 슬릿(32) 내부에 제2 절연재(22)의 충진률을 향상시킬 수 있다.
즉, 이 전 공정에서 글라스 시트(31)에 슬릿을 형성할 때 댐(33)을 중심으로 양측에 대략 50㎛ 내지 100㎛의 폭을 가지는 복수의 슬릿(32)을 형성하는 데, 댐(33)이 없이 글라스 시트(31)에 50㎛ 내지 100㎛의 단일 슬릿을 형성하게 되면 슬릿 형성 부위를 블레이드에 의해 다이싱할 때 블레이드가 통상 100㎛ 이상의 폭으로 구성됨에 따라 슬릿 부위만을 절단하는 것이 불가능하고, 인접한 글라스 시트(31)의 측면이 접촉되어 손상될 수 있다. 이러한 문제점에 의해서 단일 슬릿으로 가공할 경우에는 글라스 시트(31)의 측면을 감싸는 절연재의 두께를 감안하여 200㎛ 이상의 폭을 갖도록 슬릿을 가공해야 하나, 제2 절연재(22)가 25㎛ 이하로 적층될 경우에는 적층 두께가 비교적 얇기 때문에 200㎛ 이상의 슬릿 내부에 절연재가 미충전되거나 글라스 시트(31) 측면측에 보이드가 발생될 우려가 있다.
따라서, 글라스 시트(31) 사이의 슬릿(32)을 댐(33)을 중심으로 복수로 형성하되, 각 슬릿(32)의 폭이 50㎛ 내지 100㎛로 형성되어 슬릿(32) 내부에 제2 절연재(22)의 완전한 충진이 이루어지도록 함과 아울러 상기 이 후 공정에서 댐(33)을 중심으로 다이싱할 때 글라스 시트(31)의 측면이 블레이드에 접촉하지 않도록 할 수 있다.
한편, 상기 글라스 시트(31) 상에 제2 절연재(22)가 적층되면, 캐리어(10)를 기준으로 양측의 코어기판을 분리할 수 있다. 도 11 내지 도 13은 캐리어(10)에서 분리된 코어기판이 도시된 단면도로서, 도시된 바와 같이 본 실시예는 캐리어(10)로부터 양측으로 코어기판(50)을 분리하고, 각 코어기판(50)에 개별적인 빌드업 공정을 진행할 수 있다.
상기 코어기판(50)은 상기 캐리어(10)의 양측에 적층된 박리층(13)을 통해 분리되며, 상기 박리층(13)과 제2 절연재(22) 상에 형성된 동박(41)은 코어기판(50)의 시드층으로 기능할 수 있다.
또한, 상기 코어기판(50)은 복수의 슬릿(32)에 의해 구분된 글라스 시트(31) 상, 하부에 적층된 제1 절연재(21)와 제2 절연재(22)가 글라스 시트(31)를 감싸는 절연재(120)로 구성되며, 절연재(120) 내에서 글라스 시트(31)가 강성을 가진 코어로 기능할 수 있다. 이 후 공정에서 상기 글라스 시트(31)는 코어(110)로 명명하고, 제1 절연재(21)와 제2 절연재(22)를 포함하여 절연재(120)로 명명하기로 한다.
상기 코어기판(50)은 상기 절연재(120)와 코어(110)를 관통하여 비아홀(51)을 형성할 수 있다. 비아홀(51)은 코어기판(50)의 상부와 하부에서 각각 형성되어 모래시계 형상을 가지며, 레이져 드릴링 또는 CNC 드릴링을 통해 형성될 수 있다.
이 후에, 상기 코어기판(50)에 형성된 비아홀(51)을 비롯한 시드층 상에 도금층(52)을 형성하여 도금층(52)이 충진된 비아(126)를 구성하고, 도금층(52)을 에칭에 의해 패터닝하여 내부 회로층(125)을 형성할 수 있다. 이때, 상기 내부 회로층(125)은 텐팅(tenting) 또는 서브트랙티브(subtractive) 공법 등에 의해서 형성될 수 있으며, 이와 같은 패터닝 공법은 기공지된 기술로 인정되므로 여기서 구체적인 회로층 형성 방법에 대한 기술은 생략하기로 한다.
다음, 도 14와 도 15는 빌드업층과 솔더 레지스트층이 적층된 상태의 단면도로서, 도시된 바와 같이 본 실시예는 코어기판(50)의 상, 하부에 각각 빌드업층(130)을 적층하고, 빌드업층(130)에 비아홀 형성한 후에 상기 비아홀을 비롯한 빌드업층(130) 상에 도금층을 형성할 수 있다. 이때, 도금층 형성 전에 얇은 금속 박막의 시드층을 형성하여 시드층을 기반으로 도금층이 형성되도록 할 수 있으며, 상기 도금층이 에칭되어 외부 회로층(131)으로 구성될 수 있다. 외부 회로층(131)은 상기 내부 회로층(125)과 마찬가지로 텐팅(tenting) 또는 서브트랙티브(subtractive) 공법 등에 의해서 형성될 수 있다. 그리고, 상기 외부 회로층(131)과 내부 회로층(125)은 빌드업층(130)에 형성된 층간 비아(132)를 통해 전기적으로 연결될 수 있다.
한편, 상기 빌드업층(130) 상에는 도 15에 도시된 바와 같이 상기 외부 회로층(131)이 개구를 통해 노출되는 영역을 제외한 영역을 복개하는 솔더 레지스트층(140)이 적층될 수 있다. 솔더 레지스트층(140)은 빌드업층(130)을 구성하는 절연재의 최외층에 형성되며, 외부로 노출되는 외부 회로층(131)을 제외한 영역을 외부 환경으로부터 보호하는 역할을 할 수 있다.
다음으로, 도 16은 빌드업이 완료된 인쇄회로기판에 전자부품이 실장된 상태의 단면도이고, 도 17은 도 16의 어레이 인쇄회로기판이 단위 인쇄회로기판으로 절단된 단면도이다.
도시된 바와 같이, 본 실시예의 인쇄회로기판은 코어기판(50)에 절연재(120)과 빌드업층(130)을 적층 완료 후, 인쇄회로기판의 일면에 전자부품(160)을 솔더링에 의해 실장할 수 있다. 또한, 전자부품(160)이 실장된 면의 반대면에는 솔더볼 등의 접속 수단(150)이 결합될 수 있다. 상기 접속 수단(150)은 본 실시예의 인쇄회로기판(100)이 메인기판 상에 실장될 때 전기적 접속수단으로 기능할 수 있다.
또한, 상기 인쇄회로기판(100)의 상부에는 전자부품(160)의 외주면을 감싸는 몰딩부(170)가 형성될 수 있다. 몰딩부(170)는 에폭시 재질의 EMC 몰딩재가 주로 사용될 수 있으며, 인쇄회로기판(100) 상에 일체로 형성되어 패키지 형태로 구성될 수 있다.
다음, 인쇄회로기판(100)에 전자부품 실장과 몰딩 공정이 완료되면 다이싱 라인(D)을 따라 어레이 형태로 배열된 인쇄회로기판을 단위 인쇄회로기판으로 절단할 수 있다. 인쇄회로기판(100)의 절단은 통상적으로 블레이드 등의 절단 수단(B)을 통해 이루어지게 되며 몰딩부(170)와 인쇄회로기판(100)을 동시에 절단하여 도 17의 단위 인쇄회로기판을 구성하게 된다.
이때, 절단 수단(B)을 이용한 단위 인쇄회로기판 절단시 인쇄회로기판(100)의 코어(110)에 형성된 슬릿(32) 부위를 관통하여 절단하게 되며, 복수의 슬릿(32) 사이에 형성된 댐(33)을 중심으로 절연재(120)이 절단됨에 따라 코어(110)의 측면에 절단 수단(B)인 블레이드가 접촉하지 않도록 한다. 이에 따라 코어(110) 상에는 인쇄회로기판 절단시 발생되는 응력이 전달되지 않게 되어 인쇄회로기판 내부에서 코어(110)의 파단이나 미세 크랙을 방지할 수 있다.
또한, 블레이드의 절단 수단(B)이 슬릿(32) 형성 부위 중 댐(33)을 중심으로 관통됨에 의해서 코어(110)의 측면에 절연재(120)가 복개된 상태로 단위 인쇄회로기판(100)이 절단되어 코어(110)의 측면 노출이 방지될 수 있다.
인쇄회로기판 제조방법의 다른 실시예
도 19 내지 도 30은 본 발명에 따른 인쇄회로기판의 다른 실시예 제조방법이 도시된 공정 단면도이다.
먼저, 도 19는 본 실시예의 인쇄회로기판 제조시 채용되는 캐리어의 단면도이다. 도시된 바와 같이, 본 실시예는 캐리어(10)를 준비할 수 있다. 캐리어(10)는 동박 적층판(CCL : Copper Clad Laminates)으로 구성되고, PPG로 구성된 절연재(11) 상, 하부에 적층된 동박(12) 상에 박리층(13)이 동박(12)보다 얇은 금속 박판으로 적층될 수 있다. 박리층(13)은 이 후 공정에서 동박(12)으로부터 분리 가능한 이형층으로 구성될 수 있다.
다음, 도 20와 도 21은 절연재 상에 글라스 시트가 적층된 상태의 단면도로서, 도시된 바와 같이 본 실시예는 판상의 절연재(21) 상에 글라스 시트(31)가 25㎛ 내지 200㎛의 두께를 가지도록 적층될 수 있다. 상기 절연재(21)는 제1 절연재로 명명할 수 있으며 레진이나 에폭시의 수지재에 글라스 크로스(glass cloth)가 혼입된 절연 재질로 구성되어 휨에 대한 소정의 강성을 갖도록 할 수 있다.
또한, 제1 절연재(21)에 적층된 글라스 시트(31)에 소정 간격으로 복수의 슬릿(32)이 형성될 수 있다. 복수의 슬릿(32)은 상기 일실시예와 마찬가지로 블레이드나 와이어 쏘(wire saw), 레이져 드릴링을 이용한 기계적인 절단 방식에 의해서 가공되거나 에칭에 의한 화학적인 절단 방식에 의해 가공될 수 있으며, 레이져 드릴링을 이용한 기계적 절단 방식과 에칭 공정을 통한 화학적 절단 방식이 혼용되어 형성될 수 있다. 이에 따라 복수의 슬릿(32)은 댐(33)을 중심으로 양측에 복수의 슬릿(32)이 형성될 수 있다. 여기서, 상기 슬릿(32)을 형성하는 이유와 슬릿(32)을 복수로 형성하는 이유는 상기 일실시예의 상세한 설명에서 기재된 바와 동일하고, 그 형성 공정도 동일함에 따라 중복되는 구체적인 설명은 생략하기로 한다.
한편, 도 20과 도 21에서 상기 제1 절연재(21)는 일면에 접착층이 구비된 더미판넬 형태의 필름으로 구성될 수 있다. 상기 필름은 글라스 시트(31)를 지지하는 역할을 하게 되며, 내부에 강성을 가지는 글라스 크로스의 심재가 없는 수지재로 구성될 수 있다. 또한, 일면에 구비된 접착층이 분리 가능한 이형재로 구성되어 상기 글라스 시트(31)가 캐리어(10)에 고정되면 접착층을 통해 제거가 가능할 수 있다.
다음으로, 도 22는 캐리어 상에 제2 절연재가 적층된 상태의 단면도이고, 도 23은 제2 절연재 내에 글라스 시트가 매립된 상태의 단면도이다.
도시된 바와 같이, 본 실시예는 도 19에 도시된 캐리어(10)의 상, 하면에 제2 절연재(22)를 소정 두께로 적층할 수 있다. 제2 절연재(22)는 강성을 부여하기 위한 글라스 크로스에 레진이나 에폭시 등의 절연성 수지가 함침된 구조로 이루어질 수 있으며, 미립의 무기 필러가 혼입될 수 있다.
상기 캐리어(10)에 적층된 제2 절연재(22) 상에는 제1 절연재(21)에 적층된 글라스 시트(31)가 매립되도록 결합될 수 있다. 이때, 제2 절연재(22)의 적층 두께는 글라스 시트(31)가 매립될 때, 글라스 시트(31)의 상면에서 박리층(13)에 이르는 층간 두께(t)가 25㎛ 이하로 유지되도록 함이 바람직하다.
또한, 앞서 언급하였듯이 제1 절연재(21)가 더미판넬 형태의 필름으로 형성될 경우에는 제2 절연재(22)에 글라스 시트(31)를 매립하고 필름을 제거할 수 있다. 이 경우, 제2 절연재(22)와 동일한 재질의 제1 절연재(21)를 적층하는 공정이 더 부가될 수 있다.
이와 같이, 글라스 시트(31)는 캐리어(10)에 적층된 제2 절연재(22)에 매립됨에 의해서 제1 절연재(21)와 제2 절연재(22)로 둘러싸인 구조로 이루어질 수 있다.
그리고, 상기 캐리어(10) 상에 형성된 제1 절연재(21) 상에는 박리층(13)과 동일한 금속 팍판의 동박(41)이 적층될 수 있다. 상기 동박(41)은 시드층으로 기능할 수 있다.
다음으로, 도 24 내지 도 26은 캐리어에서 분리된 코어 기판이 도시된 단면도로서, 본 실시예는 캐리어(10)로부터 양측으로 코어기판(50)을 분리하고, 각 코어기판(50)에 개별적인 빌드업 공정을 진행할 수 있다.
상기 코어기판(50)은 복수의 슬릿(32)에 의해 구분된 글라스 시트(31) 상, 하부에 적층된 제1 절연재(21)와 제2 절연재(22)가 글라스 시트(31)를 감싸는 절연재(120)으로 구성되며, 절연재(120) 내에서 글라스 시트(31)가 강성을 가진 코어로 기능할 수 있다. 이 후 공정에서 상기 글라스 시트(31)는 코어(110)로 명명하고, 제1 절연재(21)와 제2 절연재(22)를 포함하여 절연재(120)로 명명하기로 한다.
상기 코어기판(50)은 상기 절연재(120)와 코어(110)를 관통하여 비아홀(51)을 형성할 수 있다. 비아홀(51)은 코어기판(50)의 상부와 하부에서 각각 형성되어 모래시계 형상을 가지며, 레이져 드릴링 또는 CNC 드릴링을 통해 형성될 수 있다.
이 후에, 상기 코어기판(50)에 형성된 비아홀(51)을 비롯한 시드층 상에 도금층(52)을 형성하고, 도금층(52)을 에칭에 의해 패터닝하여 내부 회로층(125)을 형성할 수 있다. 이때, 상기 내부 회로층(125)은 텐팅(tenting) 또는 서브트랙티브(subtractive) 공법 등에 의해서 형성될 수 있으며, 이와 같은 패터닝 공법은 기공지된 기술로 인정되므로 여기서 구체적인 회로층 형성 방법에 대한 기술은 생략하기로 한다.
다음, 도 27과 도 28는 빌드업층과 솔더 레지스트층이 적층된 상태의 단면도로서, 도시된 바와 같이 본 실시예는 코어기판(50)의 상, 하부에 각각 빌드업층(130)을 적층하고, 빌드업층(130)에 비아홀 형성한 후에 상기 비아홀을 비롯한 빌드업층(130) 상에 도금층(52)을 형성할 수 있다. 이때, 도금층 형성 전에 얇은 금속 박막의 시드층을 형성하여 시드층을 기반으로 도금층이 형성되도록 할 수 있으며, 상기 도금층이 에칭되어 외부 회로층(131)으로 구성될 수 있다. 외부 회로층(131)은 상기 내부 회로층(125)과 마찬가지로 텐팅(tenting) 또는 서브트랙티브(subtractive) 공법 등에 의해서 형성될 수 있다. 그리고, 상기 외부 회로층(131)과 내부 회로층(125)은 빌드업층(130)에 형성된 층간 비아(132)를 통해 전기적으로 연결될 수 있다.
한편, 상기 빌드업층(130) 상에는 도 28에 도시된 바와 같이 상기 외부 회로층(131)이 개구를 통해 노출되는 영역을 제외한 영역을 복개하는 솔더 레지스트층(140)이 적층될 수 있다. 솔더 레지스트층(140)은 빌드업층(130)을 구성하는 절연재의 최외층에 형성되며, 외부로 노출되는 외부 회로층(131)을 제외한 영역을 외부 환경으로부터 보호하는 역할을 할 수 있다.
다음으로, 도 29는 빌드업이 완료된 인쇄회로기판에 전자부품이 실장된 상태의 단면도이고, 도 30은 도 29의 어레이 인쇄회로기판이 단위 인쇄회로기판으로 절단된 단면도이다.
도시된 바와 같이, 본 실시예의 인쇄회로기판은 코어기판(50)에 절연재(120)과 빌드업층(130)을 적층 완료 후, 인쇄회로기판의 일면에 전자부품(160)을 솔더링에 의해 실장할 수 있다. 또한, 전자부품(160)이 실장된 면의 반대면에는 솔더볼 등의 접속 수단(150)이 결합될 수 있다. 상기 접속 수단(150)은 인쇄회로기판(100)이 메인기판 상에 실장될 때 전기적 접속수단으로 기능할 수 있다.
또한, 상기 인쇄회로기판(100)의 상부에는 전자부품(160)의 외주면을 감싸는 몰딩부(170)가 형성될 수 있다. 몰딩부(170)는 에폭시 재질의 EMC 몰딩재가 주로 사용될 수 있으며, 인쇄회로기판(100) 상에 일체로 형성되어 패키지 형태로 구성될 수 있다.
다음, 인쇄회로기판(100)에 전자부품 실장과 몰딩 공정이 완료되면 다이싱 라인(D)을 따라 어레이 형태로 배열된 인쇄회로기판을 단위 인쇄회로기판으로 절단할 수 있다. 인쇄회로기판(100)의 절단은 통상적으로 블레이드 등의 절단 수단(B)을 통해 이루어지게 되며 몰딩부(170)와 인쇄회로기판(100)을 동시에 절단하여 도 30의 단위 인쇄회로기판을 구성하게 된다.
이때, 절단 수단(B)을 이용한 단위 인쇄회로기판 절단시 인쇄회로기판(100)의 코어(110)에 형성된 슬릿(32) 부위를 관통하여 절단하게 되며, 복수의 슬릿(32) 사이에 형성된 댐(33)을 중심으로 절연재(120)이 절단됨에 따라 코어(110)의 측면에 절단 수단(B)인 블레이드가 접촉하지 않도록 한다. 이에 따라 코어(110) 상에는 인쇄회로기판 절단시 발생되는 응력이 전달되지 않게 되어 인쇄회로기판 내부에서 코어(110)의 파단이나 미세 크랙을 방지할 수 있다.
또한, 블레이드의 절단 수단(B)이 슬릿(32) 형성 부위 중 댐(33)을 중심으로 관통됨에 의해서 코어(110)의 측면에 절연재(120)이 복개된 상태로 단위 인쇄회로기판(100)이 절단되어 코어(110)의 측면 노출이 방지될 수 있다.
본 실시예에서 앞서 설명된 인쇄회로기판 제조방법의 일실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.
한편, 이와 같은 인쇄회로기판 제조방법의 실시예들에서 코어로 전용되는 글라스 시트 상에는 미세 패턴의 회로가 형성되어 절연재(120) 상에 적층되거나 매립될 수 있다.
즉, 본 발명에 따른 인쇄회로기판 제조방법의 일실시예에서는 제1 절연재(21)에 글라스 시트(31)를 적층하고 슬릿(32)을 가공하는 단계 이후와 글라스 시트(31) 상에 제2 절연재(22)를 적층하는 단계 이전에, 코어로 전용되는 글라스 시트(31) 상에 회로를 형성할 수 있다.
또한, 본 발명에 따른 인쇄회로기판 제조방법의 다른 실시예에서는 제1 절연재(21)에 적층된 글라스 시트(31)에 슬릿(32)을 가공하는 단계 이후와 캐리어(10) 상에 적층된 제2 절연재(22)에 글라스 시트(31)가 매립되는 단계 이전에 코어로 전용되는 글라스 시트(31) 상에 미세 패턴의 회로를 형성할 수 있다.
상기 회로는 일반적인 회로 형성 공정의 텐팅(tenting) 또는 서브트랙티브(subtractive) 공법 등에 의해 형성될 수 있으며, 필요에 따라 미세회로 외에 인덕터나 캐패시터 또는 레지스터 등의 박형 패턴으로 구성될 수 있다. 따라서, 본 실시예의 인쇄회로기판은 상부에 별도의 수동소자를 내장하지 않고 코어(110) 상에 형성된 박형 패턴에 의해 수동소자를 내장한 기능을 구현할 수 있다.
마지막으로, 도 31은 본 발명의 인쇄회로기판에 채용되는 코어의 측면 형태별 실시예 단면도이다.
도시된 바와 같이, 본 실시예들의 인쇄회로기판에 채용되는 코어(110)는 측면이 상, 하면을 기준으로 그 길이가 동일하거나 서로 다른 길이를 가지도록 형성될 수 있다.
즉, 도 31a와 도 31b와 같이 상, 하부가 동일한 길이를 가지면서 측면이 상, 하면과 직각으로 형성되거나 오목한 형태로 구성될 수 있다. 도 31a와 같이 측면이 상, 하면과 직각으로 형성되는 것은 블레이드 또는 와이어 쏘를 이용하여 가공될 수 있고, 오목한 형상은 에칭에 의한 화학적 가공 방식에 의해 형성될 수 있다.
또한, 도 31c와 도 31d와 같이 상, 하부 길이가 서로 다른 형태는 주로 에칭 또는 레이져 가공을 통해 형성될 수 있다.
이때, 도 31a와 31b와 같은 형태는 인쇄회로기판의 적층 공정 중에 일방향으로 휨이 발생되지 않으며, 도 31c와 도 31d와 같은 형태는 인쇄회로기판의 적층 공정 중에 일방향으로 휨이 발생될 수 있어 코어(110)의 측면 가공 방향에 따라 기판의 휨 방향을 제어할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100. 인쇄회로기판
110. 코어
120. 절연재
130. 빌드업층
140. 솔더 레지스트층
150. 접속 수단
160. 전자부품
170. 몰딩부

Claims (28)

  1. 글라스 재질의 코어;
    상기 코어의 측면을 비롯한 외주면 전체를 감싸는 절연재;
    상기 절연재 상에 형성된 내부 회로층; 및
    상기 코어와 절연재를 관통하여 상기 내부 회로층을 연결하는 비아; 를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연재 상에는 빌드업층이 더 형성된 인쇄회로기판.
  3. 제2항에 있어서,
    상기 인쇄회로기판은,
    상기 빌드업층 상에 패터닝된 외부 회로층;
    상기 빌드업층 상에 상기 외부 회로층의 패턴부가 노출되는 개구를 제외한 영역에 복개되는 솔더 레지스트층;을 더 포함하고,
    상기 외부 회로층은 상기 빌드업층에 형성된 층간 비아를 통해 상기 내부 회로층과 전기적으로 연결되는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 절연재는, 상기 코어 상에서 상기 내부 회로층에 이르는 두께가 25㎛ 이내인 인쇄회로기판.
  5. 제2항에 있어서,
    상기 절연재는, 레진 또는 에폭시의 수지 조성물이 패브릭 크로스(fabric cloth) 또는 글라스 크로스(glass cloth) 중 어느 하나에 함침된 인쇄회로기판.
  6. 제1항에 있어서,
    상기 코어는 일면에 회로가 패터닝된 인쇄회로기판.
  7. 글라스 재질로 구성되며, 관통홀이 형성된 코어;
    상기 코어의 측면을 비롯한 외주면 전체를 감싸고, 상기 관통홀 내벽면에 형성된 절연재; 및
    상기 절연재 상에 형성되며, 상기 관통홀에 전도성 물질로 도금된 비아;를 포함하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 절연재 상에는 빌드업층이 더 형성된 인쇄회로기판.
  9. 제8항에 있어서,
    상기 인쇄회로기판은,
    상기 빌드업층 상에 패터닝된 외부 회로층;
    상기 빌드업층 상에 상기 외부 회로층의 패턴부가 노출되는 개구를 제외한 영역에 복개되는 솔더 레지스트층;을 더 포함하고,
    상기 외부 회로층은 상기 빌드업층에 형성된 층간 비아를 통해 상기 절연재 상에 형성된 내부 회로층과 전기적으로 연결되는 인쇄회로기판.
  10. 제9항에 있어서,
    상기 절연재는, 상기 코어 상에서 상기 내부 회로층에 이르는 두께가 25㎛ 이내인 인쇄회로기판.
  11. 제7항에 있어서,
    상기 코어는, 일면에 회로가 패터닝된 인쇄회로기판.
  12. 제9항에 있어서,
    상기 빌드업층은, 내부에 글라스 재질의 보강재가 삽입되고,
    상기 솔더 레지스트층은 글라스 재질의 보강재가 매립된 인쇄회로기판.
  13. 캐리어를 준비하는 단계;
    상기 캐리어 상에 제1 절연재를 적층하는 단계;
    상기 제1 절연재 상에 글라스 시트를 적층하는 단계;
    상기 글라스 시트 상에 형성된 홈에 의해서 댐을 중심으로 양측에 복수의 슬릿을 형성하는 단계;
    상기 글라스 시트 상에 제2 절연재를 적층하는 단계;
    상기 캐리어 상에서 상기 글라스 시트를 코어로 하는 코어기판을 분리하는 단계;
    상기 코어기판의 코어와 상기 제1 절연재와 제2 절연재를 관통하여 비아홀을 형성하는 단계;
    상기 비아홀과 상기 제1 절연재와 제2 절연재로 이루어진 절연재 상에 도금층을 형성하는 단계;
    상기 도금층의 패터닝에 의해 내부 회로층과 비아를 형성하고, 상기 비아를 통해 상기 내부 회로층을 전기적으로 연결하는 단계; 및
    상기 글라스 시트에 형성된 상기 댐을 경유하는 다이싱 라인을 따라 상기 코어기판을 절단하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  14. 제13항에 있어서,
    상기 글라스 시트에 복수의 슬릿을 형성하는 단계에서,
    상기 글라스 시트 상에 홈을 형성하는 단계; 및
    상기 홈 형성 부위에 에칭에 의해 슬릿을 형성하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  15. 제13항에 있어서,
    상기 글라스 시트 상에 제2 절연재를 적층하는 단계에서,
    상기 제2 절연재가 상기 글라스 시트 상에서 25㎛ 이내의 두께로 적층되고, 상기 복수의 슬릿 내에 상기 제2 절연재가 충진되는 인쇄회로기판의 제조방법.
  16. 제13항에 있어서,
    상기 제2 절연재를 적층하는 단계 이후에,
    상기 제2 절연재 상에 시드층으로 기능하는 동박이 적층되는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  17. 제16항에 있어서,
    상기 절연재 상에 상기 내부 회로층을 형성하는 단계 이후에,
    상기 절연재 상에 외부 회로층이 형성된 빌드업층을 적층하는 단계;
    상기 빌드업층 상에 개구를 통해 상기 외부 회로층이 노출되는 솔더 레지스트층을 적층하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  18. 캐리어를 준비하는 단계;
    글라스 시트가 적층된 제1 절연재를 준비하는 단계;
    상기 글라스 시트 상에 형성된 홈에 의해서 댐을 중심으로 양측에 복수의 슬릿을 형성하는 단계;
    상기 캐리어 상에 제2 절연재를 적층하는 단계;
    상기 제2 절연재 상에 상기 글라스 시트가 적층된 제1 절연재를 적층하되, 상기 제2 절연재 내부로 상기 글라스 시트가 매립되도록 적층하는 단계;
    상기 캐리어 상에서 상기 글라스 시트를 코어로 하는 코어기판을 분리하는 단계;
    상기 코어기판의 코어와 상기 제1 절연재와 제2 절연재를 관통하여 비아홀을 형성하는 단계;
    상기 비아홀과 상기 제1 절연재와 제2 절연재로 이루어진 절연재 상에 도금층을 형성하는 단계;
    상기 도금층의 패터닝에 의해 내부 회로층과 비아를 형성하고, 상기 비아를 통해 상기 내부 회로층을 전기적으로 연결하는 단계; 및
    상기 글라스 시트에 형성된 상기 댐을 경유하는 다이싱 라인을 따라 상기 코어기판을 절단하는 단계;를 포함하는 인쇄회로기판의 제조방법.
  19. 제18항에 있어서,
    상기 글라스 시트에 복수의 슬릿을 형성하는 단계에서,
    상기 글라스 시트 상에 홈을 형성하는 단계; 및
    상기 홈 형성 부위에 에칭에 의해 슬릿을 형성하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  20. 제18항에 있어서,
    상기 제1 절연재 상에 글라스 시트를 적층하는 단계에서,
    상기 제1 절연재는 일면에 접착층이 구비된 필름으로 구성되고,
    상기 제2 절연재 내에 상기 글라스 시트가 매립되게 적층하는 단계 이후에,
    상기 필름을 제거하는 단계; 및
    상기 필름이 제거된 위치에 상기 제2 절연재와 동일한 재질의 제1 절연재를 적층하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  21. 제18항에 있어서,
    상기 제2 절연재 내에 상기 글라스 시트가 매립되게 적층하는 단계에서,
    상기 제2 절연재의 적층 두께가 25㎛ 이내로 적층되고, 상기 복수의 슬릿 내에 상기 제2 절연재가 충진되는 인쇄회로기판의 제조방법.
  22. 제18항에 있어서,
    상기 절연재 상에 상기 내부 회로층을 형성하는 단계 이후에,
    상기 절연재 상에 외부 회로층이 형성된 빌드업층을 적층하는 단계;
    상기 빌드업층 상에 개구를 통해 상기 외부 회로층이 노출되는 솔더 레지스트층을 적층하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  23. 제22항에 있어서,
    상기 솔더 레지스트층을 적층하는 단계 이후에,
    상기 솔더 레지스트층 상에 전자부품을 실장하되, 상기 솔더 레지스트층의 개구에 결합된 솔더볼을 통해 상기 외부 회로층과 전기적으로 접속되도록 실장되는 단계; 및
    상기 전자부품을 포함하여 상기 솔더 레지스트층 상에 몰딩부를 복개하는 단계;를 더 포함하는 인쇄회로기판의 제조방법.
  24. 제18항에 있어서,
    상기 제1 절연재 상에 적층된 상기 글라스 시트에 복수의 슬릿을 형성하는 단계 이후에,
    상기 글라스 시트 상에 회로를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  25. 제24항에 있어서,
    상기 코어는, 상, 하부 길이가 서로 다르게 절단되는 인쇄회로기판의 제조방법.
  26. 제24항에 있어서,
    상기 코어는, 상, 하부 길이가 동일하게 절단되는 인쇄회로기판의 제조방법.
  27. 제1 절연재 상에 글라스 시트를 배치하는 단계;
    상기 글라스 시트에 복수의 슬릿을 형성하는 단계; 및
    상기 글라스 시트에 제2 절연재를 적층하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  28. 제27항에 있어서,
    상기 복수의 슬릿은, 에칭에 의해 형성되는 인쇄회로기판의 제조방법.
KR1020130136274A 2013-11-11 2013-11-11 인쇄회로기판 및 그 제조방법 KR101548816B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130136274A KR101548816B1 (ko) 2013-11-11 2013-11-11 인쇄회로기판 및 그 제조방법
JP2014227818A JP6130344B2 (ja) 2013-11-11 2014-11-10 印刷回路基板
US14/537,998 US10045436B2 (en) 2013-11-11 2014-11-11 Printed circuit board and method of manufacturing the same
JP2017079616A JP6427817B2 (ja) 2013-11-11 2017-04-13 印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130136274A KR101548816B1 (ko) 2013-11-11 2013-11-11 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150054171A KR20150054171A (ko) 2015-05-20
KR101548816B1 true KR101548816B1 (ko) 2015-08-31

Family

ID=53042743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130136274A KR101548816B1 (ko) 2013-11-11 2013-11-11 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US10045436B2 (ko)
JP (2) JP6130344B2 (ko)
KR (1) KR101548816B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052540A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
KR20190085619A (ko) * 2018-01-11 2019-07-19 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
KR102442388B1 (ko) * 2015-10-23 2022-09-14 삼성전기주식회사 패키지기판 및 그 제조방법
KR102450599B1 (ko) * 2016-01-12 2022-10-07 삼성전기주식회사 패키지기판
CN107591385A (zh) * 2016-07-08 2018-01-16 欣兴电子股份有限公司 封装基板及其制造方法
CN108811326B (zh) * 2017-05-04 2020-08-07 北大方正集团有限公司 印刷电路板制作方法及印刷电路板
KR102023425B1 (ko) * 2017-05-15 2019-09-24 주식회사 심텍 캐리어 글래스를 이용한 회로기판 제조 방법
KR101983191B1 (ko) * 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
US20190363039A1 (en) * 2018-05-22 2019-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing process
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
JP7453509B2 (ja) 2020-01-15 2024-03-21 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR102137582B1 (ko) * 2020-03-18 2020-07-24 김규형 내열성 미세 패턴 카메라 모듈용 인쇄 회로 기판 가공장치
US11439008B2 (en) * 2020-08-13 2022-09-06 Qualcomm Incorporated Package with substrate comprising variable thickness solder resist layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726500B2 (ja) * 1997-07-28 2005-12-14 株式会社日立製作所 配線板及びその製造方法並びに無電解めっき方法
KR100736634B1 (ko) 2006-01-19 2007-07-06 삼성전기주식회사 적층판, 인쇄회로기판 및 그 제작방법
KR100747023B1 (ko) * 2006-01-19 2007-08-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581158B2 (ja) 1999-07-30 2010-11-17 富士ゼロックス株式会社 半導体基板の切断方法
JP4548892B2 (ja) * 2000-03-01 2010-09-22 イビデン株式会社 プリント配線板の製造方法
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2005340416A (ja) * 2004-05-26 2005-12-08 Sony Corp 基板の製造方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
US8737085B2 (en) * 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
US8975535B2 (en) * 2009-12-24 2015-03-10 Kyocera Corporation Many-up wiring substrate, wiring substrate, and electronic device
US8546922B2 (en) * 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5827166B2 (ja) * 2012-04-09 2015-12-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6038517B2 (ja) * 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726500B2 (ja) * 1997-07-28 2005-12-14 株式会社日立製作所 配線板及びその製造方法並びに無電解めっき方法
KR100736634B1 (ko) 2006-01-19 2007-07-06 삼성전기주식회사 적층판, 인쇄회로기판 및 그 제작방법
KR100747023B1 (ko) * 2006-01-19 2007-08-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052540A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
KR102456322B1 (ko) * 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
KR20190085619A (ko) * 2018-01-11 2019-07-19 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스
KR102430864B1 (ko) 2018-01-11 2022-08-09 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스

Also Published As

Publication number Publication date
JP2017123497A (ja) 2017-07-13
KR20150054171A (ko) 2015-05-20
JP6427817B2 (ja) 2018-11-28
US20150129293A1 (en) 2015-05-14
JP6130344B2 (ja) 2017-05-17
US10045436B2 (en) 2018-08-07
JP2015095654A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
JP4914474B2 (ja) 多層印刷回路基板の製造方法
KR101452515B1 (ko) 배선기판 및 그 제조방법
JP5068060B2 (ja) 半導体パッケージおよびその製造方法
TW201225770A (en) Printed circuit board and method for manufacturing the same
US8212365B2 (en) Printed wiring board and manufacturing method thereof
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
KR20140081193A (ko) 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
KR20140086824A (ko) 배선 기판의 제조 방법
KR20110030152A (ko) 패키지기판 및 그 제조방법
JP2009146988A (ja) 配線基板の個片化方法およびパッケージ用基板
KR20110104395A (ko) 인쇄회로기판 및 그 제조방법
JP5302920B2 (ja) 多層配線基板の製造方法
KR20140108164A (ko) 배선 기판 및 그 제조 방법
JP2007194617A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101311707B1 (ko) 다이스택 패키지 및 제조 방법
KR101269903B1 (ko) 다이스택 패키지 및 제조 방법
KR102281457B1 (ko) 인쇄회로기판 및 이의 제조방법
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
KR101156924B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5