JP2015095654A - 印刷回路基板及びその製造方法 - Google Patents
印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2015095654A JP2015095654A JP2014227818A JP2014227818A JP2015095654A JP 2015095654 A JP2015095654 A JP 2015095654A JP 2014227818 A JP2014227818 A JP 2014227818A JP 2014227818 A JP2014227818 A JP 2014227818A JP 2015095654 A JP2015095654 A JP 2015095654A
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- layer
- printed circuit
- circuit board
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000011521 glass Substances 0.000 claims abstract description 138
- 239000000463 material Substances 0.000 claims abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 259
- 239000011810 insulating material Substances 0.000 claims description 220
- 238000000034 method Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 46
- 238000005520 cutting process Methods 0.000 claims description 33
- 229910000679 solder Inorganic materials 0.000 claims description 33
- 238000010030 laminating Methods 0.000 claims description 26
- 239000004744 fabric Substances 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 25
- 239000012779 reinforcing material Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 239000011889 copper foil Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 11
- 239000004593 Epoxy Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 239000011342 resin composition Substances 0.000 claims description 7
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract 3
- 239000011162 core material Substances 0.000 description 142
- 238000012545 processing Methods 0.000 description 12
- 238000005553 drilling Methods 0.000 description 10
- 238000005476 soldering Methods 0.000 description 6
- 239000011256 inorganic filler Substances 0.000 description 5
- 229910003475 inorganic filler Inorganic materials 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Engineering (AREA)
- Textile Engineering (AREA)
Abstract
【解決手段】本発明の印刷回路基板100は、ガラス材質のコア110と、このコア110の側面を含んで外周面全体を取り囲む絶縁材120と、この絶縁材120上に形成された内部回路層125と、コア110及び絶縁材120を貫通して該内部回路層125を連結するビア126とを含む。
【選択図】図1
Description
110 コア
120 絶縁材
130 ビルドアップ層
140 ソルダーレジスト層
150 接続手段
160 電子部品
170 モールディング部
Claims (28)
- ガラス材質のコアと、
前記コアの側面を含んで外周面全体を取り囲む絶縁材と、
前記絶縁材上に形成された内部回路層と、
前記コア及び前記絶縁材を貫通して前記内部回路層を連結するビア
とを含む印刷回路基板。 - 前記絶縁材上に、ビルドアップ層がさらに形成される、請求項1に記載の印刷回路基板。
- 前記印刷回路基板は、
前記ビルドアップ層上にパターニングされた外部回路層と、
前記ビルドアップ層上に前記外部回路層のパターン部が露出される開口を除いた領域に覆われるソルダーレジスト層とをさらに含み、
前記外部回路層は、前記ビルドアップ層に形成された層間ビアを介して前記内部回路層と電気的に連結される、請求項2に記載の印刷回路基板。 - 前記絶縁材は、前記コア上から前記内部回路層に達する厚さが25μm以内である、請求項1に記載の印刷回路基板。
- 前記絶縁材は、レジンまたはエポキシの樹脂組成物が、ファブリッククロス及びガラスクロスのうちのいずれか一つに含浸されて構成される、請求項2に記載の印刷回路基板。
- 前記コアは、回路がパターニングされて構成される、請求項1に記載の印刷回路基板。
- ガラス材質で構成され、貫通ホールが形成されたコアと、
前記コアの側面を含んで外周面全体を取り囲み、前記貫通ホールの内壁面に形成された絶縁材と、
前記絶縁材上に形成され、前記貫通ホールに伝導性物質でメッキされたビア
とを含む印刷回路基板。 - 前記絶縁材上に、ビルドアップ層がさらに形成される、請求項7に記載の印刷回路基板。
- 前記印刷回路基板は、
前記ビルドアップ層上にパターニングされた外部回路層と、
前記ビルドアップ層上で、前記外部回路層のパターン部が露出した開口を除いた領域を覆うソルダーレジスト層とをさらに含み、
前記外部回路層は、前記ビルドアップ層に形成された層間ビアを介して、前記内部回路層と電気的に接続される、請求項8に記載の印刷回路基板。 - 前記絶縁材は、前記コア上から前記内部回路層に達するまでの厚さが25μm以内である、請求項7に記載の印刷回路基板。
- 前記コアは、一面に回路がパターニングされて構成される、請求項7に記載の印刷回路基板。
- 前記ビルドアップ層は、内部にガラス材質の補強材が挿入され、
前記ソルダーレジスト層には、ガラス材質の補強材が埋め込まれ、
前記補強材の側面が、前記絶縁材及び前記ソルダーレジスト層によって囲まれる、請求項9に記載の印刷回路基板。 - キャリアを準備するステップと、
前記キャリア上に第1の絶縁材を積層するステップと、
前記第1の絶縁材上にガラスシートを積層するステップと、
前記ガラスシートに形成されたダムを中心に両側に複数のスリットを形成するステップと、
前記ガラスシート上に第2の絶縁材を積層するステップと、
前記キャリア上から前記ガラスシートをコアとするコア基板を分離するステップと、
前記コア基板のコアを貫通してビアホールを形成するステップと、
前記ビアホールと前記第1の絶縁材及び前記第2の絶縁材からなる絶縁材上とに、メッキ層を形成するステップと、
前記メッキ層のパターニングにより内部回路層及びビアを形成し、該ビアを介して前記内部回路層を電気的に連結するステップと、
前記ガラスシートに形成された前記ダムを経由するダイシングラインに沿って前記コア基板を切断するステップ
とを含む、印刷回路基板の製造方法。 - 前記ガラスシートに複数のスリットを形成するステップにて、
前記ガラスシート上に溝を形成するステップと、
前記溝の形成部位に、エッチングによりスリットを形成するステップとを、さらに含む、請求項13に記載の印刷回路基板の製造方法。 - 前記ガラスシート上に第2の絶縁材を積層するステップにて、
前記第2の絶縁材が、前記ガラスシート上で25μm以内の厚さで積層され、前記複数のスリット内に前記第2の絶縁材が充填される、請求項13に記載の印刷回路基板の製造方法。 - 前記第2の絶縁材を積層するステップの後に、
前記第2の絶縁材上にシード層として機能する銅箔を積層するステップをさらに含む、請求項13に記載の印刷回路基板の製造方法。 - 前記絶縁材上に前記内部回路層を形成するステップの後に、
前記絶縁材上に、外部回路層が形成されたビルドアップ層を積層するステップと、
前記ビルドアップ層上に、開口を介して前記外部回路層が露出するソルダーレジスト層を積層するステップとをさらに含む、請求項16に記載の印刷回路基板の製造方法。 - キャリアを準備するステップと、
ガラスシートが積層された第1の絶縁材を準備するステップと、
前記ガラスシートに形成されたダムを中心に両側に複数のスリットを形成するステップと、
前記キャリア上に第2の絶縁材を積層するステップと、
前記第2の絶縁材の内部に前記ガラスシートが埋め込まれるように、前記第2の絶縁材上に、前記ガラスシートが積層された第1の絶縁材を積層するステップと、
前記キャリア上から前記ガラスシートをコアとするコア基板を分離するステップと、
前記コア基板のコアを貫通してビアホールを形成するステップと、
前記ビアホールと前記第1の絶縁材及び前記第2の絶縁材からなる絶縁材上とに、メッキ層を形成するステップと、
前記メッキ層のパターニングにより内部回路層及びビアを形成し、該ビアを介して前記内部回路層を電気的に連結するステップと、
前記ガラスシートに形成された前記ダムを経由するダイシングラインに沿って前記コア基板を切断するステップ
とを含む印刷回路基板の製造方法。 - 前記ガラスシートに複数のスリットを形成するステップにて、
前記ガラスシート上に溝を形成するステップと、
前記溝の形成部位に、エッチングによりスリットを形成するステップとをさらに含む、請求項18に記載の印刷回路基板の製造方法。 - 前記第1の絶縁材上にガラスシートを積層するステップにて、
前記第1の絶縁材は、一面に接着層が設けられたフィルムによって構成され、
前記第2の絶縁材内に前記ガラスシートが埋め込まれるように積層するステップの後に、
前記フィルムを除去するステップと、
前記フィルムの除去された位置に、前記第2の絶縁材と同じ材質の第1の絶縁材を積層するステップとをさらに含む、請求項18に記載の印刷回路基板の製造方法。 - 前記第2の絶縁材内に前記ガラスシートが埋め込まれるように積層するステップにて、
前記第2の絶縁材は厚さ25μm以内に積層され、前記複数のスリット内に前記第2の絶縁材が充填される、請求項18に記載の印刷回路基板の製造方法。 - 前記絶縁材上に前記内部回路層を形成するステップの後に、
前記絶縁材上に、外部回路層が形成されたビルドアップ層を積層するステップと、
前記ビルドアップ層上に、開口を介して前記外部回路層が露出されるソルダーレジスト層を積層するステップとをさらに含む、請求項18に記載の印刷回路基板の製造方法。 - 前記ソルダーレジスト層を積層するステップの後に、
前記ソルダーレジスト層上に電子部品を実装するステップと、
前記電子部品を含んで前記ソルダーレジスト層上にモールディング部を覆うステップとをさらに含む、請求項22に記載の印刷回路基板の製造方法。 - 前記第1の絶縁材上に積層された前記ガラスシートに複数のスリットを形成するステップの後に、
前記ガラスシート上に回路を形成するステップをさらに含む、請求項18に記載の印刷回路基板の製造方法。 - 前記コアは、その上下部の長さを異ならせて切断される、請求項24に記載の印刷回路基板の製造方法。
- 前記コアは、その上下部の長さが等しく切断される、請求項24に記載の印刷回路基板の製造方法。
- 第1の絶縁材上にガラスシートを配置するステップと、
前記ガラスシートにスリットを形成するステップと、
前記ガラスシートに第2の絶縁材を積層するステップ
とを含む、印刷回路基板の製造方法。 - 前記スリットは、エッチングにより形成される、請求項27に記載の印刷回路基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130136274A KR101548816B1 (ko) | 2013-11-11 | 2013-11-11 | 인쇄회로기판 및 그 제조방법 |
KR10-2013-0136274 | 2013-11-11 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017079616A Division JP6427817B2 (ja) | 2013-11-11 | 2017-04-13 | 印刷回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015095654A true JP2015095654A (ja) | 2015-05-18 |
JP6130344B2 JP6130344B2 (ja) | 2017-05-17 |
Family
ID=53042743
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014227818A Active JP6130344B2 (ja) | 2013-11-11 | 2014-11-10 | 印刷回路基板 |
JP2017079616A Active JP6427817B2 (ja) | 2013-11-11 | 2017-04-13 | 印刷回路基板及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017079616A Active JP6427817B2 (ja) | 2013-11-11 | 2017-04-13 | 印刷回路基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10045436B2 (ja) |
JP (2) | JP6130344B2 (ja) |
KR (1) | KR101548816B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017073424A (ja) * | 2015-10-05 | 2017-04-13 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
KR20170084562A (ko) * | 2016-01-12 | 2017-07-20 | 삼성전기주식회사 | 패키지기판 |
JP7453509B2 (ja) | 2020-01-15 | 2024-03-21 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
KR102442388B1 (ko) * | 2015-10-23 | 2022-09-14 | 삼성전기주식회사 | 패키지기판 및 그 제조방법 |
CN107591385A (zh) * | 2016-07-08 | 2018-01-16 | 欣兴电子股份有限公司 | 封装基板及其制造方法 |
CN108811326B (zh) * | 2017-05-04 | 2020-08-07 | 北大方正集团有限公司 | 印刷电路板制作方法及印刷电路板 |
KR102023425B1 (ko) * | 2017-05-15 | 2019-09-24 | 주식회사 심텍 | 캐리어 글래스를 이용한 회로기판 제조 방법 |
KR101983191B1 (ko) * | 2017-07-25 | 2019-05-28 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
KR102456322B1 (ko) * | 2017-11-08 | 2022-10-19 | 삼성전기주식회사 | 기판 스트립 및 이를 포함하는 전자소자 패키지 |
KR102430864B1 (ko) * | 2018-01-11 | 2022-08-09 | 엘지이노텍 주식회사 | 지문 인식 모듈 및 이를 포함하는 전자 디바이스 |
JP7106875B2 (ja) * | 2018-01-30 | 2022-07-27 | 凸版印刷株式会社 | ガラスコアデバイスの製造方法 |
US20190363039A1 (en) * | 2018-05-22 | 2019-11-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and manufacturing process |
CN111199922A (zh) | 2018-11-20 | 2020-05-26 | 奥特斯科技(重庆)有限公司 | 部件承载件及其制造方法 |
KR102137582B1 (ko) * | 2020-03-18 | 2020-07-24 | 김규형 | 내열성 미세 패턴 카메라 모듈용 인쇄 회로 기판 가공장치 |
US11439008B2 (en) * | 2020-08-13 | 2022-09-06 | Qualcomm Incorporated | Package with substrate comprising variable thickness solder resist layer |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244605A (ja) * | 2000-03-01 | 2001-09-07 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2005340416A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 基板の製造方法 |
JP2007266136A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 多層配線基板、半導体装置およびソルダレジスト |
JP2010010329A (ja) * | 2008-06-26 | 2010-01-14 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2010114187A (ja) * | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2012114431A (ja) * | 2010-11-23 | 2012-06-14 | Ibiden Co Ltd | 半導体搭載用基板、半導体装置及び半導体装置の製造方法 |
JP2013219191A (ja) * | 2012-04-09 | 2013-10-24 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2014022465A (ja) * | 2012-07-13 | 2014-02-03 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3726500B2 (ja) * | 1997-07-28 | 2005-12-14 | 株式会社日立製作所 | 配線板及びその製造方法並びに無電解めっき方法 |
JP4581158B2 (ja) | 1999-07-30 | 2010-11-17 | 富士ゼロックス株式会社 | 半導体基板の切断方法 |
JP2001320171A (ja) * | 2000-05-08 | 2001-11-16 | Shinko Electric Ind Co Ltd | 多層配線基板及び半導体装置 |
JP2005159330A (ja) * | 2003-11-05 | 2005-06-16 | Hitachi Chem Co Ltd | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ |
JP4534062B2 (ja) * | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100736634B1 (ko) | 2006-01-19 | 2007-07-06 | 삼성전기주식회사 | 적층판, 인쇄회로기판 및 그 제작방법 |
KR100747023B1 (ko) * | 2006-01-19 | 2007-08-07 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제작방법 |
EP2031946A4 (en) * | 2006-05-24 | 2011-07-13 | Dainippon Printing Co Ltd | PCB WITH AN INTEGRATED COMPONENT AND METHOD FOR PRODUCING A PCB WITH AN INTEGRATED COMPONENT |
JP2009147263A (ja) * | 2007-12-18 | 2009-07-02 | Shinko Electric Ind Co Ltd | 配線基板およびその製造方法 |
WO2011078349A1 (ja) * | 2009-12-24 | 2011-06-30 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
US8546922B2 (en) * | 2010-09-30 | 2013-10-01 | Ibiden Co., Ltd. | Wiring board |
US8772646B2 (en) * | 2011-03-29 | 2014-07-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
-
2013
- 2013-11-11 KR KR1020130136274A patent/KR101548816B1/ko active IP Right Grant
-
2014
- 2014-11-10 JP JP2014227818A patent/JP6130344B2/ja active Active
- 2014-11-11 US US14/537,998 patent/US10045436B2/en active Active
-
2017
- 2017-04-13 JP JP2017079616A patent/JP6427817B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244605A (ja) * | 2000-03-01 | 2001-09-07 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2005340416A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 基板の製造方法 |
JP2007266136A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 多層配線基板、半導体装置およびソルダレジスト |
JP2010010329A (ja) * | 2008-06-26 | 2010-01-14 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2010114187A (ja) * | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2012114431A (ja) * | 2010-11-23 | 2012-06-14 | Ibiden Co Ltd | 半導体搭載用基板、半導体装置及び半導体装置の製造方法 |
JP2013219191A (ja) * | 2012-04-09 | 2013-10-24 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2014022465A (ja) * | 2012-07-13 | 2014-02-03 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017073424A (ja) * | 2015-10-05 | 2017-04-13 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
KR20170084562A (ko) * | 2016-01-12 | 2017-07-20 | 삼성전기주식회사 | 패키지기판 |
JP2017126739A (ja) * | 2016-01-12 | 2017-07-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | パッケージ基板 |
KR102450599B1 (ko) | 2016-01-12 | 2022-10-07 | 삼성전기주식회사 | 패키지기판 |
JP7453509B2 (ja) | 2020-01-15 | 2024-03-21 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6130344B2 (ja) | 2017-05-17 |
KR20150054171A (ko) | 2015-05-20 |
KR101548816B1 (ko) | 2015-08-31 |
US20150129293A1 (en) | 2015-05-14 |
US10045436B2 (en) | 2018-08-07 |
JP2017123497A (ja) | 2017-07-13 |
JP6427817B2 (ja) | 2018-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6427817B2 (ja) | 印刷回路基板及びその製造方法 | |
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
JP5826532B2 (ja) | 半導体装置及びその製造方法 | |
JP5607086B2 (ja) | 半導体パッケージの製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
US9951434B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
JP2006049424A (ja) | 電子部品内蔵基板およびその製造方法 | |
US10674604B2 (en) | Printed wiring board and method for manufacturing the same | |
JP5068060B2 (ja) | 半導体パッケージおよびその製造方法 | |
US20150014020A1 (en) | Wiring substrate and method for manufacturing the same | |
JP2011119502A (ja) | 半導体パッケージとその製造方法 | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JPWO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP2016201424A (ja) | プリント配線板およびその製造方法 | |
KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
JP2018022824A (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
JP6378616B2 (ja) | 電子部品内蔵プリント配線板 | |
JP2007288055A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2016048768A (ja) | 配線板及び半導体装置の製造方法 | |
KR20090123032A (ko) | 반도체 칩 내장형 인쇄회로기판 제조 방법 | |
JP6195514B2 (ja) | 配線基板およびその製造方法 | |
KR101311707B1 (ko) | 다이스택 패키지 및 제조 방법 | |
KR101269903B1 (ko) | 다이스택 패키지 및 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6130344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |