JP2015095654A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2015095654A
JP2015095654A JP2014227818A JP2014227818A JP2015095654A JP 2015095654 A JP2015095654 A JP 2015095654A JP 2014227818 A JP2014227818 A JP 2014227818A JP 2014227818 A JP2014227818 A JP 2014227818A JP 2015095654 A JP2015095654 A JP 2015095654A
Authority
JP
Japan
Prior art keywords
insulating material
layer
printed circuit
circuit board
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014227818A
Other languages
English (en)
Other versions
JP6130344B2 (ja
Inventor
チョ・スク・ヒョン
Suk Hyeon Cho
ナム・ヒョ・スン
Hyo Seung Nam
イ・ヨン・サム
Yong Sam Lee
アン・ソク・ファン
Seok Hwan Ahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015095654A publication Critical patent/JP2015095654A/ja
Application granted granted Critical
Publication of JP6130344B2 publication Critical patent/JP6130344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Textile Engineering (AREA)

Abstract

【課題】印刷回路基板の側面へのコアの露出を防止すると共に、印刷回路基板の製作時にパネル上で単位印刷回路基板に個片化される時、コアの内部割れを防止することができる、印刷回路基板及びその製造方法を提供する。
【解決手段】本発明の印刷回路基板100は、ガラス材質のコア110と、このコア110の側面を含んで外周面全体を取り囲む絶縁材120と、この絶縁材120上に形成された内部回路層125と、コア110及び絶縁材120を貫通して該内部回路層125を連結するビア126とを含む。
【選択図】図1

Description

本発明は、印刷回路基板及びその製造方法に関し、特に、コアの側面露出が防止される印刷回路基板及びその製造方法に関する。
最近、携帯用機器の厚さがますます薄くなるにつれ、その内部に装着される電子部品が薄型化され、また多数の電子部品が実装される基板も薄板に製作され、内部の部品の厚さを全体として減らす努力が行われている。
特に、多数の電子部品が実装される基板は、薄板に製作される場合、基板製造工程または電子部品の実装時におけるリフロー工程などにおいて高温にさらされ、高温における加工や冷却を繰り返すので、材質の特性により、凹状または凸状に反りが発生するという不都合がある。
このような基板の反りを防止するために、基板の製造工程中に使われる原資材の剛性を高め、リフロー工程時に熱膨張係数(CTE)の差による反りを改善するため、原資材の熱膨張係数の差を減少させているが、これに関する技術の開発がより一層必要なのが実情である。
また、基板の製造工程中において、物理的な構造の改善により反りを防止するための方法として、基板のコア材に対する剛性を高めるため、基板内部に金属性補強材またはガラスシート(glass sheet)を挿入するものがある。しかしながら、これらの材料は、金属性コアやガラスコアの剛性が高いため、貫通ホールやビアの加工が難しくなる。また、反りを防止した印刷回路基板が製作されても、印刷回路基板の切断時に、該印刷回路基板の側面へコア材が露出してしまうことがある。
特開2001-044141号公報
また、ガラスシートをコア材として用いる場合、該コア材を貫通するビアホールを形成し、ストリップ形態の基板を製作した後に、単位基板に個片化して製品化することができる。このとき、ブレードまたはワイヤーソーなどの切断手段がガラスシートを貫通して、該切断面で微細割れやチッピングが発生する恐れがある。また、該微細割れが熱加工時において、ガラスシートの内部割れに進む恐れもある。
従って、本発明は上記の問題点に鑑みて成されたものであって、印刷回路基板の側面へのコアの露出を防止することができる、印刷回路基板を提供することに、その目的がある。
また、本発明の他の目的は、印刷回路基板の製作時にパネル上で単位印刷回路基板に個片化される時、コアの内部割れを防止することができる、印刷回路基板の製造方法を提供することにある。
上記目的を解決するために、本発明の一実施形態によれば、ガラス材質のコアと、前記コアの側面を含んで外周面全体を取り囲む絶縁材と、前記絶縁材上に形成された内部回路層と、前記コア及び前記絶縁材を貫通して前記内部回路層を連結するビアと、を含む印刷回路基板が提供される。
前記絶縁材上には、ビルドアップ層がさらに形成され、前記ビルドアップ層上にパターニングされた外部回路層と、前記ビルドアップ層上に前記外部回路層のパターン部が露出される開口を除いた領域に覆われるソルダーレジスト層とをさらに含み、前記外部回路層は、前記ビルドアップ層に形成された層間ビアを介して前記内部回路層と電気的に連結される。
前記絶縁材は、前記コア上において前記内部回路層に達する厚さが25μm以内であり、前記絶縁材は、レジンまたはエポキシの樹脂組成物がファブリッククロス(fabric cloth)またはガラスクロス(glass cloth)のうちのいずれか一つに含浸される。
また、上記目的を解決するために、本発明の他の実施形態によれば、ガラス材質で構成され、貫通ホールが形成されたコアと、前記コアの側面を含んで外周面全体を取り囲み、前記貫通ホールの内壁面に形成された絶縁材と、前記絶縁材上に形成され、前記貫通ホールに伝導性物質にメッキされたビアと、を含む印刷回路基板が提供される。
前記コアには、回路がパターニングされ、前記絶縁材上にはビルドアップ層がさらに形成され、前記ビルドアップ層上にパターニングされた外部回路層と、前記ビルドアップ層上で、前記外部回路層のパターン部が露出する開口を除いた領域を覆うソルダーレジスト層と、をさらに含み、前記外部回路層は、前記ビルドアップ層に形成された層間ビアを通じて前記内部回路層と電気的に接続される。
前記絶縁材は、前記コア上で前記内部回路層に達する厚さが25μm以内である。
また、前記ビルドアップ層は、内部にガラス材質の補強材が挿入され、前記ソルダーレジスト層はガラス材質の補強材が埋め込まれ、前記補強材の側面が前記絶縁材と前記ソルダーレジスト層とによって囲まれた構造である。
また、上記の目的を解決するために、本発明のさらに他の実施形態によれば、キャリアを準備するステップと、前記キャリア上に第1の絶縁材を積層するステップと、前記第1の絶縁材上にガラスシートを積層するステップと、前記ガラスシートに形成されたダムを中心に両側に複数のスリットを形成するステップと、前記ガラスシート上に第2の絶縁材を積層するステップと、前記キャリア上で前記ガラスシートをコアとするコア基板を分離するステップと、前記コア基板のコアを貫通してビアホールを形成するステップと、前記ビアホールと前記第1の絶縁材及び第2の絶縁材からなる絶縁材上とにメッキ層を形成するステップと、前記メッキ層のパターニングにより内部回路層とビアとを形成し、前記ビアを介して、前記内部回路層を電気的に接続するステップと、前記ガラスシートに形成された前記ダムを経由するダイシングラインに沿って、前記コア基板を切断するステップと、を含む印刷回路基板の製造方法が提供される。
また、上記目的を解決するために、本発明のさらに他の実施形態によれば、キャリアを準備するステップと、ガラスシートが積層された第1の絶縁材を準備するステップと、前記ガラスシートに形成されたダムを中心に両側に複数のスリットを形成するステップと、前記キャリア上に第2の絶縁材を積層するステップと、前記第2の絶縁材の内部に前記ガラスシートが埋め込まれるように、前記第2の絶縁材上に前記ガラスシートが積層された第1の絶縁材を積層するステップと、前記キャリア上で前記ガラスシートをコアとするコア基板を分離するステップと、前記コア基板のコアを貫通してビアホールを形成するステップと、前記ビアホールと前記第1の絶縁材及び第2の絶縁材からなる絶縁材上とにメッキ層を形成するステップと、前記メッキ層のパターニングにより内部回路層とビアとを形成し、前記ビアを介して前記内部回路層を電気的に接続するステップと、前記ガラスシートに形成された前記ダムを経由するダイシングラインに沿って、前記コア基板を切断するステップと、を含む印刷回路基板の製造方法が提供される。
前述のように、本発明によれば、単位印刷回路基板に個片化される時、コアに形成されたスリット部位をダイシングラインに沿って切断し、該コアの切断側面に直接切断手段が接触しないようにすることで、該コア上に、切断時に発生する応力が伝達されることを防止し、印刷回路基板の内部においてコアの破断や微細割れの発生を防止できるという効果を奏する。
また、本発明によれば、切断手段がコアのスリット形成部位におけるダムを中心に貫通することによって、該コアの側面に絶縁材が覆われた状態で、単位印刷回路基板に個片化される際、コアの側面が外部に露出することを防止できる効果を奏する。
本発明の一実施形態による印刷回路基板の断面図である。 本発明の一実施形態による印刷回路基板の斜視図である。 本発明の他の実施形態による印刷回路基板の断面図である。 本発明の他の実施形態による印刷回路基板の断面図である。 本発明の他の実施形態による印刷回路基板の斜視図であって、補強材が絶縁材に埋め込まれた状態を示す図である。 本発明の他の実施形態による印刷回路基板の斜視図であって、補強材がソルダーレジスト層に埋め込まれた状態を示す図である。 本発明のさらに他の実施形態による印刷回路基板の製造方法を示す工程断面図であって、印刷回路基板の製造時に採用されるキャリアの断面図である。 同じく、キャリアの外周面に絶縁材及びガラスシートが積層された状態を示し断面図である。 同じく、キャリアの外周面に絶縁材及びガラスシートが積層された状態を示し断面図である。 同じく、ガラスシートにスリットが加工された状態を示す断面図である。 同じく、ガラスシート上に第2の絶縁材を積層した状態を示す断面図である。 同じく、キャリアから分離されたコア基板を示す断面図である。 同じく、キャリアから分離されたコア基板を示す断面図である。 同じく、キャリアから分離されたコア基板を示す断面図である。 同じく、ビルドアップ層とソルダーレジスト層とが積層された状態を示す断面図である。 同じく、ビルドアップ層とソルダーレジスト層とが積層された状態を示す断面図である。 同じく、ビルドアップが完了した印刷回路基板に電子部品が実装された状態を示す断面図である。 、図16のアレイ印刷回路基板が単位印刷回路基板に個片化された状態を示す断面図である。 本実施形態の印刷回路基板の製造方法において、ガラスシートにスリット加工が行われた状態を示す断面図である。 本発明のさらに他の実施形態による印刷回路基板の製造方法を示す工程断面図であって、印刷回路基板の製造時に採用されるキャリアの断面図である。 同じく、絶縁材上にガラスシートが積層された状態を示す断面図である。 同じく、絶縁材上にガラスシートが積層された状態を示す断面図である。 同じく、キャリア上に第2の絶縁材が積層された状態を示す断面図である。 同じく、第2の絶縁材内にガラスシートが埋め込まれた状態を示す断面図である。 同じく、キャリアから分離されたコア基板を示す断面図である。 同じく、キャリアから分離されたコア基板を示す断面図である。 同じく、キャリアから分離されたコア基板を示す断面図である。 同じく、ビルドアップ層とソルダーレジスト層とが積層された状態を示す断面図である。 同じく、ビルドアップ層とソルダーレジスト層とが積層された状態を示す断面図である。 同じく、ビルドアップが完了した印刷回路基板に電子部品が実装された状態を示す断面図である。 図29のアレイ印刷回路基板が単位印刷回路基板に個片化された状態を示す断面図である。 本発明の印刷回路基板に採用されるコアの側面の第1形態を示す断面図である。 その側面の第2形態を示す断面図である。 その側面の第3形態を示す断面図である。 その側面の第4形態を示す断面図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」 とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。
図1は、本発明の一実施形態による印刷回路基板の断面図であり、図2は、その斜視図である。
図1及び図2に示すように、本発明による印刷回路基板100は、ガラス材質のコア110と、コア110の側面及び上下面を取り囲む絶縁材120と、前記絶縁材120上に形成された内部回路層125と、内部回路層125間を連結するビア126とで構成される。
また、前記絶縁材120上には、ビルドアップ層130がさらに形成される。このビルドアップ層130上には、内部回路層126と電気的に連結される外部回路層131がパターニングされる。前記コア110の側面を取り囲む絶縁材120を第1の絶縁層とすると、ビルドアップ層130は第2の絶縁層と称すことにする。前記ビルドアップ層130に形成された外部回路層131は、内部回路層125と層間ビア132を介して、電気的に連結される。
ビルドアップ層130上には、印刷回路基板の最外層を保護することができるソルダーレジスト層140が覆われる。ソルダーレジスト層140の開口を通じて外部回路層131のパターン部が外側へと露出される。
ビルドアップ層130は、第2の絶縁層としての絶縁層に加えて、印刷回路基板の使用目的に応じた設計仕様によって、第3の絶縁層及び第4の絶縁層などの複数の絶縁層によって構成されてもよい。従って、本実施形態の印刷回路基板100は、ビルドアップ層130の積層数に応じて多層印刷回路基板として構成することができる。
一方、印刷回路基板100の中央部を構成するコア110は、ガラスシートによって構成される。コア110を構成するガラスシートは、25μm〜200μmの厚さで形成される。このため、ガラス材質の剛性によって、コア110の上下部に絶縁材120とビルドアップ層130との積層加工時に反り(warpage)が一定角度以上に発生することを防止することができる。
詳しくは、印刷回路基板100のコア110を、絶縁材120及びビルドアップ層130と同じまたは類似のレジンやエポキシなどの樹脂組成物で構成する場合、印刷回路基板の積層工程時に加えられる熱及び圧力によって、凹方向または凸方向に過度な反りが生ずることになる。これを防止するために、コア110を構成する樹脂組成物には、主に無機フィラーとファブリッククロス(fabric cloth)またはガラスクロス(glass cloth)を含浸させ、剛性(modulus)を増加させることによって、反りを防止するようにしている。
しかし、本実施形態の印刷回路基板100は、コア110の熱膨張係数(CTE)を低減して剛性をより増加させるために、ガラス材質のコア110が適用されて、絶縁材の積層加工時に、反りの発生を顕著に低下させることができる。ガラス材質のコア110が樹脂組成物に比べて薄型化が可能であると共に、十分な剛性及び低い熱膨張係数(CTE)を有することができるため、印刷回路基板の製造工程時に反りを防止しながら、薄い印刷回路基板を製作することができる。
前記コア110の外周面には、絶縁材120が積層される。絶縁材120は、コア110の側面及び上下面を含んで外周面全体を取り囲み、所定の厚さ、望ましくは25μm以内の薄い厚さで形成される。
また、絶縁材120は基本的にレジンやエポキシの樹脂組成物によって設けられ、ファブリッククロスまたはガラスクロスに樹脂組成物が含浸された構造を有する。また、剛性をより一層付加するため、ナノワイヤーなどの無機フィラーがさらに含まれてもよい。
このように、コア110の外周面全体を絶縁材120が取り囲むことによって、コア110が絶縁材120の外部へと露出することを防止できる。コア110の外周面において、特に側面を、絶縁材120の外部へ露出させないため、コア110の側面を予め切断し、該切断された位置に絶縁材120を充填し、絶縁材120をダイシングして、コア110が絶縁材120の外側へ露出しないようにできる。即ち、コア110の側面に切断手段を接触させないことにより、ガラス材質のコア110の側面に、微細な割れやチッピングが発生することが防止できる。これについては、他の実施形態による印刷回路基板の製造方法の説明において詳記することにする。
前記絶縁材120上には、内部回路層125が形成される。絶縁材120上に形成された内部回路層125は、絶縁材120及びコア110を貫通するビア126を通じて電気的に連結される。前記ビア126は、絶縁材120の上下部で、それぞれビアホールが加工され、貫通ホールの形態に構成される。内部回路層125の形成のためのメッキ層の形成時に、ビアホールの内部にメッキ層が充填されて電気的連結手段として用いることができる。
また、前記絶縁材120上には、ビルドアップ層130がさらに形成される。ビルドアップ層130は、絶縁材120と同様に、樹脂組成物がファブリッククロスまたはガラスクロスに含浸された構造を有し、絶縁材120と同じ厚さまたは絶縁材120より厚く形成される。また、ビルドアップ層130上には、絶縁材120と同様に、外部回路層131が形成される。外部回路層131は、ビルドアップ層130を貫通して形成された層間ビア132を介して、絶縁材120上に設けられた内部回路層125と電気的に連結される。
ビルドアップ層130は前述のように、複数の絶縁層で構成される。前記絶縁材120を第1の絶縁層とすると、ビルドアップ層130が第2の絶縁層として構成される。印刷回路基板の回路パターン設計によって、第2の絶縁層上に第3の絶縁層、第4の絶縁層などが順次積層される複数の絶縁層で構成されてもよい。また、前記ビルドアップ層130が複数の絶縁層で構成される場合、内部回路層125及び層間ビア132を通じて電気的に連結される外部回路層131が、ビルドアップ層130を構成する各絶縁層上にパターニングされてもよい。
ビルドアップ層130が形成された印刷回路基板100の最外層には、ソルダーレジスト層140が形成され、開口を通じる外部回路層131の露出領域を除いた領域に覆われて、印刷回路基板100の外層表面が保護されるようにすることができる。
このように構成された本実施形態の印刷回路基板100は、上面に半導体チップまたはICなどの能動素子が実装されてもよく、MCCCまたはLTCCなどの受動素子を含む電子部品160が選択的に実装されてもよい。また、能動素子及び受動素子の両方が共に実装されてもよい。この場合、各素子が積層構造で実装されてもよく、並んで実装されてもよい。前記印刷回路基板100の上部には、電子部品160を取り囲んで外部から保護するためのモールディング部170が設けられる。
印刷回路基板100の下部には、ソルダーボールを含む接続手段150が取り付けられ、外部機器との電気的接続が行われるようになる。
図3は、本発明による他の実施形態による印刷回路基板の断面図である。
同図のように、本実施形態の印刷回路基板200は、ガラス材質のコア110と、このコア110の外周面を取り囲む絶縁材120とで構成される。前記絶縁材120上に形成された内部回路層125を電気的に連結する貫通ホール111がコア110に形成される。貫通ホール111に充填されたメッキ層127を介して、内部回路層125が電気的に連結される。
貫通ホール111の内部には、内部回路層125を電気的に連結するメッキ層127が充填される。貫通ホール111の内壁面にメッキ層127が直接接触することなく、絶縁材128が介在して充填されてもよい。
これは、メッキ層127充填のための貫通ホール111の形成時に、ガラス材質のコア110において内部割れを防止するためである。詳しくは、コア110の側面をはじめて外周面全体を取り囲むように絶縁材120を形成し、該絶縁材120の上下部において、図1に示すように貫通ホール111を形成すると、貫通ホール111の加工部位においてガラス材質の特性上、割れが発生することがある。
このようなコア110の割れを防止するために、コア110に絶縁材120を積層する前に、スリット形態の貫通ホール111を予め形成し、絶縁材120がコア110の外周面全体を取り囲むように積層する。絶縁材120の積層前に、コア110に形成される貫通ホール111は、前記コア110の側面加工時に同時に加工されてもよい。前記コア110の側面及び貫通ホール111は、エッチング加工、またはレーザー加工及びエッチング加工を順次施して加工されてもよい。コア110の加工方式については、後述する印刷回路基板の製造方法の説明において詳細に説明することにする。
また、本実施形態の印刷回路基板200は、コア110の側面を含んで外周面全体を取り囲む絶縁材120の形成時に、コア110に予め形成された貫通ホール111の内部にも絶縁材が充填される。貫通ホール111の内部に充填された絶縁材は、ドリリングまたはレーザー加工によって除去される。絶縁材の除去された貫通ホール111の内部に、メッキ層127が充填され、内部回路層125の電気的連結手段として用いられることができる。
貫通ホール111内に充填された絶縁材は、貫通ホール111の内壁面に所定の厚さで残存するように加工されることが望ましく、貫通ホール111の内部に充填されるメッキ層127は内壁面に残存した絶縁材と密着して充填されてもよい。
従って、本実施形態の印刷回路基板200は、コア110を取り囲んでいる絶縁材120上で貫通ホール111を加工する時、絶縁材120を経由する物理的な切断手段がコア110に接触しないため、コア110の内部割れの発生を防止することができる。
前記絶縁材120上には、図1の実施形態と同様に、ビルドアップ層130とソルダーレジスト層140とが順次積層される。本実施形態において、前述の実施形態における構成要素と同一または対応する部材または部品については、同一または対応する参照符号を付し、重複する説明を省略する。
図4は、本発明のさらに他の実施形態による印刷回路基板の断面図である。同図のように、本実施形態の印刷回路基板300は、ガラス材質のコア110の一面に微細パターンの回路112が形成される。
本実施形態の印刷回路基板300は、ガラス材質からなり、一面に微細パターンの回路112が形成されたコア110と、このコア110の側面を含んで外周面全体を取り囲む絶縁材120と、この絶縁材120上に形成されたビルドアップ層130と、このビルドアップ層130の最外層で覆われるソルダーレジスト層140とで構成される。前記絶縁材120とビルドアップ層130には、それぞれ内部回路層125と外部回路層131が設けられる。内部回路層と外部回路層とは、ビルドアップ層130に形成された層間ビア132を介して電気的に連結される。
また、前記内部回路層125は、絶縁材120及びコア110を貫通して形成されたビア126を介して電気的に連結される。
前記コア110に形成された微細パターンの回路132は、一般的な回路パターンによって構成される。この回路パターン以外にも、薄型のインダクターやキャパシタ、またはレジスタがパターニングされ構成されてもよい。この場合、前記回路112は絶縁材120に形成された内部回路層125及びビアを介して電気的に連結され、ビアの形成された絶縁材120は高誘電定数を有する絶縁材が塗布されて形成されてもよい。高誘電定数を有する絶縁材には、主にシリコンやカーバイドまたはシリコン窒化物{ちっかぶつ}のうちのいずれか一つが挙げられる。
本実施形態の印刷回路基板において、前述の実施形態における構成要素と同一または対応する部材または部品については、同一または対応する参照符号を付し、重複する説明を省略する。
図1〜図4で説明された実施形態以外に、図5に示すような実施形態の印刷回路基板を製作することができる。図5は、本発明のさらに他の実施形態による印刷回路基板の斜視図であって、(a)は補強材が絶縁材に埋め込まれた形態を示し、Bは補強材がソルダーレジスト層に埋め込まれた形態を示す。
図5に示すように、本実施形態の印刷回路基板400において、コア410上に積層される絶縁材420上に、ガラス材質の補強材430が挿入される。また、印刷回路基板400の最外層を構成するソルダーレジスト層440上に、ガラス材質の補強材450が埋め込まれている。
前記コア410及び絶縁材420は、レジンやエポキシなどの絶縁材によって構成されてもよい。絶縁材を含む無機フィラーが、ファブリッククロスまたはエポキシクロスなどの補強材に含浸された複合絶縁材によって構成されてもよい。
前記コア410上には、前述の実施形態と同様に、内部回路層425と、この内部回路層425を電気的に連結する貫通ホール411と、この貫通ホール411内に充填されたメッキ層421が形成される。絶縁材420は、コア410の上下部に積層される。図5(a)では、絶縁材420を積層する時、絶縁材420の厚さより薄いガラス材質の補強材430を埋め込んで絶縁材420の剛性が向上するようにする。
また、図5Bでは、コア410上に絶縁材420を積層し、この絶縁材420上にソルダーレジスト層440を形成する前に、ソルダーレジスト層440の一部をガラス材質の補強材450で形成する。この場合、補強材430、450の側面は外部に露出しないようにすることが望ましい。
前述のような構成を有する本実施形態の印刷回路基板は、全実施形態においてガラス材質で構成されたコアまたは補強材が絶縁材によって全体として囲まれて、その側面が外部に露出しないようにすることによって、外部衝撃によるコアや補強材の破損を防止できる。また、本実施形態においては、図1〜図5に示された印刷回路基板の製作の際に、アレイ印刷回路基板を単位印刷回路基板に個片化する時、切断手段がガラス材質のコアが直接接触しないようにして、コアに微細割れやチップの飛散を防止することができる。本実施形態において、コアへの割れの発生を防止するための製造方法については、後述する。
図6〜図17は各々、本発明のさらに他の実施形態による印刷回路基板の製造方法を示す断面図である。
図6は、本実施形態の印刷回路基板の製造時に採用されるキャリアの断面図である。まず、同図のように、本実施形態の印刷回路基板の製造方法では、銅箔積層板(CCL:Copper Clad Laminates)形態のキャリア10を準備する。
キャリア10は、PPGで構成された絶縁材11と、この絶縁材11の上下部に積層された銅箔12とで構成される銅箔積層板である。また、キャリア10では、銅箔12上に薄板の銅(Cu)からなる剥離層13がさらに積層される。この剥離層13はキャリア10の両面に形成された銅箔12より薄い厚さで積層され、後続の工程によって銅箔12から分離可能な離型層として構成され得る。
図7及び図8は各々、キャリアの外周面に絶縁材とガラスシートとが積層された状態を示す断面図である。同図のように、本実施形態は、キャリア10上に第1の絶縁材21が積層される。この第1の絶縁材21は、レジンやエポキシの樹脂材にガラスクロスが混入された絶縁材質によって構成され、反りに対して所定の剛性を有する。
第1の絶縁材21は、キャリア10の上面及び下面に形成された剥離層13上に積層される。また、キャリア10の側面を含んでキャリア10の全面を取り囲むように積層されてもよい。
前記第1の絶縁材21上には、薄板のガラスシート31が積層される。ガラスシート31は、25μm〜200μmの厚さで積層される。薄板のガラスシート31は一定の長さに切断されて積層されてもよく、スラリー形態で第1の絶縁材21上に塗布、硬化することによってガラスシート状に積層されてもよい。
図9は、ガラスシートにスリットが加工された状態を示す断面図である。同図のように、第1の絶縁材21上に積層されたガラスシート31に、所定間隔をおいて複数のスリット32が形成される。複数のスリット32は、ブレードやワイヤーソー、レーザードリリングを用いた機械的な切断方式によって加工されてもよく、エッチングによる化学的な切断方式によって加工されてもよい。
前記複数のスリット32が加工された部位についてより詳しく説明する。図18に示すように、ダム33の両側に複数のスリット32が設けられる。これらの複数のスリット32は、レーザードリリングを用いた機械的切断方式とエッチング工程による化学的切断方式との両方によって形成されてもよい。即ち、レーザーを用いてガラスシート31の所定位置まで溝32aを加工し、該溝32aの加工部位にハーフエッチング工程を用いてスリット32が形成されてもよい。
詳しくは、ガラスシート31に機械的な切断方式によってスリット32を加工する場合、レーザー照射だけでスリットを加工してスリットを狭幅で形成し、エッチング工程を省略することができる。しかし、正確な位置へのレーザーの照射が難しく、スリット間に形成されたダム33の幅が大きく加工されることで、後続の工程においてスリット間のダイシング加工時に、ダム33の一部が切断部位に残っていることがある。よって、スリット32を、レーザードリリングによる機械的切断方式とハーフエッチングによる化学的切断方式を混用して加工することが望ましい。
図18は、本実施形態の印刷回路基板の製造方法において、ガラスシートへのスリットの加工を示す断面図である。
ガラスシート31に形成されたスリット32は、絶縁材とビルドアップ層との積層後に、最終的にスリット形成部位をダイシングする際、ブレードなどの切断手段がガラスシート31に直接、接触することを防止することができる。即ち、後続の工程において、コアとして専用されるガラスシート31に、切断手段が直接、接触することが防止され、ガラスシート31の側面に微細割れが発生しないようにして、絶縁材120によりガラスシート31の側面への露出を防止することができる。また、前記スリット32は、ダム33を中心に、両側に複数のスリット32、32が加工されることが望ましい。
前記ガラスシート31にスリット32を形成すること、及びスリット32を複数に形成することの理由については、後述する絶縁材形成工程及び個片化工程の説明において詳記する。
図10は、ガラスシート上に第2の絶縁材を積層した状態を示す断面図である。
同図のように、本実施形態では、スリット32により区分されたガラスシート31上に第2の絶縁材22が積層される。第2の絶縁材22は、第1の絶縁材21と同様に、剛性を付与するためのガラスクロスに、レジンやエポキシなどの絶縁性樹脂が含浸された構造を有し、微粒の無機フィラーが混入されてもよい。
第2の絶縁材22は、ガラスシート31上への積層時に、最近の印刷回路基板の薄型化に伴って、25μm以下の厚さに形成されることが望ましい。また、前記第2の絶縁材22上には、薄板の銅箔41が形成される。この銅箔41は、前記キャリア10に形成された剥離層13と同じ、または類似の厚さで形成され、後続の工程において回路形成のためのシード層として機能する。
前記第2の絶縁材22は、25μm以下の薄厚で積層され、スリット32を複数形成することによって、スリット32の内部への第2の絶縁材22の充填率を向上させることができる。
詳しくは、ガラスシート31にスリットを形成する際、ダム33を中心に。両側に略50μm〜100μmの幅を有する複数のスリット32を形成する。この場合、ダム33を無くし、ガラスシート31に50μm〜100μmの単一スリットを形成すると、該スリットの形成部位をブレードによりダイシングする際、該ブレードが、通常100μm以上の幅で形成されるため、スリット部位のみを切断することが不可能になり、隣接するガラスシート31の側面が接触し、損傷する恐れがある。そのため、単一スリットに加工する場合は、ガラスシート31の側面を取り囲む絶縁材の厚さを勘案して、200μm以上の幅を有するようにスリットを加工しなければならない。しかしながら、第2の絶縁材22が25μm以下で積層される場合、積層厚が比較的薄いので、200μm以上のスリット内部に絶縁材が未充填となるか、またはガラスシート31の側面にボイドが発生する恐れがある。
従って、ガラスシート31間のスリット32を、ダム33を中心に複数形成し、各スリット32の幅が50μm〜100μmになるようにして、スリット32の内部への第2の絶縁材22の完全な充填がなされると共に、後続の工程においてダム33を中心にダイシングする際、ガラスシート31の側面がブレードに接触しないようにすることができる。
一方、前記ガラスシート31上に第2の絶縁材22が積層されると、キャリア10を基準に両側のコア基板を分離することができる。図11〜図13は、各々、キャリア10から分離されたコア基板を示す断面図である。同図のように、本実施形態では、キャリア10から両側にコア基板50を分離し、各コア基板50に個別のビルドアップ工程を行う。
前記コア基板50は、前記キャリア10の両側に積層された剥離層13を通じて分離される。前記剥離層13及び第2の絶縁材22上に形成された銅箔41は、コア基板50のシード層として機能する。
また、前記コア基板50は、複数のスリット32により区分されたガラスシート31の上下部に積層された第1の絶縁材21及び第2の絶縁材22が、ガラスシート31を取り囲むような絶縁材120で構成される。絶縁材120内で、ガラスシート31が剛性を有するコアとして機能する。後続の工程にいて、前記ガラスシート31は、コア110として定義され、第1の絶縁材21及び第2の絶縁材22を含んで絶縁材120として定義される。
前記コア基板50では、前記絶縁材120及びコア110を貫通してビアホール51が形成される。ビアホール51は、コア基板50の上下部にそれぞれ形成され、砂時計形状を有し、レーザードリリングまたはCNCドリリングによって形成される。
続いて、前記コア基板50に形成されたビアホール51を含んでシード層上にメッキ層52を形成し、該メッキ層52が充填されたビア126を構成し、メッキ層52をエッチングによりパターニングして、内部回路層125を形成する。内部回路層125は、テンティング(tenting)またはサブトラックティブ(subtractive)工法などによって形成される。このようなパターニング工法は周知技術であって、それに対する詳細は省略することにする。
図14及び図15は各々、ビルドアップ層とソルダーレジスト層とが積層された状態を示す断面図である。同図のように、本実施形態では、コア基板50の上下部にそれぞれビルドアップ層130を積層し、該ビルドアップ層130にビアホールを形成後、該ビアホールを含んでビルドアップ層130上にメッキ層を形成する。この場合、メッキ層の形成前に、薄い金属薄膜のシード層を形成し、該シード層をベースにメッキ層が形成される。そして、該メッキ層がエッチングされて外部回路層131として構成される。外部回路層131は、前記内部回路層125と同様に、テンティングまたはサブトラックティブ工法などによって形成される。前記外部回路層131と内部回路層125とは、ビルドアップ層130に形成された層間ビア132を介して電気的に接続される。
前記ビルドアップ層130上には、図15に示すように、前記外部回路層131が開口を通じて露出される領域を除いた領域を覆うソルダーレジスト層140が積層される。ソルダーレジスト層140は、ビルドアップ層130を構成する絶縁材の最外層に形成され、外部に露出する外部回路層131を除いた領域を外部環境から保護する役割をする。
図16は、ビルドアップが完了した印刷回路基板に、電子部品が実装された状態を示す断面図であり、図17は、図16のアレイ印刷回路基板が個片化された状態を示す断面図である。
同図のように、本実施形態の印刷回路基板は、コア基板50に絶縁材120とビルドアップ層130とを積層した後、印刷回路基板の一面に、電子部品160をソルダリングにより実装する。また、電子部品160の実装された面の反対面には、ソルダーボールなどの接続手段150が結合される。この接続手段150は、本実施形態の印刷回路基板100がメイン基板上に実装される再に、電気的接続手段として機能することになる。
また、前記印刷回路基板100の上部には、電子部品160の外周面を取り囲むモールディング部170が形成される。このモールディング部170は、エポキシ材質のEMCモールディング材が主に用いられ、印刷回路基板100上に一体に形成されてパッケージ形態に構成される。
続いて、印刷回路基板100への電子部品の実装とモールディング工程が完了すると、ダイシングラインDに沿って、アレイ形態で配列された印刷回路基板を単位印刷回路基板に個片化する。印刷回路基板100の切断は、通常、ブレードなどの切断手段Bによって行われる。モールディング部170と印刷回路基板100とを同時に切断して、図17に示すような単位印刷回路基板を構成するようになる。
この場合、切断手段Bを用いて単位印刷回路基板を切断する際に、印刷回路基板100のコア110に形成されたスリット32の部位を貫通して切断することになる。複数のスリット32間に形成されたダム33を中心に、絶縁材120が切断されることによって、コア110の側面に切断手段Bであるブレードが接触しないようにする。これにより、コア110上へ、印刷回路基板の切断時に発生する応力が伝達されないので、印刷回路基板の内部において、コア110の破断や微細割れの発生を防止できる。
また、ブレードの切断手段Bがスリット32の形成部位においてダム33を中心に貫通することによって、コア110の側面を絶縁材120が覆った状態で単位印刷回路基板100が切断され、コア110の側面の露出が防止される。
図19〜図30は、各々、本発明のさらに他の実施形態による印刷回路基板の製造方法を示す工程断面図である。
図19は、本実施形態の印刷回路基板の製造時に採用されるキャリアの断面図である。同図のように、本実施形態ではキャリア10を準備する。このキャリア10は、銅箔積層板で構成され、PPGで構成された絶縁材11の上下部に積層された銅箔12上に、剥離層13が、銅箔12より薄い金属薄板に積層される。剥離層13は、後続の工程において銅箔12から分離可能な離型層である。
図20及び図21は、各々、絶縁材上にガラスシートが積層された状態を示す断面図である。同図のように、本実施形態では、板状の絶縁材21上に、ガラスシート31が25μm〜200μmの厚さで積層される。前記絶縁材21は、第1の絶縁材と称され、レジンやエポキシの樹脂材にガラスクロスが混入された絶縁材料で構成されることによって、所定の剛性を有するようにする。
また、第1の絶縁材21に積層されたガラスシート31に、所定間隔をおいて複数のスリット32が形成される。複数のスリット32は、前記一実施形態と同様に、ブレードやワイヤーソー、レーザードリリングを用いた機械的な切断方式によって加工されてもよく、エッチングによる化学的な切断方式により加工されてもよい。また、レーザードリリングを用いた機械的切断方式とエッチング工程による化学的切断方式とが混用した方式によって加工されてもよい。これによって、複数のスリット32は、ダム33を中心に両側に形成される。ここで、前記スリット32を形成する理由とスリット32を複数形成する理由に対しては、上記の一実施形態の詳細な説明で示されたことと同様で、重複する具体的な説明は省略することにする。
続いて、図20及び図21に示すように、前記第1の絶縁材21は、一面に接着層が設けられたダミーパネル形態のフィルムによって構成される。このフィルムは、ガラスシート31を支持する機能をし、内部に剛性を有するガラスクロスの芯材がない樹脂材で構成されてもよい。また、一面に設けられた接着層が分離可能な離型材で構成され、前記ガラスシート31がキャリア10に固定されると、該接着層を介して除去が可能になる。
図22は、キャリア上に第2の絶縁材が積層された状態を示す断面図であり、図23は第2の絶縁材内にガラスシートが埋め込まれた状態を示す断面図である。
同図のように、本実施形態では、図19に示されたキャリア10の上下面に、第2の絶縁材22を所定の厚さに積層する。第2の絶縁材22は、剛性を付与するため、ガラスクロスにレジンやエポキシなどの絶縁性樹脂が含浸された構造で構成され、これに微粒の無機フィラーが混入されてもよい。
前記キャリア10に積層された第2の絶縁材22上には、第1の絶縁材21に積層されたガラスシート31が埋め込まれて結合される。この場合、第2の絶縁材22の積層厚さは、ガラスシート31が埋め込まれる際、ガラスシート31の上面から剥離層13に達する層間厚さtが25μm以下に維持されるようにすることが望ましい。
また、前述のように、第1の絶縁材21が、ダミーパネル形態のフィルムとして形成される場合、第2の絶縁材22に、ガラスシート31を埋め込んでフィルムを除去する。この場合、第2の絶縁材22と同じ材質の第1の絶縁材21を積層する工程が、さらに付加されてもよい。
このように、ガラスシート31は、キャリア10に積層された第2の絶縁材22に埋め込まれることによって、第1の絶縁材21と第2の絶縁材22とによって囲まれた構造で構成される。
また、前記キャリア10上に形成された第1の絶縁材21上には、剥離層13と同じ金属薄板の銅箔41が積層される。この銅箔41は、シード層として機能することになる。
図24〜図26は、各々、キャリアから分離されたコア基板を示す断面図である。本実施形態では、キャリア10から(上下)両側にコア基板50を分離し、各コア基板50に対して個別のビルドアップ工程を行う。
前記コア基板50は、複数のスリット32により区分されたガラスシート31の上下部に積層された第1の絶縁材21及び第2の絶縁材22が、ガラスシート31を取り囲む絶縁材120で構成され、絶縁材120内でガラスシート31が剛性を有するコアとして機能する。後続の工程において、前記ガラスシート31は、コア110と称され、第1の絶縁材21及び第2の絶縁材22を含んで、絶縁材120と称される。
前記コア基板50では、前記絶縁材120及びコア110を貫通してビアホール51が形成される。このビアホール51は、コア基板50の上下部でそれぞれ形成され、砂時計形状を有し、レーザードリリングまたはCNCドリリングによって形成される。
続いて、前記コア基板50に形成されたビアホール51を含んで、シード層上にメッキ層52を形成する。また、メッキ層52をエッチングによりパターニングし、内部回路層125を形成する。この内部回路層125は、テンティングまたはサブトラックティブ工法などによって形成される。このようなパターニング工法は周知技術と認められるため、重複する説明は省略することにする。
図27及び図28は各々、ビルドアップ層とソルダーレジスト層とが積層された状態を示す断面図である。同図のように、本実施形態では、コア基板50の上下部にそれぞれビルドアップ層130を積層し、これらのビルドアップ層130にビアホール形成した後、該ビアホールを含んでビルドアップ層130上にメッキ層52を形成する。このとき、メッキ層の形成前に、薄い金属薄膜のシード層を形成し、該シード層をベースにメッキ層を形成してもよい。前記メッキ層がエッチングされて、外部回路層131として構成される。この外部回路層131は、内部回路層125と同様に、テンティングまたはサブトラックティブ工法などによって形成される。また、前記外部回路層131と内部回路層125とは、ビルドアップ層130に形成された層間ビア132を通じて、電気的に接続される。
一方、前記ビルドアップ層130上には、図28に示すように、前記外部回路層131が開口を通じて露出する領域を除いた領域、を覆うソルダーレジスト層140が積層される。このソルダーレジスト層140は、ビルドアップ層130を構成する絶縁材の最外層に形成され、外部に露出する外部回路層131を除いた領域、を外部環境から保護する役割をする。
図29は、ビルドアップが完了した印刷回路基板に、電子部品が実装された状態を示す断面図であり、図30は、図29のアレイ印刷回路基板が、単位印刷回路基板に個片化された状態を示す断面図である。
同図のように、本実施形態の印刷回路基板は、コア基板50に絶縁材120とビルドアップ層130とを積層した後、印刷回路基板の一面に、電子部品160をソルダリングにより実装する。また、電子部品160が実装された面の反対面には、ソルダーボールなどの接続手段150が結合される。この接続手段150は、印刷回路基板100がメイン基板上に実装される際に、電気的接続手段として機能することになる。
また、前記印刷回路基板100の上部には、電子部品160の外周面を取り囲むモールディング部170が形成される。このモールディング部170は、エポキシ材質のEMCモールディング材が主に用いられ、印刷回路基板100上に一体に形成されて、パッケージ形態に構成される。
続いて、印刷回路基板100への電子部品の実装及びモールディング工程が完了すると、ダイシングラインDに沿って、アレイ形態で配列された印刷回路基板を単位印刷回路基板に個片化する。印刷回路基板100の切断は、通常、ブレードなどの切断手段Bによって行われ、モールディング部170と印刷回路基板100とを同時に切断し、図30に示すような単位印刷回路基板を構成する。
この場合、切断手段Bを用いた単位印刷回路基板の切断時に、印刷回路基板100のコア110に形成されたスリット32の部位を貫通して切断する。複数のスリット32間に形成されたダム33を中心に絶縁材120が切断されることによって、コア110の側面に切断手段Bであるブレードが接触しないようにする。これによって、コア110上には印刷回路基板の切断時に発生する応力が伝達されず、印刷回路基板の内部でコア110の破断や微細割れの発生を防止することができる。
また、ブレードの切断手段Bが、スリット32の形成部位においてダム33を中心に貫通することによって、コア110の側面が絶縁材120に覆われた状態で、単位印刷回路基板100が切断され、コア110の側面露出が防止される。
本実施形態において、前述の実施形態による印刷回路基板の製造方法における説明と重複する説明は省略することにする。
前述の実施形態による印刷回路基板の製造方法において、コアに専用されるガラスシート上には微細パターンの回路が形成され、絶縁材120上に積層されてもよく、埋め込まれてもよい。
即ち、本発明の一実施形態による印刷回路基板の製造方法においては、第1の絶縁材21にガラスシート31を積層してスリット32を加工するステップ後と、ガラスシート31上に第2の絶縁材22を積層するステップ前とにおいて、コアに専用されるガラスシート31上に回路を形成するステップが設けられてもよい。
また、本発明の他の実施形態による印刷回路基板の製造方法では、第1の絶縁材21に積層されたガラスシート31にスリット32を加工するステップ後と、キャリア10上に積層された第2の絶縁材22にガラスシート31を埋め込むステップ前とにおいて、コアに専用されるガラスシート31上に微細パターンの回路を形成するステップが設けられてもよい。
前記回路は、一般的な回路形成工程のテンティングまたはサブトラックティブ工法などにより形成されてもよく、必要に応じて、微細回路以外にインダクターやキャパシタまたはレジスタなどの薄型パターンとして構成されてもよい。従って、本実施形態の印刷回路基板は、上部に別途の受動素子を内蔵することなく、コア110上に形成された薄型パターンにより受動素子を内蔵した機能を具現できる。
図31は、本発明の印刷回路基板に採用されるコアの側面の多様な断面図である。
同図のように、本実施形態の印刷回路基板に採用されるコア110は、側面が上下面を基準にその長さが同じにまたは異ならせて形成される。
詳しくは、図31a及び図31bに示すように、上下部が同じ長さを有して、側面が上下面と直角に形成された凹形態(第1及び第2形態)に構成される。図31aに示すように、側面が上下面と直角に形成される工程はブレードまたはワイヤーソーによって行われる。また、凹な形状はエッチングによる化学的加工方式により形成される。
また、図31c及び図31dに示すように、上下部の長さが異なる形態(第3及び第4形態)は主にエッチングまたはレーザー加工によって形成される。
このとき、図31a及び図31bに示すような形態は、印刷回路基板の積層工程中に一方向に反りが発生しないが、図31c及び図31dに示すような形態は、印刷回路基板の積層工程中に一方向に反りが発生することがあり、コア110の側面加工方向によって基板の反り方向を制御することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
100 印刷回路基板
110 コア
120 絶縁材
130 ビルドアップ層
140 ソルダーレジスト層
150 接続手段
160 電子部品
170 モールディング部

Claims (28)

  1. ガラス材質のコアと、
    前記コアの側面を含んで外周面全体を取り囲む絶縁材と、
    前記絶縁材上に形成された内部回路層と、
    前記コア及び前記絶縁材を貫通して前記内部回路層を連結するビア
    とを含む印刷回路基板。
  2. 前記絶縁材上に、ビルドアップ層がさらに形成される、請求項1に記載の印刷回路基板。
  3. 前記印刷回路基板は、
    前記ビルドアップ層上にパターニングされた外部回路層と、
    前記ビルドアップ層上に前記外部回路層のパターン部が露出される開口を除いた領域に覆われるソルダーレジスト層とをさらに含み、
    前記外部回路層は、前記ビルドアップ層に形成された層間ビアを介して前記内部回路層と電気的に連結される、請求項2に記載の印刷回路基板。
  4. 前記絶縁材は、前記コア上から前記内部回路層に達する厚さが25μm以内である、請求項1に記載の印刷回路基板。
  5. 前記絶縁材は、レジンまたはエポキシの樹脂組成物が、ファブリッククロス及びガラスクロスのうちのいずれか一つに含浸されて構成される、請求項2に記載の印刷回路基板。
  6. 前記コアは、回路がパターニングされて構成される、請求項1に記載の印刷回路基板。
  7. ガラス材質で構成され、貫通ホールが形成されたコアと、
    前記コアの側面を含んで外周面全体を取り囲み、前記貫通ホールの内壁面に形成された絶縁材と、
    前記絶縁材上に形成され、前記貫通ホールに伝導性物質でメッキされたビア
    とを含む印刷回路基板。
  8. 前記絶縁材上に、ビルドアップ層がさらに形成される、請求項7に記載の印刷回路基板。
  9. 前記印刷回路基板は、
    前記ビルドアップ層上にパターニングされた外部回路層と、
    前記ビルドアップ層上で、前記外部回路層のパターン部が露出した開口を除いた領域を覆うソルダーレジスト層とをさらに含み、
    前記外部回路層は、前記ビルドアップ層に形成された層間ビアを介して、前記内部回路層と電気的に接続される、請求項8に記載の印刷回路基板。
  10. 前記絶縁材は、前記コア上から前記内部回路層に達するまでの厚さが25μm以内である、請求項7に記載の印刷回路基板。
  11. 前記コアは、一面に回路がパターニングされて構成される、請求項7に記載の印刷回路基板。
  12. 前記ビルドアップ層は、内部にガラス材質の補強材が挿入され、
    前記ソルダーレジスト層には、ガラス材質の補強材が埋め込まれ、
    前記補強材の側面が、前記絶縁材及び前記ソルダーレジスト層によって囲まれる、請求項9に記載の印刷回路基板。
  13. キャリアを準備するステップと、
    前記キャリア上に第1の絶縁材を積層するステップと、
    前記第1の絶縁材上にガラスシートを積層するステップと、
    前記ガラスシートに形成されたダムを中心に両側に複数のスリットを形成するステップと、
    前記ガラスシート上に第2の絶縁材を積層するステップと、
    前記キャリア上から前記ガラスシートをコアとするコア基板を分離するステップと、
    前記コア基板のコアを貫通してビアホールを形成するステップと、
    前記ビアホールと前記第1の絶縁材及び前記第2の絶縁材からなる絶縁材上とに、メッキ層を形成するステップと、
    前記メッキ層のパターニングにより内部回路層及びビアを形成し、該ビアを介して前記内部回路層を電気的に連結するステップと、
    前記ガラスシートに形成された前記ダムを経由するダイシングラインに沿って前記コア基板を切断するステップ
    とを含む、印刷回路基板の製造方法。
  14. 前記ガラスシートに複数のスリットを形成するステップにて、
    前記ガラスシート上に溝を形成するステップと、
    前記溝の形成部位に、エッチングによりスリットを形成するステップとを、さらに含む、請求項13に記載の印刷回路基板の製造方法。
  15. 前記ガラスシート上に第2の絶縁材を積層するステップにて、
    前記第2の絶縁材が、前記ガラスシート上で25μm以内の厚さで積層され、前記複数のスリット内に前記第2の絶縁材が充填される、請求項13に記載の印刷回路基板の製造方法。
  16. 前記第2の絶縁材を積層するステップの後に、
    前記第2の絶縁材上にシード層として機能する銅箔を積層するステップをさらに含む、請求項13に記載の印刷回路基板の製造方法。
  17. 前記絶縁材上に前記内部回路層を形成するステップの後に、
    前記絶縁材上に、外部回路層が形成されたビルドアップ層を積層するステップと、
    前記ビルドアップ層上に、開口を介して前記外部回路層が露出するソルダーレジスト層を積層するステップとをさらに含む、請求項16に記載の印刷回路基板の製造方法。
  18. キャリアを準備するステップと、
    ガラスシートが積層された第1の絶縁材を準備するステップと、
    前記ガラスシートに形成されたダムを中心に両側に複数のスリットを形成するステップと、
    前記キャリア上に第2の絶縁材を積層するステップと、
    前記第2の絶縁材の内部に前記ガラスシートが埋め込まれるように、前記第2の絶縁材上に、前記ガラスシートが積層された第1の絶縁材を積層するステップと、
    前記キャリア上から前記ガラスシートをコアとするコア基板を分離するステップと、
    前記コア基板のコアを貫通してビアホールを形成するステップと、
    前記ビアホールと前記第1の絶縁材及び前記第2の絶縁材からなる絶縁材上とに、メッキ層を形成するステップと、
    前記メッキ層のパターニングにより内部回路層及びビアを形成し、該ビアを介して前記内部回路層を電気的に連結するステップと、
    前記ガラスシートに形成された前記ダムを経由するダイシングラインに沿って前記コア基板を切断するステップ
    とを含む印刷回路基板の製造方法。
  19. 前記ガラスシートに複数のスリットを形成するステップにて、
    前記ガラスシート上に溝を形成するステップと、
    前記溝の形成部位に、エッチングによりスリットを形成するステップとをさらに含む、請求項18に記載の印刷回路基板の製造方法。
  20. 前記第1の絶縁材上にガラスシートを積層するステップにて、
    前記第1の絶縁材は、一面に接着層が設けられたフィルムによって構成され、
    前記第2の絶縁材内に前記ガラスシートが埋め込まれるように積層するステップの後に、
    前記フィルムを除去するステップと、
    前記フィルムの除去された位置に、前記第2の絶縁材と同じ材質の第1の絶縁材を積層するステップとをさらに含む、請求項18に記載の印刷回路基板の製造方法。
  21. 前記第2の絶縁材内に前記ガラスシートが埋め込まれるように積層するステップにて、
    前記第2の絶縁材は厚さ25μm以内に積層され、前記複数のスリット内に前記第2の絶縁材が充填される、請求項18に記載の印刷回路基板の製造方法。
  22. 前記絶縁材上に前記内部回路層を形成するステップの後に、
    前記絶縁材上に、外部回路層が形成されたビルドアップ層を積層するステップと、
    前記ビルドアップ層上に、開口を介して前記外部回路層が露出されるソルダーレジスト層を積層するステップとをさらに含む、請求項18に記載の印刷回路基板の製造方法。
  23. 前記ソルダーレジスト層を積層するステップの後に、
    前記ソルダーレジスト層上に電子部品を実装するステップと、
    前記電子部品を含んで前記ソルダーレジスト層上にモールディング部を覆うステップとをさらに含む、請求項22に記載の印刷回路基板の製造方法。
  24. 前記第1の絶縁材上に積層された前記ガラスシートに複数のスリットを形成するステップの後に、
    前記ガラスシート上に回路を形成するステップをさらに含む、請求項18に記載の印刷回路基板の製造方法。
  25. 前記コアは、その上下部の長さを異ならせて切断される、請求項24に記載の印刷回路基板の製造方法。
  26. 前記コアは、その上下部の長さが等しく切断される、請求項24に記載の印刷回路基板の製造方法。
  27. 第1の絶縁材上にガラスシートを配置するステップと、
    前記ガラスシートにスリットを形成するステップと、
    前記ガラスシートに第2の絶縁材を積層するステップ
    とを含む、印刷回路基板の製造方法。
  28. 前記スリットは、エッチングにより形成される、請求項27に記載の印刷回路基板の製造方法。
JP2014227818A 2013-11-11 2014-11-10 印刷回路基板 Active JP6130344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130136274A KR101548816B1 (ko) 2013-11-11 2013-11-11 인쇄회로기판 및 그 제조방법
KR10-2013-0136274 2013-11-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017079616A Division JP6427817B2 (ja) 2013-11-11 2017-04-13 印刷回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015095654A true JP2015095654A (ja) 2015-05-18
JP6130344B2 JP6130344B2 (ja) 2017-05-17

Family

ID=53042743

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014227818A Active JP6130344B2 (ja) 2013-11-11 2014-11-10 印刷回路基板
JP2017079616A Active JP6427817B2 (ja) 2013-11-11 2017-04-13 印刷回路基板及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017079616A Active JP6427817B2 (ja) 2013-11-11 2017-04-13 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US10045436B2 (ja)
JP (2) JP6130344B2 (ja)
KR (1) KR101548816B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
KR20170084562A (ko) * 2016-01-12 2017-07-20 삼성전기주식회사 패키지기판
JP7453509B2 (ja) 2020-01-15 2024-03-21 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102442388B1 (ko) * 2015-10-23 2022-09-14 삼성전기주식회사 패키지기판 및 그 제조방법
CN107591385A (zh) * 2016-07-08 2018-01-16 欣兴电子股份有限公司 封装基板及其制造方法
CN108811326B (zh) * 2017-05-04 2020-08-07 北大方正集团有限公司 印刷电路板制作方法及印刷电路板
KR102023425B1 (ko) * 2017-05-15 2019-09-24 주식회사 심텍 캐리어 글래스를 이용한 회로기판 제조 방법
KR101983191B1 (ko) * 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
KR102456322B1 (ko) * 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
KR102430864B1 (ko) * 2018-01-11 2022-08-09 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
US20190363039A1 (en) * 2018-05-22 2019-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing process
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
KR102137582B1 (ko) * 2020-03-18 2020-07-24 김규형 내열성 미세 패턴 카메라 모듈용 인쇄 회로 기판 가공장치
US11439008B2 (en) * 2020-08-13 2022-09-06 Qualcomm Incorporated Package with substrate comprising variable thickness solder resist layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244605A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板の製造方法
JP2005340416A (ja) * 2004-05-26 2005-12-08 Sony Corp 基板の製造方法
JP2007266136A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012114431A (ja) * 2010-11-23 2012-06-14 Ibiden Co Ltd 半導体搭載用基板、半導体装置及び半導体装置の製造方法
JP2013219191A (ja) * 2012-04-09 2013-10-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726500B2 (ja) * 1997-07-28 2005-12-14 株式会社日立製作所 配線板及びその製造方法並びに無電解めっき方法
JP4581158B2 (ja) 1999-07-30 2010-11-17 富士ゼロックス株式会社 半導体基板の切断方法
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
KR100736634B1 (ko) 2006-01-19 2007-07-06 삼성전기주식회사 적층판, 인쇄회로기판 및 그 제작방법
KR100747023B1 (ko) * 2006-01-19 2007-08-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법
EP2031946A4 (en) * 2006-05-24 2011-07-13 Dainippon Printing Co Ltd PCB WITH AN INTEGRATED COMPONENT AND METHOD FOR PRODUCING A PCB WITH AN INTEGRATED COMPONENT
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
WO2011078349A1 (ja) * 2009-12-24 2011-06-30 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
US8546922B2 (en) * 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244605A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板の製造方法
JP2005340416A (ja) * 2004-05-26 2005-12-08 Sony Corp 基板の製造方法
JP2007266136A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012114431A (ja) * 2010-11-23 2012-06-14 Ibiden Co Ltd 半導体搭載用基板、半導体装置及び半導体装置の製造方法
JP2013219191A (ja) * 2012-04-09 2013-10-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
KR20170084562A (ko) * 2016-01-12 2017-07-20 삼성전기주식회사 패키지기판
JP2017126739A (ja) * 2016-01-12 2017-07-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. パッケージ基板
KR102450599B1 (ko) 2016-01-12 2022-10-07 삼성전기주식회사 패키지기판
JP7453509B2 (ja) 2020-01-15 2024-03-21 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
JP6130344B2 (ja) 2017-05-17
KR20150054171A (ko) 2015-05-20
KR101548816B1 (ko) 2015-08-31
US20150129293A1 (en) 2015-05-14
US10045436B2 (en) 2018-08-07
JP2017123497A (ja) 2017-07-13
JP6427817B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
JP6427817B2 (ja) 印刷回路基板及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
JP5826532B2 (ja) 半導体装置及びその製造方法
JP5607086B2 (ja) 半導体パッケージの製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9951434B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2012191204A (ja) プリント配線板の製造方法
JP2006049424A (ja) 電子部品内蔵基板およびその製造方法
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP5068060B2 (ja) 半導体パッケージおよびその製造方法
US20150014020A1 (en) Wiring substrate and method for manufacturing the same
JP2011119502A (ja) 半導体パッケージとその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2016063130A (ja) プリント配線板および半導体パッケージ
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2016201424A (ja) プリント配線板およびその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2007288055A (ja) プリント配線板及びプリント配線板の製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP6195514B2 (ja) 配線基板およびその製造方法
KR101311707B1 (ko) 다이스택 패키지 및 제조 방법
KR101269903B1 (ko) 다이스택 패키지 및 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170413

R150 Certificate of patent or registration of utility model

Ref document number: 6130344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250