KR20170084562A - 패키지기판 - Google Patents

패키지기판 Download PDF

Info

Publication number
KR20170084562A
KR20170084562A KR1020160003747A KR20160003747A KR20170084562A KR 20170084562 A KR20170084562 A KR 20170084562A KR 1020160003747 A KR1020160003747 A KR 1020160003747A KR 20160003747 A KR20160003747 A KR 20160003747A KR 20170084562 A KR20170084562 A KR 20170084562A
Authority
KR
South Korea
Prior art keywords
groove
glass layer
layer
insulating layer
glass
Prior art date
Application number
KR1020160003747A
Other languages
English (en)
Other versions
KR102450599B1 (ko
Inventor
김다희
조석현
박진오
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160003747A priority Critical patent/KR102450599B1/ko
Priority to JP2016233647A priority patent/JP6786765B2/ja
Publication of KR20170084562A publication Critical patent/KR20170084562A/ko
Application granted granted Critical
Publication of KR102450599B1 publication Critical patent/KR102450599B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

본 발명의 일 측면에 따른 패키지기판은, 유리층, 상기 유리층의 일면에 형성되는 제1 홈, 상기 유리층의 타면에 형성되는 제2 홈, 상기 제1 홈 및 상기 제2 홈 내부에 형성되는 금속부, 상기 유리층의 상기 일면에 상기 제1 홈과 연결되도록 형성되는 제3 홈, 상기 유리층의 상기 타면에 상기 제2 홈과 연결되도록 형성되는 제4 홈 및 상기 제3 홈 및 상기 제4 홈 내부에 형성되는 절연부를 포함할 수 있다.

Description

패키지기판{PACKAGE SUBSTRATE}
본 발명은 패키지기판에 관한 것이다.
최근에 이르러 휴대용 기기들의 두께가 점점 얇아짐에 따라 내부에 장착되는 전자부품이 박형화와 함께 다수의 전자부품이 실장되는 기판도 박판으로 제작되어 전체적인 내부 부품들의 두께를 낮추려는 노력이 진행되고 있다.
특히, 다수의 전자부품이 실장되는 기판은 박판으로 제작될 경우, 기판의 제조 공정 또는 전자부품의 실장 시에 리플로우 공정 등을 거치면서 고온에 노출되고, 고온 가공과 냉각을 반복하면서 재질의 특성에 의해 휨이 발생되는 문제점이 있다.
이러한 기판의 휨을 방지하기 위하여 기판의 제조 공정 중에 사용되는 원자재의 강성을 높이고, 리플로우 공정시 열팽창계수(CTE) 차이에 의한 휨이 개선되도록 원자재의 열팽창계수 차이를 줄이기 위한 노력을 하고 있다.
미국공개특허공보 제2007-0063324호
본 발명의 목적은 강성이 높은 패키지기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 유리층, 상기 유리층의 일면에 형성되는 제1 홈, 상기 유리층의 타면에 형성되는 제2 홈, 상기 제1 홈 및 상기 제2 홈 내부에 형성되는 금속부, 상기 유리층의 상기 일면에 상기 제1 홈과 연결되도록 형성되는 제3 홈, 상기 유리층의 상기 타면에 상기 제2 홈과 연결되도록 형성되는 제4 홈 및 상기 제3 홈 및 상기 제4 홈 내부에 형성되는 절연부를 포함하는 패키지기판이 제공된다.
상기 제1 홈과 상기 제3 홈은 상기 유리층의 측면을 따라 상기 유리층의 가장자리에 형성되고, 상기 제2 홈과 상기 제4 홈은 상기 유리층의 측면을 따라 상기 유리층의 가장자리에 형성될 수 있다.
상기 제1 홈과 상기 제3 홈은 교대로 연속적으로 형성되고, 상기 제2 홈과 상기 제4 홈은 교대로 연속적으로 형성될 수 있다.
상기 제1 홈의 일부는 상기 제2 홈의 일부와 중첩되고, 상기 제3 홈의 일부는 상기 제2 홈의 일부와 중첩되고, 상기 제4 홈의 일부는 상기 제1 홈의 일부와 중첩될 수 있다.
상기 유리층의 상기 일면 및 상기 타면 각각에 적층되는 제1 절연층, 상기 제1 절연층 상에 적층되는 제2 절연층을 더 포함할 수 있다.
상기 절연부는 상기 제1 절연층이 상기 제3 홈 및 상기 제4 홈에 삽입되어 형성될 수 있다. 또는, 상기 절연부는 상기 제2 절연층이 상기 제3 홈 및 상기 제4 홈에 삽입되어 형성될 수 있다.
상기 제1 홈, 상기 제2 홈, 상기 제3 홈 및 상기 제4 홈 각각의 단면적은 상기 유리층의 내측으로 갈수록 작아질 수 있다.
상기 유리층은 상기 제1 홈, 상기 제2 홈, 상기 제3 홈 및 상기 제4 홈에 의하여 내부영역과 외곽영역으로 분리될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 패키지기판을 나타낸 도면.
도 2 내지 도 5는 본 발명의 제1 실시예에 따른 패키지기판을 제조하는 방법을 나타낸 도면.
도 6은 본 발명의 제2 실시예에 따른 패키지기판을 나타낸 도면.
도 7 내지 도 10은 본 발명의 제2 실시예에 따른 패키지기판을 제조하는 방법을 나타낸 도면.
도 11은 본 발명의 제3 실시예에 따른 패키지기판.
본 발명에 따른 패키지기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 패키지기판을 나타낸 도면이고, 도 2 내지 도 5는 본 발명의 제1 실시예에 따른 패키지기판을 제조하는 방법을 나타낸 도면이다.
도 1 내지 도 5를 참조하면, 본 발명의 제1 실시예에 따른 패키지기판은, 유리층(110), 금속부(120), 절연부(130), 제1 절연층(140) 및 제2 절연층(150)을 포함할 수 있다. 유리층(110)에는 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)이 형성될 수 있다.
유리층(110)은 유리재질의 층으로 코어 역할을 할 수 있다. 유리층(110)은 비결정질 고체인 유리(glass)를 주성분으로 한다. 본 발명의 실시예에서 사용될 수 있는 유리 재료는 예를 들어, 순수 이산화규소(약 100％ SiO2), 소다 석회 유리, 붕규산염 유리, 알루미노 규산염 유리(alumino-silicate glass) 등을 포함한다. 다만, 상기 규소계 유리 조성들로 한정되지 않으며, 대안적인 유리 재료인 예를 들어, 플루오르 유리, 인산 유리, 칼코겐 유리 등도 사용될 수 있다.
특정 물리적 특성을 갖는 유리를 형성하기 위해 기타 첨가제들을 더 포함할 수 있다. 이러한 첨가제들은 탄산 칼슘(예를 들어, 석회) 및 탄산나트륨(예를 들어, 소다)뿐만 아니라, 마그네슘, 칼슘, 망간, 알루미늄, 납, 붕소, 철, 크롬, 칼륨, 황 및 안티몬과, 이러한 원소들 및 다른 원소들의 탄산염 및/또는 산화물을 포함할 수 있다.
유리층(110)의 일면과 타면에는 제1 절연층(140)이 적층될 수 있다. 여기서, 일면과 타면은 유리층(110)의 측면을 제외한 면을 의미하며, 일면과 타면은 서로 평행일 수 있다.
제1 절연층(140) 상에는 제2 절연층(150)이 적층될 수 있다. 따라서, 패키지기판은 위에서 아래, 또는 아래에서 위로 제2 절연층(150)-제1 절연층(140)-유리층(110)-제1 절연층(140)-제2 절연층(150) 순으로 적층된 적층체일 수 있다. 이 경우, 제1 절연층(140)과 제2 절연층(150)은 유리층(110)을 기준으로 서로 대칭을 이룰 수 있다. 이하, 제1 절연층(140)이 양면에 적층된 유리층(110)을 '코어층'이라고 명명하기로 한다. 즉, 제2 절연층(150)은 코어층 상에 적층된 것으로 이해할 수 있다.
제1 절연층(140)과 제2 절연층(150)은 수지 재질일 수 있다. 제1 절연층(140)과 제2 절연층(150) 각각의 수지는 열경화성 수지, 열가소성 수지일 수 있다. 예를 들어, 수지로는 에폭시 수지, BT(Bismaleimide-Triazine)수지, 폴리이미드가 사용될 수 있다.
에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
한편, 제1 절연층(140)과 제2 절연층(150)은 상술한 수지에 보강재가 함유된 것일 수 있다. 여기서 보강재는 유리 섬유와 같은 섬유 보강재일 수 있고, 실리카와 같은 무기필러일 수 있다. 에폭시 수지에 유리 섬유가 함유된 것은 프리프레그(Prepreg; PPG)일 수 있다.
유리 섬유는 그 단면의 굵기가 1um 이하부터 수백um 에 이를 수 있다. 유리 섬유는 절연층에 강성을 부여할뿐만 아니라, 절연층의 내화학성을 부여하고, 절연층의 흡습율을 낮춘다. 유리 섬유은 굵기에 따라 유리 필라멘트(glass filament), 유리 파이버(glass fiber), 유리 패브릭(glass fabric) 으로 나누어진다.
제1 절연층(140)과 제2 절연층(150)에 함유되는 무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
제1 절연층(140)과 제2 절연층(150)의 조성은 서로 동일할 수 있지만, 서로 다를 수 있다. 즉, 제1 절연층(140)과 제2 절연층(150)의 수지 및/또는 보강재는 서로 다를 수 있다.
도 2 내지 도 5에서는, (a)는 A-A'단면, (b)는 B-B'단면, (c)는 C-C'단면을 나타내었다. 도 2 내지 도 5를 참조하면, 유리층(110)의 일면에는 제1 홈(111)이 형성되고, 유리층(110)의 타면에는 제2 홈(112)이 형성된다. 또한, 유리층(110)의 일면에는 제3 홈(113)이 더 형성되고, 유리층(110)의 타면에는 제4 홈(114)이 더 형성된다.
제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 모두 제1 절연층(140)을 관통하여 형성될 수 있다. 즉, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 제1 절연층(140)과 유리층(110)을 관통하고, 특히 제1 절연층(140)의 두께 방향으로 전체를 관통할 수 있다.
제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 유리층(110)의 두께 방향으로 전체를 관통하지 않고, 유리층(110) 두께 일부를 관통한다. 이에 따르면, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114) 각각의 깊이는 코어층 두께보다 작을 수 있다. 또한, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114) 각각의 깊이는 유리층(110) 두께보다 작을 수 있다.
제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 CO2 레이저 등과 같은 레이저 가공에 의하여 형성될 수 있다. 또한, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114) 형성에 있어, 제1 절연층(140)이 먼저 레이저에 의하여 가공되어 유리층(110)이 노출되고, 노출된 유리층(110)은 에칭 공정을 통하여 가공될 수 있다. 다만, 이러한 방법으로 한정되는 것은 아니고, 쏘잉(sawing), 드릴링(drilling) 가공법이 사용될 수도 있다.
제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)의 횡단면과 종단면이 모두 사각형일 수 있으나, 이러한 형상으로 반드시 제한되는 것은 아니다.
제1 홈(111)의 깊이와 제2 홈(112)의 깊이의 합은 코어층 두께 이상이고, 제3 홈(113)의 깊이와 제4 홈(114)의 깊이의 합은 코어층 두께 이상일 수 있다.
이하, 제1 홈(111)과 제2 홈(112)에 대해 더 자세히 설명하기로 한다.
도 2를 참조하면, 제1 홈(111)과 제2 홈(112)은 각각 복수로 형성될 수 있고, 복수의 제1 홈(111)은 불연속적으로 배치되고, 복수의 제2 홈(112) 역시 불연속적으로 형성될 수 있다.
제1 홈(111)과 제2 홈(112) 각각은 유리층(110)의 측면을 따라 배열될 수 있다. 즉, 제1 홈(111)과 제2 홈(112) 각각은 유리층(110)의 측면으로부터 소정의 간격으로 이격되도록 배치될 수 있다.
제1 홈(111)의 일부와 제2 홈(112)의 일부는 서로 중첩될 수 있다. 중첩되는 영역의 크기는 복수의 제1 홈(111)(또는 복수의 제2 홈(112))에 대해 모두 동일할 필요는 없다. 다만, 중첩되는 영역의 크기가 하나의 제1 홈(111)(또는 제2 홈(112))의 면적보다 작을 수 있다.
여기서, '중첩'이라 함은, 제1 홈(111)에서 최대 면적을 가지는 부분과 제2 홈(112)에서 최대 면적을 가지는 부분이 유리층(110)의 두께 방향으로 겹친다는 의미로 해석할 수 있다.
제1 홈(111)과 제2 홈(112)의 깊이 각각이 코어층의 두께보다 작고, 제1 홈(111)의 깊이와 제2 홈(112)의 깊이 합이 코어층 두께 이상이라면, 제1 홈(111)과 제2 홈(112)이 중첩됨에 따라, 중첩된 영역에 대해서는 코어층이 완전히 관통된다.
즉, 도 2에 도시된 바와 같이, 제1 홈(111)만 형성된 영역에 대해서는, 제1 홈(111)에 의하여 유리층(110)이 노출된다. 또한, 제2 홈(112)만 형성된 영역에 대해서는 제2 홈(112)에 의하여 유리층(110)이 노출된다. 그리고, 제1 홈(111)과 제2 홈(112)이 서로 중첩되는 영역에 대해서는 유리층(110)이 완전히 관통된다.
도 3을 참조하면, 금속부(120)는 제1 홈(111)과 제2 홈(112) 내에 형성되는 금속 물질로서, 코어층에 제1 홈(111)과 제2 홈(112)이 형성된 후에 금속 물질이 충전됨으로써 형성될 수 있다.
금속부(120)는 무전해도금 및/또는 전해도금을 통하여 형성될 수 있다. 예를 들어, 금속부(120)는 무전해도금으로 얇은 층이 먼저 제1 홈(111)과 제2 홈(112) 내벽과 바닥에 형성된 후, 전해도금층이 무전해도금층 상에 형성됨으로써, 형성될 수 있다.
금속부(120)는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속으로 이루어질 수 있다.
금속부(120)는 제1 홈(111)과 제2 홈(112)을 완전히 충전하거나, 제1 홈(111)과 제2 홈(112) 각각의 내부 일부만을 충전할 수 있다. 이러한 금속부(120)는 코어층에 매립됨으로써 유리층(110)에 강성을 부여할 수 있다.
금속부(120)는 복수로 형성될 수 있다. 제1 홈(111)의 일부는 제2 홈(112)의 일부가 서로 중첩되면, 금속부(120)는 유리층(110)의 일면과 타면에 대해 지그재그로 배열될 수 있다.
도 4를 참조하면, 상술한 바와 같이, 유리층(110)에는 제3 홈(113) 및 제4 홈(114)이 형성될 수 있다.
제3 홈(113)은 제1 홈(111)과 연결되도록 유리층(110)의 일면에 형성된다. 제1 홈(111)과 제3 홈(113)은 복수로 형성될 수 있고, 복수의 제1 홈(111)과 복수의 제3 홈(113)은 서로 교대로 연속적으로 배치될 수 있다.
여기서, '연속적'이란 제1 홈(111)과 제3 홈(113) 사이에 간격이 없는 상태를 의미한다. 따라서, 제1 홈(111)과 제3 홈(113)은 하나의 연속 홈부를 구성할 수 있다. 연속 홈부는 직선 형상일 수 있고, 유리층(110)과 마찬가지로 사각 형상을 가질 수 있다. 그러나, 연속 홈부가 이러한 형상으로 한정되는 것은 아니며, 당업자의 필요에 따라, 원형, 다각형 형상으로 구현될 수 있다.
유리층(110) 일면에 형성된 연속 홈부의 측면에서 설명하면, 연속 홈부의 일부에는 제1 홈(111)이 형성되고, 나머지에는 제3 홈(113)이 형성될 수 있다.
제1 홈(111)과 제3 홈(113)에 의하여 구성된 연속 홈부에 의하여, 유리층(110)의 일면은 내부영역과 외곽영역으로 구획될 수 있다. 또한, 이러한 연속 홈부는 외곽영역에서 발생한 유리층(110) 크랙이 내부영역으로 전이되지 않도록 할 수 있다.
제4 홈(114)은 제2 홈(112)과 연결되도록 유리층(110)의 타면에 형성된다. 제2 홈(112)과 제4 홈(114)은 복수로 형성될 수 있고, 복수의 제2 홈(112)과 복수의 제4 홈(114)은 서로 교대로 연속적으로 배치될 수 있다.
즉, 제2 홈(112)과 제4 홈(114)은 서로 간에 간격이 형성되지 않도록 배치되며, 하나의 연속 홈부를 구성할 수 있다. 연속 홈부는 직선 형상일 수 있고, 유리층(110)과 마찬가지로 사각 형상을 가질 수 있다. 그러나, 연속 홈부가 이러한 형상으로 한정되는 것은 아니며, 당업자의 필요에 따라, 원형, 다각형 형상으로 구현될 수 있다.
유리층(110) 타면에 형성된 연속 홈부의 측면에서 설명하면, 연속 홈부의 일부에는 제2 홈(112)이 형성되고, 나머지에는 제4 홈(114)이 형성될 수 있다.
제2 홈(112)과 제4 홈(114)에 의하여 구성된 연속 홈부에 의하여, 유리층(110)의 일면은 내부영역과 외곽영역으로 구획될 수 있다. 또한, 이러한 연속 홈부는 외곽영역에서 발생한 유리층(110) 크랙이 내부영역으로 전이되지 않도록 할 수 있다.
제3 홈(113)의 일부는 제2 홈(112)의 일부와 중첩되고, 제4 홈(114)의 일부는 제1 홈(111)의 일부와 중첩될 수 있다. 이 경우, 제1 홈(111)과 제3 홈(113)에 의하여 이루어지는 연속 홈부와 제2 홈(112)과 제4 홈(114)에 의하여 이루어지는 연속 홈부는, 서로 중첩될 수 있다.
유리층(110)의 관점에서 보면, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)에 의하여 코어층이 내부영역과 외부영역으로 분리될 수 있다. 상술한 바와 같이, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 유리층(110)의 일측에서 발생한 크랙이 유리층(110) 전체 영역으로 확산되는 것을 방지할 수 있다.
특히, 패키지기판 제조 공정에 있어서, 단위 패키지기판 각각으로 절단하는 공정에서, 유리층(110)의 손상이 발생할 가능성이 있는데, 상술한 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)에 의하여 유리층(110) 손상이 최소화될 수 있다.
한편, 도 5를 참조하면, 절연부(130)는 제3 홈(113) 및 제4 홈(114) 내부에 형성되는 것으로, 수지재일 수 있다. 절연부(130)의 수지재로는 상술한 제1 절연층(140)과 제2 절연층(150)의 재료가 동일하게 사용 될 수 있고, 제1 절연층(140) 및/또는 제2 절연층(150)과 동일한 재질로 이루어질 수 있다.
특히, 절연부(130)는 제2 절연층(150)이 제1 절연층(140) 상에 적층되면서, 제3 홈(113)과 제4 홈(114) 내부로 유입되어 형성될 수 있다. 이 경우, 절연부(130)는 제2 절연층(150)과 일체로 이루어질 수 있다.
제1 홈(111), 제2 홈(112)에 금속부(120)가 형성되고, 제3 홈(113), 제4 홈(114)에 절연부(130)가 형성되면, 제1 홈(111)과 제3 홈(113)에 의해 이루어지는 연속 홈부, 그리고 제2 홈(112)과 제4 홈(114)에 의해 이루어지는 연속 홈부는, 금속부(120) 또는 절연부(130)로 채워지게 된다.
상술한 바와 같이, 이러한 연속 홈부는 크랙 전이 방지 기능을 가질 수 있는 동시에, 특히 금속부(120)에 의하여 유리층(110)이 높은 강성을 가질 수 있다. 유리층(110)이 높은 강성을 가짐으로써, 패키지기판의 워피지(warpage) 문제가 저감될 수 있다. 또한, 금속부(120) 사이에 배치된 절연부(130)는 유리층(110), 제1 절연층(140), 제2 절연층(150) 간의 결합력을 증가시킬 수 있다.
다시 도 1을 참조하면, 본 발명의 실시예에 따른 패키지 기판은 제1 회로(141), 관통비아(142), 제2 회로(151), 비아(152), 솔더 레지스트층(160), 접속부(170) 등을 더 포함할 수 있다.
제1 회로(141)는 제1 절연층(140) 상에 형성되는 신호 전달 선로로, 특정 패턴을 가질 수 있다. 제1 회로(141)는 전기적 특성이 우수한 금속, 예를 들어, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속으로 이루어질 수 있다.
또한, 제1 회로(141)는 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방식으로 한정되는 것은 아니다.
한편, 제1 회로(141)는 상술한 금속부(120)와 동일한 금속으로 동일한 공정에 의하여 동시에 형성될 수 있다. 여기서, '동시'란 시간적으로 완전히 일치하는 것을 의미하는 것은 아니고, 동일한 공정을 거쳐 함께 형성된다는 것을 의미한다.
즉, 제1 회로(141)와 금속부(120)는 동일한 도금 공정에 의하여 형성될 수 있다. 이렇게 제1 회로(141)와 금속부(120)를 동시에 형성하게 되면, 그것들을 각각 형성하는 경우에 비하여, 패키지기판 제조 공정의 리드타임이 감소할 수 있으므로 효율적이다.
관통비아(142)는 코어층을 관통하여 제1 비아(152)와 전기적으로 연결된다. 즉, 관통비아(142)는 유리층(110)과 제1 절연층(140)을 관통하여, 코어층 양면에 형성된 제1 비아(152) 간을 서로 전기적으로 연결할 수 있다.
관통비아(142)는 코어층에 비아(152)홀이 형성된 후에 비아(152)홀 내에 도금층이 형성됨으로써 마련될 수 있다. 관통비아(142)는 제1 회로(141)와 동시에 형성될 수 있다. 나아가, 관통비아(142), 제1 회로(141)는 금속부(120)와 동시에 형성될 수 있다.
제2 회로(151)는 제2 절연층(150) 상에 형성되는 신호 전달 선로로, 특정 패턴을 가질 수 있다. 제2 회로(151)는 전기적 특성이 우수한 금속, 예를 들어, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속으로 이루어질 수 있다. 제2 회로(151)는 제1 회로(141)와 동일한 금속으로 형성될 수 있다.
또한, 제2 회로(151)는 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방식으로 한정되는 것은 아니다.
비아(152)는 제2 절연층(150)을 관통하여 제1 회로(141)와 제2 회로(151)를 전기적으로 연결하는 것으로, 제1 회로(141)와 제2 회로(151) 모두에 접촉될 수 있다.
솔더 레지스트층(160)은 제2 절연층(150) 상에 적층되며, 제2 회로(151)를 커버하여 보호할 수 있다. 솔더 레지스트의 일부는 개구되어, 개구 영역에 의하여 제2 회로(151) 일부가 노출될 수 있다.
노출된 제2 회로(151)에는 솔더볼과 같은 접속부(170)가 형성될 수 있고, 접속부(170) 상에는 칩과 같은 전자부품(180)이 실장될 수 있다.
제2 실시예
도 6은 본 발명의 제2 실시예에 따른 패키지기판을 나타낸 도면이고, 도 7 내지 도 10은 본 발명의 제2 실시예에 따른 패키지기판을 제조하는 방법을 나타낸 도면이다.
도 6 내지 도 10을 참조하면, 본 발명의 제2 실시예에 따른 패키지기판은, 유리층(110), 금속부(120), 절연부(130), 제1 절연층(140) 및 제2 절연층(150)을 포함할 수 있다. 유리층(110)에는 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)이 형성될 수 있다.
도 6을 참조하면, 본 발명의 제2 실시예에서는 상술한 제1 실시예에서와 달리, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)이 제1 절연층(140)을 관통하지 않는다. 즉, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 유리층(110)만을 관통한다.
도 7을 참조하면, 유리층(110)의 일면에 제1 홈(111)이 형성되고, 유리층(110)의 타면에 제2 홈(112)이 형성된다.
제1 홈(111)과 제2 홈(112)은 각각 복수로 형성될 수 있고, 복수의 제1 홈(111)은 불연속적으로 배치되고, 복수의 제2 홈(112) 역시 불연속적으로 형성될 수 있다.
제1 홈(111)과 제2 홈(112) 각각은 유리층(110)의 측면을 따라 배열될 수 있다. 즉, 제1 홈(111)과 제2 홈(112) 각각은 유리층(110)의 측면으로부터 소정의 간격으로 이격되도록 배치될 수 있다.
제1 홈(111)의 일부와 제2 홈(112)의 일부는 서로 중첩될 수 있다. 중첩되는 영역의 크기는 복수의 제1 홈(111)(또는 복수의 제2 홈(112))에 대해 모두 동일할 필요는 없다. 다만, 중첩되는 영역의 크기가 하나의 제1 홈(111)(또는 제2 홈(112))의 면적보다 작을 수 있다.
제1 홈(111)과 제2 홈(112)의 깊이 각각이 유리층(110)의 두께보다 작고, 제1 홈(111)의 깊이와 제2 홈(112)의 깊이 합이 유리층(110) 두께 이상이라면, 제1 홈(111)과 제2 홈(112)이 중첩됨에 따라, 중첩된 영역에 대해서는 유리층(110)이 완전히 관통된다.
도 8을 참조하면, 제1 홈(111)과 제2 홈(112) 내에 금속부(120)가 형성된다. 금속부(120)는 제1 홈(111)과 제2 홈(112)을 완전히 충전하거나, 제1 홈(111)과 제2 홈(112) 각각의 내부 일부만을 충전할 수 있다. 이러한 금속부(120)는 유리층(110)에 매립됨으로써 유리층(110)에 강성을 부여할 수 있다.
금속부(120)는 복수로 형성될 수 있다. 제1 홈(111)의 일부는 제2 홈(112)의 일부가 서로 중첩되면, 금속부(120)는 유리층(110)의 일면과 타면에 대해 지그재그로 배열될 수 있다.
도 9를 참조하면, 유리층(110)의 일면에는 제3 홈(113)이 형성되고, 유리층(110)의 타면에는 제4 홈(114)이 형성될 수 있다.
제3 홈(113)은 제1 홈(111)과 연결되도록 유리층(110)의 일면에 형성된다. 제1 홈(111)과 제3 홈(113)은 복수로 형성될 수 있고, 복수의 제1 홈(111)과 복수의 제3 홈(113)은 서로 교대로 연속적으로 배치될 수 있다.
제4 홈(114)은 제2 홈(112)과 연결되도록 유리층(110)의 타면에 형성된다. 제2 홈(112)과 제4 홈(114)은 복수로 형성될 수 있고, 복수의 제2 홈(112)과 복수의 제4 홈(114)은 서로 교대로 연속적으로 배치될 수 있다.
제3 홈(113)의 일부는 제2 홈(112)의 일부와 중첩되고, 제4 홈(114)의 일부는 제1 홈(111)의 일부와 중첩될 수 있다. 이 경우, 제1 홈(111)과 제3 홈(113)에 의하여 이루어지는 연속 홈부와 제2 홈(112)과 제4 홈(114)에 의하여 이루어지는 연속 홈부는, 서로 중첩될 수 있다.
유리층(110)의 관점에서 보면, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)에 의하여 유리층(110)이 내부영역과 외부영역으로 분리될 수 있다. 상술한 바와 같이, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)은 유리층(110)의 일측에서 발생한 크랙이 유리층(110) 전체 영역으로 확산되는 것을 방지할 수 있다.
도 10을 참조하면, 제3 홈(113) 및 제4 홈(114)에 절연부(130)가 형성된다. 절연부(130)의 수지재로는 상술한 제1 절연층(140)과 제2 절연층(150)의 재료가 동일하게 사용 될 수 있고, 제1 절연층(140) 및/또는 제2 절연층(150)과 동일한 재질로 이루어질 수 있다.
특히, 절연부(130)는 제1 절연층(140)이 유리층(110) 상에 적층되면서 제3 홈(113)과 제4 홈(114) 내부로 유입되어 형성될 수 있다. 이 경우, 절연부(130)는 제1 절연층(140)과 일체로 이루어질 수 있다.
한편, 제2 절연층(150)은 제1 절연층(140) 상에 적층되고, 본 실시예에서는 제2 절연층(150)이 유리층(110)의 홈을 채우지 않는다.
제1 홈(111), 제2 홈(112)에 금속부(120)가 형성되고, 제3 홈(113), 제4 홈(114)에 절연부(130)가 형성되면, 제1 홈(111)과 제3 홈(113)에 의해 이루어지는 연속 홈부, 그리고 제2 홈(112)과 제4 홈(114)에 의해 이루어지는 연속 홈부는, 금속부(120) 또는 절연부(130)로 채워지게 된다.
상술한 바와 같이, 이러한 연속 홈부는 크랙 전이 방지 기능을 가질 수 있는 동시에, 특히 금속부(120)에 의하여 유리층(110)이 높은 강성을 가질 수 있다. 유리층(110)이 높은 강성을 가짐으로써, 패키지기판의 워피지(warpage) 문제가 저감될 수 있다.
다시 도 6을 참조하면, 본 발명의 실시예에 따른 패키지 기판은 제1 회로(141), 관통비아(142), 제2 회로(151), 비아(152), 솔더 레지스트층(160), 접속부(170) 등을 더 포함할 수 있다. 다만, 상기 구성에 대해서는 제1 실시예에서 설명한 것이 그대로 적용될 수 있으므로, 여기서는 설명을 생략하기로 한다.
제3 실시예
도 11은 본 발명의 제3 실시예에 따른 패키지기판이다.
도 11을 참조하면, 본 발명의 제3 실시예에 따른 패키지기판은, 유리층(110), 금속부(120), 절연부(130), 제1 절연층(140) 및 제2 절연층(150)을 포함할 수 있다. 유리층(110)에는 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114)이 형성될 수 있다.
본 실시에에서는, 제1 홈(111), 제2 홈(112), 제3 홈(113) 및 제4 홈(114) 각각의 단면적은 상기 유리층(110)의 내측으로 갈수록 작아지는 패키지기판. 즉, 제1 홈(111)과 제3 홈(113)의 횡단면적은 유리층(110)의 내측으로 갈수록 작아지고, 제1 홈(111)과 제3 홈(113)의 종단면 형상은 역사다리꼴 또는 역삼각형과 유사할 수 있다. 또한, 제2 홈(112)과 제4 홈(114)의 횡단면적은 유리층(110)의 내측으로 갈수록 작아지고, 제2 홈(112)과 제4 홈(114)의 종단면 형상은 정사다리꼴 또는 이등변삼각형 과 유사할 수 있다.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 유리층
111: 제1 홈
112: 제2 홈
113: 제3 홈
114: 제4 홈
120: 금속부
130: 절연부
140: 제1 절연층
141: 제1 회로
142: 관통비아
150: 제2 절연층
151: 제2 회로
152: 비아
160: 솔더 레지스트층
170: 접속부
180: 전자부품

Claims (15)

  1. 유리층;
    상기 유리층의 일면에 형성되는 제1 홈;
    상기 유리층의 타면에 형성되는 제2 홈;
    상기 제1 홈 및 상기 제2 홈 내부에 형성되는 금속부;
    상기 유리층의 상기 일면에 상기 제1 홈과 연결되도록 형성되는 제3 홈;
    상기 유리층의 상기 타면에 상기 제2 홈과 연결되도록 형성되는 제4 홈; 및
    상기 제3 홈 및 상기 제4 홈 내부에 형성되는 절연부를 포함하는 패키지기판.
  2. 제1항에 있어서,
    상기 제1 홈과 상기 제3 홈은 상기 유리층의 측면을 따라 상기 유리층의 가장자리에 형성되고,
    상기 제2 홈과 상기 제4 홈은 상기 유리층의 측면을 따라 상기 유리층의 가장자리에 형성되는 패키지기판.
  3. 제1항에 있어서,
    상기 제1 홈과 상기 제3 홈은 교대로 연속적으로 형성되고,
    상기 제2 홈과 상기 제4 홈은 교대로 연속적으로 형성되는 패키지 기판.
  4. 제1항에 있어서,
    상기 제1 홈의 일부는 상기 제2 홈의 일부와 중첩되는 패키지기판.
  5. 제1항에 있어서,
    상기 제3 홈의 일부는 상기 제2 홈의 일부와 중첩되고,
    상기 제4 홈의 일부는 상기 제1 홈의 일부와 중첩되는 패키지기판.
  6. 제1항에 있어서,
    상기 유리층의 상기 일면 및 상기 타면 각각에 적층되는 제1 절연층을 포함하는 패키지기판.
  7. 제6항에 있어서,
    상기 절연부는 상기 제1 절연층이 상기 제3 홈 및 상기 제4 홈에 삽입되어 형성되는 패키지기판.
  8. 제6항에 있어서,
    상기 제1 절연층 상에 적층되는 제2 절연층을 더 포함하는 패키지기판.
  9. 제8항에 있어서,
    상기 제1 홈, 상기 제2 홈, 상기 제3 홈 및 상기 제4 홈은 각각 상기 제1 절연층을 관통하여 형성되고,
    상기 절연부는 상기 제2 절연층이 상기 제3 홈 및 상기 제4 홈에 삽입되어 형성되는 패키지기판.
  10. 제8항에 있어서,
    상기 제1 절연층 표면에 형성되는 제1 회로를 더 포함하고,
    상기 제1 회로는 상기 금속부와 동일한 금속으로 형성되는 패키지기판.
  11. 제10항에 있어서,
    상기 제1 회로와 연결되고, 상기 유리층 및 상기 제1 절연층을 관통하여 형성되는 관통비아를 더 포함하는 패키지 기판.
  12. 제10항에 있어서,
    상기 제2 절연층 표면에 형성되는 제2 회로; 및
    상기 제1 회로와 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 패키지기판.
  13. 제12항에 있어서,
    상기 제2 회로를 커버하도록 상기 제2 절연층 상에 적층되는 솔더 레지스트층을 더 포함하는 패키지기판.
  14. 제1항에 있어서,
    상기 제1 홈, 상기 제2 홈, 상기 제3 홈 및 상기 제4 홈 각각의 단면적은 상기 유리층의 내측으로 갈수록 작아지는 패키지기판.
  15. 제1항에 있어서,
    상기 유리층은 상기 제1 홈, 상기 제2 홈, 상기 제3 홈 및 상기 제4 홈에 의하여 내부영역과 외곽영역으로 분리되는 패키지기판.
KR1020160003747A 2016-01-12 2016-01-12 패키지기판 KR102450599B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160003747A KR102450599B1 (ko) 2016-01-12 2016-01-12 패키지기판
JP2016233647A JP6786765B2 (ja) 2016-01-12 2016-11-30 パッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160003747A KR102450599B1 (ko) 2016-01-12 2016-01-12 패키지기판

Publications (2)

Publication Number Publication Date
KR20170084562A true KR20170084562A (ko) 2017-07-20
KR102450599B1 KR102450599B1 (ko) 2022-10-07

Family

ID=59365370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160003747A KR102450599B1 (ko) 2016-01-12 2016-01-12 패키지기판

Country Status (2)

Country Link
JP (1) JP6786765B2 (ko)
KR (1) KR102450599B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020185023A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이의 제조방법
WO2020185021A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11981501B2 (en) 2020-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070063324A (ko) 2005-12-14 2007-06-19 현대자동차주식회사 도어개폐장치
JP2010258310A (ja) * 2009-04-27 2010-11-11 Ngk Spark Plug Co Ltd コンデンサ及びその製造方法、配線基板
US20120313226A1 (en) * 2011-06-08 2012-12-13 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device and manufacturing method thereof
JP2015095654A (ja) * 2013-11-11 2015-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070063324A (ko) 2005-12-14 2007-06-19 현대자동차주식회사 도어개폐장치
JP2010258310A (ja) * 2009-04-27 2010-11-11 Ngk Spark Plug Co Ltd コンデンサ及びその製造方法、配線基板
US20120313226A1 (en) * 2011-06-08 2012-12-13 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device and manufacturing method thereof
JP2015095654A (ja) * 2013-11-11 2015-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
KR20150054171A (ko) * 2013-11-11 2015-05-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020185023A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이의 제조방법
WO2020185021A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11981501B2 (en) 2020-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Also Published As

Publication number Publication date
KR102450599B1 (ko) 2022-10-07
JP6786765B2 (ja) 2020-11-18
JP2017126739A (ja) 2017-07-20

Similar Documents

Publication Publication Date Title
KR102450599B1 (ko) 패키지기판
KR101629435B1 (ko) 인쇄회로기판 및 그 제조방법
US9048229B2 (en) Printed wiring board
JP6168567B2 (ja) 印刷回路基板及びその製造方法
TWI511635B (zh) 印刷佈線板
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20150319852A1 (en) Printed circuit board, printed circuit board strip and manufacturing method thereof
KR20230151963A (ko) 패키지기판 및 그 제조 방법
KR102333081B1 (ko) 인쇄회로기판
KR20200055415A (ko) 인쇄회로기판 및 이를 포함하는 패키지 구조물
JP5103805B2 (ja) 発光装置及びその製造方法
US9674944B2 (en) Printed circuit board and manufacturing method thereof
KR102470168B1 (ko) 패키지기판
JP2018148126A (ja) 配線基板、及び配線基板の製造方法
CN112996237A (zh) 印刷电路板
KR102442388B1 (ko) 패키지기판 및 그 제조방법
JP2016213422A (ja) プリント配線板及びその製造方法
KR20230018926A (ko) 회로기판
KR20140078291A (ko) 인쇄회로기판
KR20170047774A (ko) 인쇄회로기판 및 그 제조방법
JP2019004077A (ja) 配線基板
KR20140131499A (ko) 인쇄회로기판
JP2014045018A (ja) プリント配線板
KR20160098875A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right