KR20160098875A - 인쇄회로기판 - Google Patents

Abstract

본 발명은 인쇄회로기판에 관한 것이다.
본 발명의 인쇄회로기판은, 비아 또는 관통홀이 구비된 절연층; 상기 절연층 상에 형성되며, 패턴을 형성하여 상기 비아 또는 관통홀과 접속되는 패드가 구비된 회로층; 상기 절연층 중 최외층 절연층 상에 복개되는 솔더 레지스트층;을 포함하고, 상기 회로층은 이종의 금속층이 적층된 바이메탈(bimetal) 형태로 구성된다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것으로, 보다 자세하게는 열팽창계수(CTE)가 다른 회로층에 의해 휨(warpage)을 최소화한 인쇄회로기판에 관한 것이다.

최근 전자제품이 경박 단소화됨에 따라 전자제품에 내장되는 인쇄회로기판의 박형화도 동시에 진행되고 있다. 인쇄회로기판은 메인보드와 전기적 연결을 위한 솔더링 공정시 솔더볼을 통해 접할될 때 휨의 중요성이 대두되고 있다.

이와 같은 휨(warpage)은 인쇄회로기판의 솔더링 공정에서 솔더볼이 인쇄회로기판의 솔더볼 패드에 형성되지 않을 수 있고, 메인보드와 인쇄회로기판 사이에서 솔더볼이 접합되지 않아 접합 부위가 도통되지 않는 불량이 야기될 수 있으며, 완제품의 이송시 또는 몰딩 공정에서 동작 오류가 발생될 수 있다.

또한, 최근의 인쇄회로기판은 박형화에 대응하기 위하여 코어가 없는 코어리스(coreless) 구조나 비대칭 구조의 박판으로 제작됨에 따라 일반적인 인쇄회로기판보다 과도한 휨이 발생될 수 있다. 이러한 인쇄회로기판의 휨 발생이 문제가 되는 이유는 인쇄회로기판에 칩 실장시 주로 AP(Application Processor)와 메모리 등을 POP(Package On Package) 형태로 패키징하게 되는 데, 상부 패키지와 하부 패키지가 솔더볼에 의해 접합시 패키지 간의 휨 발생으로 인하여 솔더링 온도 상승시에는 접합 불량 또는 브릿지 불량이 발생될 수 있고, 솔더링 온도 하강시에는 솔더볼의 크랙 불량이 발생될 수 있다.

국제특허공개공보 WO2010-058443호

본 발명은 종래 인쇄회로기판에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판의 회로층을 열팽창계수(CTE)가 다른 이종의 금속 재질로 형성하여 패키지 구성시 휨을 제어할 수 있도록 한 인쇄회로기판이 제공됨에 발명의 목적이 있다.

또한, 본 발명의 다른 목적은 열팽창계수(CTE)가 다른 이종의 금속 재질로 형성된 회로층이 인쇄회로기판의 하부측에 배치되어 패키지 구성시 휨을 제어할 수 있도록 한 인쇄회로기판이 제공됨에 있다.

본 발명의 상기 목적은, 코어층과 절연층에 형성되어 비아 또는 관통홀을 통해 전기적으로 접속된 회로층이 이종의 금속층이 적층된 바이메탈(bimetal) 형태로 구성되고, 이종의 금속층이 적층된 회로층이 AP를 비롯한 전자부품의 실장면과 먼 하부측에 배치됨에 의해서 인쇄회로기판의 전체적인 휨 발생량이 60㎛ 이하로 제어되도록 한 인쇄회로기판이 제공됨에 의해서 달성된다.

상기 이종의 금속층은 열팽창계수가 서로 다른 구리 또는 인바의 금속층으로 구성되며, 인쇄회로기판의 하부측에 형성된 회로층 중 어느 하나의 회로층에 형성되거나, 인쇄회로기판의 하부측에 형성된 회로층 중 두 개 이상의 회로층에 동시에 형성된다.

본 발명의 또다른 목적은, 인바와 구리 금속층이 순차로 적층된 이종의 금속층을 형성하는 인쇄회로기판 제조방법이 제공됨에 의해서 달성된다.

이때, 캐리어를 이용하여 구리 금속층과 인바의 이종의 금속층의 적층 순서를 변경할 수 있고, 코어가 없는 인쇄회로기판을 제조할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판은 코어층이 구비된 인쇄회로기판의 경우 코어층 하부측에 형성된 회로층 중 하나 이상의 회로층이 이종의 금속층이 적층됨으로써, 전체적인 휨 발생량을 감소시킬 수 있다.

또한, 본 발명의 인쇄회로기판은, 이종의 금속층이 적층된 회로층을 구리와 인바의 적층 구조로 형성함으로써, 회로층의 전기 전도성을 유지하면서 열팽창계수의 차이에 따른 휨 발생량을 제어할 수 있다.

그리고, 본 발명은 이종의 금속층으로 구성된 회로층에서 구리 대비 인바 비율을 조절하여 POP 기판 또는 AP 실장용 패키지에 적용 가능한 인쇄회로기판이 제공될 수 있다.

도 1은 본 발명에 따른 인쇄회로기판의 일실시예 단면도.
도 2는 본 발명에 따른 인쇄회로기판의 다른 실시예 단면도.
도 3은 인쇄회로기판의 POP(Package On Package) 구조도.
도 4는 도 1과 도 2에 도시된 인쇄회로기판의 휨 발생량에 대한 그래프.
도 5는 본 발명에 따른 인쇄회로기판의 제조방법.
도 6은 본 발명에 따른 인쇄회로기판의 다른 제조방법.
도 7은 본 발명에 따른 코어리스 인쇄회로기판의 제조방법.

본 명세서에 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로서, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

본 발명에 따른 인쇄회로기판의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.

다음, 도 1은 본 발명에 따른 인쇄회로기판의 일실시예 단면도이다. 본 실시예의 인쇄회로기판은 회로패턴과 절연층이 교대로 적층된 6층의 인쇄회로기판을 예로 하여 설명한다.

도시된 바와 같이, 본 실시예의 인쇄회로기판(100)은 코어층(110)과, 코어층(110)에 적층된 절연층(120)과, 상기 코어층(110)과 절연층(120) 상에 형성된 회로층(130)과, 상기 절연층(120) 중 최외측 절연층(120) 상에 복개되는 솔더 레지스트층(140)으로 구성된다.

또한, 상기 회로층(130)은 절연층(120)과 코어층(110)에 형성된 비아(125) 또는 관통홀을 통해 전기적으로 연결될 수 있다. 상기 비아(125)와 관통홀의 내부에는 회로층(130)과 동일한 금속 재질로 이루어진 금속층이 충진되어 전기적 연결 통로로 이용될 수 있다.

코어층(110)과 절연층(120)은 레진, 에폭시 등의 절연재로 구성되며, 코어층(110)의 경우에는 글라스 크로스(glass cloth) 또는 페브릭 크로스(febric cloth)로 구성된 심재(111)에 절연재가 함침되어 휨에 대응할 수 있는 강성이 부여될 수 있다.

절연층(120)은 코어층(110)의 상부와 하부에 대칭을 이루어 적층되며 코어층(110)을 중심으로 상부에 적층된 절연층(120)은 상부면에 회로층(130)이 구비되고, 하부에 적층된 절연층(120)은 하부면에 회로층(130)이 구비될 수 있다.

한편, 최외층의 절연층(120) 상에는 개구(141)가 형성된 솔더 레지스트층(140)이 구비되며, 개구(141)를 제외한 영역에 형성된 회로층(130)과 절연층(120)의 상면을 보호할 수 있다.

상기 회로층(130)은 코어층(110)과 절연층(120)의 상면 또는 하면에 소정의 패턴으로 형성되며, 비아 또는 관통홀과 접속되는 패드(131)가 구비된다.

이와 같이 구성된 본 실시예의 인쇄회로기판(100)은 코어층(110)을 중심으로 하부에 적층된 절연층(120) 간에 배치된 회로층(130)이 이종의 금속층(130a, 130b)이 순차적으로 적층된다. 이때, 이종의 금속층(130a, 130b)은 열팽창계수(CTE)가 서로 다른 금속층으로 구성될 수 있다.

상기 회로층(130)에 대하여 좀 더 구체적으로 설명하면, 인쇄회로기판(100)은 회로층(130)을 기준으로 적층수를 표시하는 데, 상부에서부터 다수의 패드(131)가 구비된 회로층(130)을 기준으로 각 레이어별로 L1, L2, L3,...L6의 적층 레이어로 표시될 수 있다.

본 실시예의 인쇄회로기판(100)은 코어층(110)의 하부측에 배치된 회로층(130), 즉 L4 이하의 절연층(120)에 형성된 회로층(130)이 이종의 금속층으로 구성되며, 본 실시예에서는 코어층(110)의 하면과 접한 L4가 열팽계수가 서로 다른 금속층으로 구성된 것을 예로 들어 설명하기로 한다.

열팽창계수가 서로 다른 이종의 금속층(130a, 130b)은 다른 레이어를 구성하는 금속재인 구리(Cu)외에 인바(invar)의 적층 구조로 이루어진다. 즉, 본 실시예는 L4가 열팽창계수가 비교적 큰 구리 금속층(130b)과 열팽창계수를 거의 가지지 않는 인바 금속층(130a)이 적층된다. 구리(Cu)와 인바(invar)는 코어층(110)에 구리가 접합되게 적층될 수 있고, 코어층(110)에 인바가 적층되게 접합될 수 있다.

여기서, 인바(invar)는 니켈(Ni)과 철(Fe)의 합금으로 니켈이 38% 내지 42%의 함량을 가지고, 열팽창계수(CTE)가 매우 작기 때문에 외부에서 가해지는 열에 의해 열팽창률을 작게 유지할 수 있기 때문에 구리와 접합 위치에 따라 코어층(110)의 하부측 휨 정도를 제어할 수 있다.

이때, 이종의 금속층(130a, 130b)으로 이루어진 회로층(130)을 인쇄회로기판(100)의 코어층(110) 하부측에 배치하는 이유는, 도 1과 같이 패키지를 구성하는 인쇄회로기판에 실장되는 AP를 비롯한 전자부품과 멀어질수록 휨의 감소 효과가 증가되기 때문이다.

특히, 인쇄회로기판(100) 상에 AP가 실장된 패키지에서는 AP의 구동시 발열량이 크기 때문에 스마일 형태(+ 방향)의 휨 발생시 코어층(110)의 하부측에서 크라잉 형태(- 방향)로 응력이 발생되어 전체적인 휨 응력이 감쇄될 수 있다.

한편, 도 2는 본 발명에 따른 인쇄회로기판의 다른 실시예 단면도이다.

도시된 바와 같이, 본 실시예의 인쇄회로기판(100)은 코어층(110)의 하부측에 배치된 회로층(130) 중 L4와 L6의 회로층(130)이 이종의 금속층(130a, 130b)으로 구성된다.

L4와 L6의 회로층(130)은 각각 구리 - 인바 또는 인바 - 구리의 적층 순서로 금속층이 적층될 수 있다. 또한, L4에 이종의 금속층(130a, 130b)이 적층된 순서와 반대의 순서로 적층될 수 있다.

본 실시예의 인쇄회로기판(100)은 도 3에 도시된 실시예에 비해 이종의 금속층으로 이루어진 회로층(130)이 더 형성됨에 따라 크라잉 형태(- 방향)의 응력이 더 강하게 작용하게 할 수 있다.

따라서, 본 실시예의 인쇄회로기판은 휨 발생이 비교적 큰 AP 실장용 패키지에 주로 적용될 수 있으며, POP 구조에서 AP 실장용 패키지가 주로 하부 패키지에 적용됨에 따라 하부 패키지용 인쇄회로기판으로 적용될 수 있다.

본 실시예의 인쇄회로기판(100)은 이종의 금속층으로 이루어진 회로층(130)의 배치 구조만 도 1에 도시된 실시예와 차이가 있을 뿐 다른 동일한 구성요소와 구조로 이루어짐에 따라 중복된 상세한 설명은 생략하였고, 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.

도 3은 인쇄회로기판의 POP(Package On Package)기판 구조도이다.

도시된 바와 같이, 상부 패키지(250)는 AP(Application Processor) 또는 반도체 메모리와 수동소자 등이 인쇄회로기판에 실장된 패키지 기판이고, 하부 패키지 기판과 결합하여 POP(Package On Package) 형태로 적층된 패키지 구조로 이루어질 수 있다.

본 실시예의 POP 기판(200)은 상부 패키지(250)와 하부 패키지(260)가 순차적으로 적층됨에 있어 각 패키지를 형성하는 인쇄회로기판들은 솔더볼(230)에 의해 접속된다. 이때, 상부 패키지(250) 또는 하부 패키지(260)는 인쇄회로기판의 상부가 수지재에 의해 복개된 몰딩부가 형성될 수 있다.

상기 상부,하부 패키지(250, 260)에 적용되는 인쇄회로기판은 동박이 양측면에 형성된 동박적층판(CCL)에 텐팅(tenting) 공법 또는 MSAP 공법을 이용하여 회로패턴을 형성하고, 각 회로패턴을 비아 또는 관통홀을 통해 연결한 후 최외층에 솔더 레지스트층을 도포하여 제작된다.

이러한 인쇄회로기판(100)은 2L(layer), 4L, 6L 등의 다층으로 적층되고, 상면에 AP, IC 등의 능동소자 또는 메모리 MLCC 등의 수동소자가 실장되며, 능동소자 또는 수동소자가 실장된 인쇄회로기판(100)들은 상호 적층됨에 의해서 휴대기기에 내장 가능한 고밀도, 박형화의 POP 형태의 패키지로 구성될 수 있다.

그러나, 상부 패키지와 하부 패키지에 적용되는 인쇄회로기판(100)은 고밀도와 박형화에 의해서 휨에 취약하고, 이로 인해서 상부 패키지와 하부 패키지가 각기 (+) 방향(스마일 형태)과 (-) 방향(크라잉 형태)으로 휨이 발생되어 패키지(210)(220) 간의 전기적 접속이 어려울 수 있다.

즉, 각 패키지에 실장되는 전자부품의 종류에 따라 인쇄회로기판과 전자부품 간의 열팽창계수(CTE)의 차이 또는 상부 패키지(250)와 하부 패키지(260)에 실장된 전자부품 간의 열팽창계수의 차이에 의해서 고온 또는 저온에서 휨 변형량이 다르거나 휨이 반대 방향으로 발생될 수 있다.

하부 패키지(260)에는 이종의 금속층으로 구성된 회로층이 구비된 인쇄회로기판이 바람직할 수 있다. 이때 이종의 금속층은 회로층 중에서 상부 패키지와 멀리 떨어진 위치에 형성될수록 패키지 과정에서 기판 휨방지 효과가 더 있다. 보다 자세한 효과에 대해서는 도 4에서 다시 설명하도록 한다.

하부 패키지(260)에 적용되는 이종의 금속층을 구비한 인쇄회로기판(100)은 열팽창계수가 큰 AP의 솔더링 공정시 또는 패키지간의 적층 공정에서 인쇄회로기판의 휨을 방지(저감)할 수 있다.

한편, 도 4는 도 1과 도 2에 도시된 인쇄회로기판의 휨 발생량에 대한 그래프이다.

도시된 바와 같이, 도 1과 도 2에 도시된 실시예의 인쇄회로기판(100)은 이종의 금속층이 적용되지 않은 종래의 인쇄회로기판(A)에 비해 L4 회로층 또는 L4와 L6 회로층이 동시 적용된 인쇄회로기판의 휨 발생량이 현저히 작게 발생되는 것을 볼 수 있다.

즉, AP 실장용 패키지에 적용되거나 하부 패키지에 적용되는 인쇄회로기판은 스마일 형태(+ 방향)로 주로 휨이 발생되는 데, 인바를 포함한 이종의 금속층(130a, 130b)으로 이루어진 회로층(130)이 적용된 인쇄회로기판은 인바의 열팽창계수에 기인하여 크라잉 형태(- 방향)으로 응력이 작용함에 따라 휨 발생량을 개선할 수 있다.

이때, 이종의 금속층이 적용되지 않은 종래 인쇄회로기판에 비해 L4의 회로층에 서로 다른 열팽창계수를 갖는 이종의 금속층 적용시 약 34%의 휨 발생량을 감소시킬 수 있고, L4와 L6의 회로층에 이종의 금속층을 동시에 적용시 약 57%의 휨 발생량을 감소시킬 수 있다.

또한, 표 1은 도 1과 도 2에 도시된 실시예의 인쇄회로기판에서 이종의 금속층 적용시 구리 대비 인바의 비율에 따른 휨 발생량을 기재한 표이다.

표 1에 기재된 바와 같이, 도 3과 도 4에 도시된 실시예의 인쇄회로기판은 L1이 전자부품 실장면측이고, L6가 전자부품 실장면의 반대면측 회로층으로 할 때, 전자부품 실장면에서 먼 거리의 L6에 이종의 금속층으로 인바를 적용하면 휨 발생량이 감소되는 것을 알 수 있다.

이때, 본 실시예의 인쇄회로기판은 이종의 금속층이 적용된 회로층(130)에 구리 대비 인바의 비율이 50% 이상일 때 인쇄회로기판의 휨 발생량이 60㎛ 이하로 제어됨을 알 수 있다.

인쇄회로기판의 휨 발생량은 인쇄회로기판으로 초음파를 송신하고, 기판에 반사되어 돌아오는 초음파를 수신되는데 걸리는 시간을 측정하여 판단할 수 있다. 또는, 모아레(moire) 현상을 이용한 격자무늬의 반사된 이미지를 분석하여 휨발생량을 측정할 수 있다.

본 실시예의 인쇄회로기판(100)에서 코어층(110)을 중심으로 그 하부측, 즉 L4 내지 L6 회로층 중 어느 하나의 회로층(130)을 이종의 금속층으로 형성할 때, 휨 발생량이 60㎛ 이하로 제어되도록 하는 이유는 하부 패키지와 상부 패키지의 접합시 각 패키지의 휨 발생에 따른 솔더볼의 접합 불량이나 솔더볼의 크랙 불량을 방지할 수 있는 범위의 휨 발생량의 제한 범위이기 때문이다.

휨발생은 베어 인쇄회로기판(100) 자체에서 측정할 수 있지만, POP 구조를 이루면서 휨발생량이 증대하기 때문에 POP 구조에서 휨발생량을 측정하는 것이 보다 바람직할 수 있다.

한편, 이종의 금속층으로 이루어진 회로층(130)을 100% 인바로 구성하지 않는 이유는, 휨 발생량은 최소로 할 수 있으나 전기 전도성이 구리가 우수함에 따라 회로층이 양호한 전기 전도도를 가지도록 하기 위함이다. 따라서, 이종의 금속층으로 이루어진 회로층의 구리 대비 인바 비율은 최대 90% 이내로 제한하는 것이 바람직하다.

이와 같이 구성된 본 실시예의 인쇄회로기판(100)은 코어층(110)이 구비된 인쇄회로기판에 대하여 설명하였으나, 이에 국한되는 것은 아니고 코어층이 없은 코어리스 형태의 인쇄회로기판도 하부측(L4 내지 L6)의 회로층이 이종의 금속층으로 이루어진 회로층으로 구성될 수 있다.

이하는 본 발명에 따른 인쇄회로기판을 제조하는 방법에 대해 설명하도록 한다. 도 5는 본 발명에 따른 인쇄회로기판의 제조방법이고, 도 6은 본 발명에 따른 인쇄회로기판의 다른 제조방법이고, 도 7은 본 발명에 따른 코어리스 인쇄회로기판의 제조방법이다.

먼저, 도 5에 도시된 바와 같이, 인쇄회로기판(100)은 코어층(110) 일면에 인바 금속층(130a)을 적층할 수 있다. 인바 금속층(130a)은 스크린 인쇄 방법, 무전해 도금 또는 전해 도금을 이용하여 코어층(110)에 형성할 수 있다.

코어층(110)은 글라스 크로스(glass cloth) 또는 페브릭 크로스(febric cloth)로 구성된 심재(111)에 절연재가 함침되어 휨에 대응할 수 있는 강성이 부여될 수 있다.

인바 금속층(130a)은 코어층(110)에 비아를 형성하기 위해 에칭(etching)공정을 수행하여 선택적으로 제거시킬 수 있다.

에칭에 의해 노출된 코어층(110) 영역에 레이저 가공 또는 CNC 가공에 의해 비아홀을 형성하고 도전성 금속을 충진하여 비아를 형성할 수 있다.

비아홀에는 홀 가공공정에서 비아홀 내측면에 잔존하는 불순물들을 제거하기 위해 디스미어 공정을 수행할 수 있다.

디스미어 공정 이후에, 무전해 도금 및 전해도금을 수행하여 비아홀을 금속재료를 충진시켜 비아를 형성할 수 있다.

이 후, 코어층(110) 양면에 구리 금속층(130b)을 적층시킨다. 이때, 인바 금속층(130a)이 적층된 부분에는 구리 금속층(130b)이 더 적층되면서 이종의 금속층이 겹치게 형성된 즉, 바이메탈 구조의 금속층이 형성될 수 있다.

구리 금속층(130b)은 드라이 필름(D/F)을 이용하여, 예컨대 CVD(chemical vapor deposition) PVD(Physical Vapor Deposition) 등의 기상증착방법, 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법으로 회로층(130)을 형성할 수 있다.

이와 같이 형성된 회로층(130)은 그 용도에 따라 접지영역과 연결되는 접지회로, 전원과 연결되는 전원회로 또는 전기적 신호를 전달시키는 신호회로 등으로 구성될 수 있다.

다음으로, 회로층이 형성된 절연층을 순차로 반복 적층시켜 다층의 빌드업구조의 다층 인쇄회로기판을 형성할 수 있다. 빌드업층에 구비된 회로층은 상기 설명한 공지의 방법에 의해 형성될 수 있다.

또한, 빌드업층은 절연층을 관통하여 형성된 비아가 형성되어 절연층 상하에 형성된 회로층(130)을 전기적으로 연결시킬 수 있다.

한편, 코어층(110) 하부에 형성된 빌드업층의 최외곽 회로층에는 이종의 금속층이 형성되는 공정이 더 포함될 수 있다. 예를 들어, 금속층이 6층(L1~ L6)으로 구성된 인쇄회로기판은 코어층 하부에 형성된 L4 회로층 또는/및 L6 회로층에 이종의 금속층으로 구성될 수 있다. 이로 인해, 인쇄회로기판은 외력이 가해지더라도 이종의 금속층에 의해 응력을 분산시킬 수 있어 휨을 방지할 수 있다.

최외곽층의 절연층(120) 상에는 개구(141)가 형성된 솔더 레지스트층(140)을 도포할 수 있다. 솔더 레지스트층(140)은 개구(141)를 제외한 영역에 형성된 회로층(130)과 절연층(120)의 상면을 보호할 수 있다.

도 6은 코어층(110)에 각각 구리 금속층(130b)과 인바 금속층(130a)을 차례로 적층하기 위해 캐리어(150)가 사용되는 것을 나타낸다. 이하에서는 도 5에 도시된 공법과 동일한 방법에 대해서는 간략히 기술하며, 차이점을 중심으로 설명하도록 한다.

먼저, 코어층(110) 양면에 인바 금속층(130a)를 적층하고, 그 상부에 차례대로 구리 금속층(130b)를 적층한다. 그리고, 구리 금속층을 적층하여 도 5d와 같은 인소회로기판의 전구체를 형성시킬 수 있다.

캐리어(150)는 회로층의 미세화 및 박막화 경향에 있어서, 이종의 금속층 적층이 어려운 경우에 활용될 수 있다.

이종의 금속층은 단일 금속층에 비해 적층시 접촉 불량등이 야기될 수 있으므로, 캐리어(150)를 이용하여 먼저 인바 금속층(130a) 및 구리 금속층(130b)을 이중으로 적층시켜 이종의 금속층의 균일함을 보장할 수 있는 것이다.

도 6에 도시된 인쇄회로기판 제조방법은, 인바 금속층(130a)과 구리 금속층(130b)를 캐리어(150) 상부에 차례로 적층하면서 이종의 금속층을 먼저 형성하고, 코어층(110) 및 구리 금속층(150b)를 순차 적층시키는 구조이다. 이때, 캐리어에 의해 이종의 금속층을 형성할 수 있기 때문에 박판의 금속층 형성시 다른 공정에 의한 영향을 최소화 시킬 수 있는 이점이 있다.

도면에서는, 코어층(110)의 일면에는 구리 금속층(130b)과 인바 금속층(130a)이 순차적으로 적층된 것이 도시되어 있으나, 그 순서를 달리해도 관계없다.

구리 금속층(130b)이 적층된 절연층을 적층시켜 다층구조의 인쇄회로기판을 형성할 수 있다. 이때, 구리 금속층(130b)를 회로층으로 형성하는 공정 및 절연층 내 비아를 형성하는 공정은 앞에 설명한 바와 같다.

도 6d에 도시된 바와 같이, 캐리어(150)는 라우팅(routing)을 수행하여 인바 금속층(130a)와 분리시킬 수 있으며, 분리된 면의 회로층을 형성하기 위해 구리금속층(130b) 및 인바 금속층(130a)를 패터닝 하여 회로층을 형성할 수 있다.

최종적으로 외부로 노출되는 회로층을 제외한 절연층 및 금속층을 솔더 레지스트로 커버하는 공정을 거쳐 인쇄회로기판을 형성할 수 있다.

도 7은, 캐리어(150) 상부에 인바 금속층(130a)과 구리 금속층(130b)을 순차로 적층하여 이종의 금속층을 형성할 수 있다.

이종의 금속층은 캐리어(150) 상부에 구리 금속층(130b)과 인바 금속층(130a)을 순차로 적층하여 선택할 수 있다.

구리 금속층(130b)이 적층된 절연층을 빌드업시켜 다층의 코어리스 인쇄회로기판을 형성할 수 있다.

빌드업층에는 절연층을 관통된 비아가 형성되어 절연층 상하의 회로층(130)을 전기적으로 연결시킬 수 있다.

이종의 금속층이 형성된 면의 솔더 레지스트 표면 처리는 캐리어(150) 제거 전에 상부층의 빌드업층 형성 및 솔더 레지스트 표면처리 이후에 실시하는 것이 코어리스 기판의 휨을 방지하는데 도움이 될 것이다.

이때, 이종의 금속층은 각각 열팽창계수가 다르며, 패키지와 결합되는 인쇄회로기판의 배면의 최외곽층에 형성되어 기판의 휨을 방지할 수 있다.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

100. 인쇄회로기판
110, 220. 코어층
120, 220. 절연층
130, 230. 회로층
130a, 230a. 인바 금속층
130b, 230b. 구리 금속층
140, 240. 솔더 레지스트층
150. 캐리어
200. POP(Package On Package)
250. 상부 패키지
260. 하부 패키지

Claims (18)

1. 비아 또는 관통홀이 구비된 절연층;
   상기 절연층 상에 형성되며, 패턴을 형성하여 상기 비아 또는 관통홀과 접속되는 패드가 구비된 회로층;
   상기 절연층 중 최외층 절연층 상에 복개되는 솔더 레지스트층;을 포함하고,
   최외곽층에 형성된 회로층은 이종의 금속층이 적층된 바이메탈 형태로 구성된 인쇄회로기판.
   
2. 제1항에 있어서,
   상기 이종의 금속층이 적층된 회로층은, 열팽창계수가 서로 다른 금속층이 적층된 인쇄회로기판.
   
3. 코어층;
   상기 코어층에 적층되며 비아 또는 관통홀이 구비된 절연층;
   상기 절연층 상에 형성되며, 패턴을 형성하여 상기 비아 또는 관통홀과 접속되는 패드가 구비된 회로층;
   상기 절연층 중 최외층 절연층 상에 복개되는 솔더 레지스트층;을 포함하고,
   상기 코어층 하부에 배치된 회로층은 이종의 금속층이 적층된 바이메탈 형태로 구성된 인쇄회로기판.
   
4. 제3항에 있어서,
   상기 회로층이 상기 코어층를 중심으로 대칭되는 6층(L1~L6)으로 구성된 경우, 상기 코어층 하부의 L4 회로층 또는 L6 회로층은 이종의 금속층이 적층된 회로층으로 구성된 인쇄회로기판.
   
5. 제4항에 있어서,
   상기 L4 회로층 또는 L6회로층은 구리(Cu)와 인바(invar)가 동일한 방향으로 적층되거나 반대 방향으로 적층된 인쇄회로기판.
   
6. 제3항에 있어서,
   상기 이종의 금속층이 적층된 회로층은, 열팽창계수가 서로 다른 금속층이 적층된 인쇄회로기판.
   
7. 제1항 또는 제3항에 있어서,
   상기 열팽창계수가 서로 다른 금속층은 구리(Cu)와 인바(invar)로 구성된 인쇄회로기판.
   
8. 상부 패키지 기판 및 하부 패키지 기판을 포함하는 POP(Package On Package)기판에 있어서,
   상기 하부 패키지 기판은,
   비아 또는 관통홀이 구비된 절연층;
   상기 절연층 상에 형성되며, 패턴을 형성하여 상기 비아 또는 관통홀과 접속되는 패드가 구비된 회로층;
   상기 절연층 중 최외층 절연층 상에 복개되는 솔더 레지스트층;을 포함하고,
   최외곽층에 형성된 회로층은 이종의 금속층이 적층된 바이메탈 형태로 구성된 인쇄회로기판이고,
   상기 상부 패키지 기판은 AP, 반도체 메모리 또는 소자 등이 실장된 패키지 기판인 POP 기판.
   
9. 청구항 8항에 있어서,
   상기 이종의 금속층이 적층된 회로층은, 열팽창계수가 서로 다른 금속층이 적층된 인쇄회로기판.
   
10. 상부 패키지 기판 및 하부 패키지 기판을 포함하는 POP(Package On Package)기판에 있어서,
    상기 하부 패키지 기판은,
    코어층;
    상기 코어층에 적층되며 비아 또는 관통홀이 구비된 절연층;
    상기 절연층 상에 형성되며, 패턴을 형성하여 상기 비아 또는 관통홀과 접속되는 패드가 구비된 회로층;
    상기 절연층 중 최외층 절연층 상에 복개되는 솔더 레지스트층;을 포함하고,
    상기 코어층 하부에 배치된 회로층은 이종의 금속층이 적층된 바이메탈 형태로 구성된 인쇄회로기판이고,
    상기 상부 패키지 기판은 AP, 반도체 메모리 또는 소자 등이 실장된 패키지 기판인 POP 기판.
    
11. 제10항에 있어서,
    상기 이종의 금속층이 적층된 회로층은, 열팽창계수가 서로 다른 금속층이 적층된 인쇄회로기판.
    
12. 제8항 또는 제10항에 있어서,
    상기 이종의 금속층은 구리(Cu)와 인바(invar)로 구성된 인쇄회로기판.
    
13. 코어층 일면에 인바(invar)를 적층하는 단계;
    구리 금속층이 적층된 절연층을 상기 코어층 양면에 적층시켜 빌드업층을 형성하는 단계;를
    포함하는 인쇄회로기판 제조방법.
    
14. 제13항에 있어서,
    상기 빌드업층을 형성하는 단계는,
    상기 코어층 상면에 인바와 구리 금속층이 순차로 적층되어 이종의 금속층이 형성되는 인쇄회로기판 제조방법.
    
15. 캐리어에 인바를 적층하는 단계;
    상기 인바 상부에 구리 금속층을 적층하는 단계;
    상기 구리 금속층 상부에 코어층을 적층하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 코어층 양면에 구리 금속층이 적층된 절연층을 적층시켜 빌드업층을 형성하는 단계; 를 포함하는 인쇄회로기판 제조방법.
    
16. 제15항에 있어서,
    상기 코어층을 적층하는 단계는,
    상기 코어층에 구리 금속층과 인바가 순차로 적층되어 이종의 금속층이 형성되는 인쇄회로기판 제조방법.
    
17. 캐리어에 구리 금속층을 적층하는 단계;
    상기 구리 금속층 상면에 인바(invar)를 적층하는 단계;
    구리 금속층이 적층된 절연층을 적층하여 빌드업층을 형성하는 단계; 를
    포함하는 인쇄회로기판 제조방법.
    
18. 제17항에 있어서,
    상기 빌드업층을 형성하는 단계 이후에는,
    상기 캐리어를 제거하는 단계;를
    더 포함하는 인쇄회로기판 제조방법.

Images