CN107591385A - 封装基板及其制造方法 - Google Patents

封装基板及其制造方法 Download PDF

Info

Publication number
CN107591385A
CN107591385A CN201610535143.1A CN201610535143A CN107591385A CN 107591385 A CN107591385 A CN 107591385A CN 201610535143 A CN201610535143 A CN 201610535143A CN 107591385 A CN107591385 A CN 107591385A
Authority
CN
China
Prior art keywords
line layer
coat
layer
patterned
patterned line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610535143.1A
Other languages
English (en)
Inventor
林建辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201610535143.1A priority Critical patent/CN107591385A/zh
Publication of CN107591385A publication Critical patent/CN107591385A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明公开了一种封装基板及其制造方法，该制造方法包含：提供完成内层线路的电路基板，其中电路基板上具有图案化线路层，该图案化线路层具有细线路区域；在图案化线路层上涂覆加固层，使加固层覆盖图案化线路层；蚀刻加固层直到图案化线路层露出；使加固层固化；以及在图案化线路层上形成图案化防焊层。本发明提供的封装基板及其制造方法，具有增加加固层与图案化线路层的结合力及避免细线路倒塌的有益效果。

Description

封装基板及其制造方法
技术领域
本发明涉及一种封装基板及其制备方法，且特别涉及一种具有细线路的封装基板及其制作方法。
背景技术
近年来，随着科技产业日益发达，电子产品例如笔记本电脑、平板电脑与智能型手机已频繁地出现在日常生活中。电子产品的型态与使用功能越来越多元，因此应用于电子产品中的封装基板也成为相关技术中的重要角色。此外，为了增加封装基板的应用，封装基板也可依据需求设计成多层封装基板，以增加其内部用来线路布局的空间，而许多不同种类的电子元件，例如是连接器、晶片或者是光电元件，可依据需求配置在多层封装基板上，以增加其使用功能。
而覆晶(Flip-Chip)封装技术，也称“倒晶封装”或“倒晶封装法”，是晶片封装技术的一种。此封装技术主要在于有别于过去晶片封装的方式，以往是将晶片置放于基板(chippad)上，再用打线技术(wire bonding)将晶片与基板上的连结点连接。覆晶封装技术是将晶片连接点长凸块(bump)，然后将晶片翻转过来使凸块与基板(substrate)直接连结。
在公知技术中，封装基板上线路越来越细微，在覆晶封装时很容易造成细线路倒塌，进而影响封装基板的效能或可靠性的结果，因此需要找到新方法避免细线路倒塌。
发明内容
根据本发明的多个实施方式，是提供一种封装基板，包含：完成内层线路的电路基板，其中电路基板上具有图案化线路层，图案化线路层具有多个凹槽，其中凹槽底部为电路基板的表面；固化后的加固层，加固层位于凹槽内且未覆盖图案化线路层，其中加固层顶端的高度高于图案化线路层顶端的高度；防焊层，其中防焊层覆盖住图案化线路层及加固层；以及电子组件，电子组件的表面具有多个导电接点，且多个凸块(bump)配置于导电接点上，其中凸块和细线路区域中的线路接触。
在某些实施方式中，图案化线路层具有细线路区域，细线路区域中线路的高宽比(aspect ratio)介于1.5～3。
在某些实施方式中，加固层为干膜(dry film)光阻或湿式光阻。
在某些实施方式中，加固层表面的水平高度高于图案化线路层表面3-8μm。
本发明的多个实施方式，是提供一种封装基板的制造方法，制造方法包含：提供完成内层线路的电路基板，其中电路基板上具有至少一个图案化线路层，该图案化线路层具有细线路区域；在图案化线路层上涂覆加固层，使加固层覆盖图案化线路层；蚀刻加固层直到图案化线路层露出；以及使加固层固化。
在某些实施方式中，在使加固层固化后，还包含蚀刻图案化线路层使图案化线路层表面的水平高度低于加固层的表面。
在某些实施方式中，在使加固层固化后，还包含形成图案化防焊层(solderresist layer)于图案化线路层上。
在某些实施方式中，在该图案化线路层上形成图案化防焊层后，还包含将覆晶封装体(Flip Chip Package)配置于图案化线路层上，其中覆晶封装体包含电子组件以及多个配置在电子组件上的凸块，且凸块接触未被图案化防焊层覆盖的图案化线路层。
在某些实施方式中，使加固层固化的方法为热固化或光固化。
在某些实施方式中，蚀刻干膜直到图案化线路层露出的步骤包含干式蚀刻或湿式蚀刻。
在某些实施方式中，图案化线路层具有细线路区域，细线路区域中线路的高宽比(aspect ratio)介于1.5～3
在某些实施方式中，还包含使用微影蚀刻工艺移除图案化线路层的细线路区域以外的加固层。
本发明提供的封装基板及其制造方法，具有增加加固层与图案化线路层的结合力及避免细线路倒塌的有益效果。
为使本发明的上述及其它目的、特征和优点更明显易懂，下文特举出优选的实施例，并配合附图方式详细说明如下。
附图说明
图1A-1F为绘示依照本发明各种实施方式的一种封装基板制造方法的各工艺阶段的剖面示意图。
图1G为绘示图1F中虚线框154的放大示意图。
具体实施方式
以下将详细讨论本实施例的制造与使用，然而，应了解到，本发明提供实务的创新概念，其中可以用广泛的各种特定内容呈现。下文叙述的实施方式或实施例仅为说明，并不能限制本发明的范围。
此外，在本文中，为了易于描述附图所绘的某个元件或特征和其它元件或特征的关系，可能会使用空间相对术语，例如“在…下方”、“在…下”、“低于”、“在…上方”、“高于”和类似用语。这些空间相对术语意欲涵盖元件使用或操作时的所有不同方向，不只限于附图所绘的方向而已。装置可以其它方式定向(旋转90度或定于另一方向)，而本文使用的空间相对描述语则可相应地进行解读。
以下提供各种关于封装基板及其制作方法的实施例，其中详细说明此封装基板的结构和性质以及此封装基板的制备步骤或操作。
图1A-1F绘示依照本发明各种实施方式的制造封装基板的方法中各工艺阶段的剖面示意图。在图1A中，提供一电路基板110，电路基板110可为硬质电路板、软性电路板、多层电路板、任意公知电路板或其组合。此电路基板110已制作完成内层线路112，在多层电路板中各个线路层之间也可通过多个导孔彼此电性连接，导孔可为埋孔、盲孔、通孔或任何公知的导孔种类。
形成图案化线路层120于电路基板110上。图案化线路层120具有一个或多个细线路区域，细线路区域例如为在后续步骤中用以连接覆晶晶片的区域，这些细线路区域的线路较细，在后续的封装工艺中比较容易产生线路倒塌的问题，进而影响封装基板的可靠度。图案化线路层120具有多个凹槽132，凹槽132分布于任两相邻的线路之间。在一实施方式中，细线路区域中线路的高宽比(aspect ratio)，也就是高/宽的比值介于1.5～3。图案化线路层120也可以包含一个或多个较粗的线路区域。
在图1B中，涂覆加固层130于图案化线路层120上，使加固层130覆盖图案化线路层120，加固层130在覆盖图案化线路层120的同时也会填满图案化线路层120中线路间的凹槽132。在一实施方式中，加固层130所使用的材料为干膜光阻，包含正型干膜光阻和负型光膜光阻。干膜光阻是预制成特定膜厚的光阻胶卷，经由热压滚筒压膜或其它方式覆盖于图案化线路层120上。在一实施方式中，加固层130所使用的材料为湿式光阻，湿式光阻可用旋涂的方式或其它方式覆盖于图案化线路层120上，在涂覆湿式光阻后可再以软烤工艺使湿式光阻初步固化。
在图1C中，使用蚀刻工艺蚀刻加固层130直到图案化线路层120露出，包含加固层130顶端的高度和图案化线路层120顶端的高度齐平或加固层130顶端的高度低于图案化线路层120顶端的高度(未显示于图中)。在一实施方式中，加固层130顶端的高度低于图案化线路层120顶端的高度，且相差小于12μm，例如2μm、4μm、6μm、8μm或10μm，优选为5-9μm。若加固层130的高度和图案化线路层120的高度相差太多，则线路因为重心较高还是容易倒塌。蚀刻工艺可以使用干式蚀刻，例如电浆蚀刻或反应式离子蚀刻；也可以使用湿式蚀刻或除胶渣(desmear)工艺。在蚀刻工艺之后，再经由光固化或热固化工艺使加固层130固化。
在图1D中，在使加固层130固化后，可以选择性地再以蚀刻工艺蚀刻图案化线路层120，使加固层130表面的高度高于图案化线路层120的表面。在一实施方式中，加固层130表面的高度高于图案化线路层120的表面的高度约3-8μm，也就是加固层130表面的高度和图案化线路层120的表面的高度相差d，其中d介于3-8μm，例如4μm、5μm、6μm或7μm。
在一实施方式中，可以选择性地额外使用微影蚀刻移除图案化线路层120的细线路区域以外的加固层130，即只有图案化线路层120的细线路区域才有加固层130。
在图1E中，在使加固层固化后，还包含形成图案化防焊层(solder resist layer)140于图案化线路层120上。防焊层为绝缘的防护层，配置于不连接凸块152(显示在图1F中)的线路区域，避免不连接凸块152的线路区域短路。
在图1F中，在形成图案化防焊层140于该图案化线路层120上后，将覆晶封装体(Flip Chip Package)配置于图案化线路层上，其中覆晶封装体包含电子组件150以及多个配置于电子组件150上的凸块152，且凸块152接触未被图案化防焊层140覆盖的图案化线路层120。
图1G为绘示图1F中虚线框154的放大示意图。在电路基板110上的图案化线路层120的细线路区域，其线路间的凹槽132具有加固层130。覆晶封装体包含电子组件150和多个凸块152，凸块152接触部分图案化线路层120。在公知技术中细线路因为凸块152施加的压力因此容易倒塌，本发明的加固层130提供细线路更多的支撑面以增强线路强度，大幅减少细线路倒塌的可能。在一实施方式中，加固层130顶端的高度高于图案化线路层120的高度。在又一实施方式中，加固层130顶端的高度和图案化线路层120的高度相同。
依据本发明的一种实施方式，提供一种封装基板，包含：电路基板110、图案化线路层120和加固层130。电路基板110包含完成的内层线路112。电路基板110上具有图案化线路层120，图案化线路层120具有多个凹槽132，其中凹槽132底部为电路基板110的表面。加固层130位于凹槽132内且未覆盖图案化线路层120。加固层130顶端的高度高于图案化线路层120顶端的高度。在另一实施方式中，加固层130顶端的高度低于图案化线路层120顶端的高度。在又一实施方式中，加固层130顶端的高度和图案化线路层120顶端的高度相同。
在一实施方式中，封装基板还包含电子组件150，电子组件150的表面具有多个导电接点，且多个凸块(bump)152配置在这些导电接点上，其中凸块152和图案化线路层120中的细线路区域中的线路接触。
本发明的实施例的优点是封装基板的细线路区域具有加固层，使细线路的强度增强不易倒塌。
以上概述多个实施例使本发明所属领域的普通技术人员得以更加理解本发明的各个部分。本发明所属领域的普通技术人员应可理解并可以此为基础，据以设计或修正其它合成及结构以实施与此同样的目的，且/或具与此介绍相同优点的实施例。本发明所属领域的普通技术人员亦可理解在不脱离本发明的精神和范围内，当可作任意的置换、替代及变动。本发明的保护范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种封装基板，其特征在于，包含：
完成内层线路的电路基板；
图案化线路层，配置在所述电路基板上，所述图案化线路层具有多个凹槽和细线路区域，其中该等凹槽的底部为所述电路基板的表面；
固化后的加固层，所述加固层位于所述凹槽内且未覆盖所述图案化线路层，其中所述加固层的顶端的高度高于所述图案化线路层的顶端的高度；
防焊层，所述防焊层覆盖住图案化线路层及加固层；以及
电子组件，所述电子组件的表面具有多个导电接点，且多个凸块配置在该等导电接点上，其中该等凸块和所述细线路区域中的线路接触。
2.如权利要求1所述的封装基板，其特征在于，所述细线路区域中线路的高宽比介于1.5～3。
3.如权利要求1所述的封装基板，其特征在于，所述加固层为干膜光阻或湿式光阻。
4.如权利要求1所述的封装基板，所述加固层表面的高度高于所述图案化线路层表面的高度3-8μm。
5.一种封装基板的制造方法，其特征在于，包含：
提供完成内层线路的电路基板，其中所述电路基板上具有图案化线路层，所述图案化线路层具有细线路区域；
在所述图案化线路层上涂覆加固层，使所述加固层覆盖所述图案化线路层；
蚀刻所述加固层直到所述图案化线路层露出；
使所述加固层固化；以及
在所述图案化线路层上形成图案化防焊层。
6.如权利要求5所述的封装基板的制造方法，其特征在于，在使所述加固层固化后，还包含蚀刻所述图案化线路层使所述图案化线路层表面的水平高度低于所述加固层的表面。
7.如权利要求5所述的封装基板的制造方法，其特征在于，在所述图案化线路层上形成所述图案化防焊层后，还包含将覆晶封装配置在所述图案化线路层上，其中所述覆晶封装体包含电子组件以及多个配置在所述电子组件上的凸块，且所述些凸块接触未被所述图案化防焊层覆盖的所述图案化线路层。
8.如权利要求5所述的封装基板的制造方法，其特征在于，蚀刻所述干膜直到所述图案化线路层露出的步骤包含干式蚀刻或湿式蚀刻。
9.如权利要求5所述的封装基板的制造方法，其特征在于，使所述加固层固化的方法为光固化或热固化。
10.如权利要求5所述的封装基板的制造方法，其特征在于，还包含使用微影蚀刻工艺移除所述图案化线路层的所述细线路区域以外的所述加固层。
CN201610535143.1A 2016-07-08 2016-07-08 封装基板及其制造方法 Withdrawn CN107591385A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610535143.1A CN107591385A (zh) 2016-07-08 2016-07-08 封装基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610535143.1A CN107591385A (zh) 2016-07-08 2016-07-08 封装基板及其制造方法

Publications (1)

Publication Number Publication Date
CN107591385A true CN107591385A (zh) 2018-01-16

Family

ID=61046616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610535143.1A Withdrawn CN107591385A (zh) 2016-07-08 2016-07-08 封装基板及其制造方法

Country Status (1)

Country Link
CN (1) CN107591385A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193947A1 (en) * 2005-03-25 2010-08-05 Stats Chippac, Ltd. Flip Chip Interconnection Having Narrow Interconnection Sites on the Substrate
CN102056398A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 电路板结构及其制法
US20120319273A1 (en) * 2005-05-16 2012-12-20 Stats Chippac, Ltd. Flip Chip Interconnect Solder Mask
CN103918354A (zh) * 2012-11-07 2014-07-09 日本特殊陶业株式会社 配线基板及其制造方法
CN104206034A (zh) * 2012-05-16 2014-12-10 日本特殊陶业株式会社 布线基板
US10045436B2 (en) * 2013-11-11 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193947A1 (en) * 2005-03-25 2010-08-05 Stats Chippac, Ltd. Flip Chip Interconnection Having Narrow Interconnection Sites on the Substrate
US20120319273A1 (en) * 2005-05-16 2012-12-20 Stats Chippac, Ltd. Flip Chip Interconnect Solder Mask
CN102056398A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 电路板结构及其制法
CN104206034A (zh) * 2012-05-16 2014-12-10 日本特殊陶业株式会社 布线基板
CN103918354A (zh) * 2012-11-07 2014-07-09 日本特殊陶业株式会社 配线基板及其制造方法
US10045436B2 (en) * 2013-11-11 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN106356340B (zh) 半导体器件及其制造方法
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
CN204792778U (zh) 半导体衬底结构及半导体封装
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
CN107689333A (zh) 半导体封装件及其形成方法
TWI576962B (zh) 半導體基板結構與半導體封裝及其製造方法
US7341934B2 (en) Method for fabricating conductive bump of circuit board
US7847400B2 (en) Semiconductor package substrate structure and manufacturing method thereof
CN107644860A (zh) 集成扇出型封装
CN108155156A (zh) 半导体封装结构及其制造方法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN109003959B (zh) 一种焊线预成型的高导热封装结构及其制造方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
CN106611747A (zh) 模封互连基板及其制造方法
CN109326574A (zh) 衬底结构、包含衬底结构的半导体封装和其制造方法
CN109712941A (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
TWI447823B (zh) 四邊扁平無接腳封裝方法
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
CN107591385A (zh) 封装基板及其制造方法
TW564530B (en) Circuit board for flip-chip semiconductor package and fabrication method thereof
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
US9955578B2 (en) Circuit structure
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180116

WW01 Invention patent application withdrawn after publication