CN102056398A - 电路板结构及其制法 - Google Patents

电路板结构及其制法 Download PDF

Info

Publication number
CN102056398A
CN102056398A CN 200910210709 CN200910210709A CN102056398A CN 102056398 A CN102056398 A CN 102056398A CN 200910210709 CN200910210709 CN 200910210709 CN 200910210709 A CN200910210709 A CN 200910210709A CN 102056398 A CN102056398 A CN 102056398A
Authority
CN
China
Prior art keywords
layer
dielectric layer
board structure
line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910210709
Other languages
English (en)
Other versions
CN102056398B (zh
Inventor
蔡琨辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200910210709 priority Critical patent/CN102056398B/zh
Publication of CN102056398A publication Critical patent/CN102056398A/zh
Application granted granted Critical
Publication of CN102056398B publication Critical patent/CN102056398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种电路板结构及其制法,主要是在第一介电层中形成第一线路层,并令该第一线路层显露在该第一介电层表面,且在该第一介电层及第一线路层上形成第二介电层,在该第二介电层上形成第二线路层,并在该第二介电层中形成多个第一导电盲孔,以电性连接至该第一线路层。从而能免除现有电路板具有核心板及布设电镀通孔,以达电路板薄小的目的,且该第一介电层未固化前为液态,在固化前使该第二介电层形成在该第一介电层上,从而使该第二介电层能与该第一介电层结合成一体,以增加电路板层间结构的结合性。

Description

电路板结构及其制法
技术领域
本发明涉及一种电路板结构及其制法,特别是涉及一种无核心板的电路板结构及其制法。
背景技术
随着电子产业的蓬勃发展,为满足半导体封装件高集成度(Integration)及微型化的封装要求下,遂发展出具有多个主、被动元件及线路的多层电路板,以在有限的空间下,通过层间连接技术(Interlayer connection)扩大电路板上可利用的布线空间,以配合高密度线路的集成电路的使用需求;而为提高多层电路板的布线精密度,业界遂发展出一种增层技术(Build-up),也就是在一核心板(Core board)的两表面上分别以线路增层技术交互堆叠多层的介电层及线路层,并在该介电层中开设导电盲孔(Conductive via)以供上下层线路之间电性连接,且在该核心板中形成导电通孔,以电性连接该核心板两侧的线路层。
请参阅图1A至图1H,为现有多层电路板的制法示意图。
首先,如图1A所示,提供一例如铜箔基板(Copper coated laminated,CCL)的具有金属薄层101的核心板(core)100,并在该具有金属薄层101的核心板100中钻设有多个通孔102。
如图1B所示,再在该金属薄层101的表面及通孔102的孔壁上形成金属层103。
如图1C所示,在该通孔102残留空隙中填充导电或不导电的塞孔材料11,如绝缘性油墨或含铜导电膏等,而形成导电通孔(PTH)102a,以电性导通该核心板100上表面及下表面的金属层103。
如图1D所示,之后以刷磨工艺移除多余的塞孔材料11,令该金属层103的表面保持平整。
如图1E所示,在该核心板100两表面的金属薄层101及金属层103进行图案化工艺,以形成一具有双面内层线路层104的核心基板10。
如图1F所示,在该核心基板10两表面的内层线路层104上形成介电层12,并以雷射钻孔(Laser drilling)在该介电层12中形成多个盲孔120。
如图1G所示,在该介电层12及盲孔120表面形成导电层13,再在该导电层13上形成阻层14,且该阻层14中形成开槽区140,以外露出部分的导电层13,从而供进行电镀工艺,以在该开槽区140中的导电层13上电镀形成线路层15,并在该盲孔120中形成导电盲孔151,以电性连接至该内层线路层104。
如图1H所示,移除该阻层14及其所覆盖的导电层13;如此,重复图1F及图1G所示形成介电层及线路层的制造工艺,以制成具有多层线路的电路板。
但是,上述的具有多层线路的电路板制造工艺中,是采用表面形成金属薄层101的核心板100,并在该核心板100中形成多个导电通孔102a,以及在该核心板100表面形成内层线路层104,因而增加钻孔、塞孔及刷磨等制造工艺,导致制造工艺步骤增加。
此外,该核心基板10中形成所述导电通孔102a及导电盲孔151,而该导电通孔102a的孔径约在100μm以上,该导电盲孔151的孔径约在50μm左右,且以电镀线路方式形成;因此,该导电通孔102a与导电盲孔151相比,所述导电通孔102a的结构占用过大的布线空间,而不利于细线路结构的形成。
再者,该核心基板10表面的细间距的内层线路层104上形成该介电层12时,由于该介电层12的材料为具有玻璃纤维树脂(Prepreg),该介电层12中因含有玻璃纤维,而玻璃纤维并不易填入该内层线路层104的线路之间的间距中,导致该介电层12与核心基板10的结合性较差且有空隙产生,容易在后续制造工艺中产生剥离。
此外,该核心基板10具有核心板100,导致该多层电路板的厚度增加,因而不利于轻薄短小的使用需求。
因此,如何提供一种多层封装基板及其制法,以避免现有技术中布线密度低、介电层不易压入线路之间的线距中、及电路板厚度不易缩减等问题,实已成为目前业界急待克服的问题。
发明内容
鉴于上述现有技术的缺陷,本发明的主要目的是提供一种电路板结构及其制法,能免除电路板结构中的核心板,以降低电路板结构的整体厚度,以实现薄小的目的。
本发明的又一目的是提供一种电路板结构及其制法,能将介电层填入线路之间的间隙中,以避免结合性不佳,导致脱层的缺陷。
本发明的再一目的是提供一种电路板结构及其制法,能提高电路板结构的布线密度。
为达到上述及其他目的,本发明提供一种电路板结构,包括:第一介电层;第一线路层,形成在该第一介电层中,并令该第一线路层显露在该第一介电层表面;第二介电层形成在该第一介电层及第一线路层上;以及第二线路层,形成在该第二介电层上,并在该第二介电层中形成多个第一导电盲孔,以电性连接至该第一线路层。
依上述的电路板结构,还包括第一防焊层,其形成在未形成该第二介电层的第一介电层及第一线路层上,在该第一防焊层中形成开口而露出部分的第一线路层,以作为多个第一电性接触垫,且在该第二介电层及第二线路层上形成第二防焊层,并在该第二防焊层中形成多个开孔而露出部分的第二线路层,以作为多个第二电性接触垫;或先在该第二介电层及第二线路层的侧边周围表面形成第三介电层,令该第二线路层显露在该第三介电层表面,再在该第三介电层及第二线路层上形成第二防焊层,并在该第二防焊层中形成多个开孔而露出部分的第二线路层,以作为多个第二电性接触垫。
所述的第一电性接触垫及第二电性接触垫上形成表面处理层,该表面处理层的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au)。
本发明还提供另一实施结构,包括在该第三介电层及第二线路层上形成增层结构,该增层结构包括至少一第四介电层、形成在该第四介电层上的第三线路层及第五介电层、以及多个形成在该第四介电层中并电性连接该第二线路层及第三线路层的第二导电盲孔,该增层结构最外层的第三线路层上还具有多个第三电性接触垫,且在该增层结构的最外层上形成第二防焊层,该第二防焊层形成多个开孔,以对应外露出各第三电性接触垫。
所述的第一电性接触垫及第三电性接触垫上形成表面处理层,该表面处理层的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au)。
本发明还提供一种电路板结构的制法,包括:提供一承载板;在该承载板的表面上形成第一线路层;在该承载板及第一线路层上形成第一介电层,并令该第一线路层显露在该第一介电层表面;在该第一介电层及第一线路层上形成第二介电层;在该第二介电层上形成第二线路层,并在该第二介电层中形成第一导电盲孔,以电性连接至该第一线路层;移除该承载板,以露出该第一介电层及第一线路层。
依上述的电路板结构的制法,该第一线路层的制法,包括:在该承载板上形成第一导电层;在该第一导电层上形成第一阻层,且在该第一阻层中形成第一开槽区;在该第一开槽区中形成该第一线路层;以及移除该第一阻层及其所覆盖的第一导电层。
又依上述的制法,该第二线路层的制法,包括:在该第二介电层上形成金属层;在该第二介电层及金属层中形成多个贯穿的盲孔,以露出部分的第一线路层;在该金属层、盲孔的孔壁及盲孔中的第一线路层上形成第二导电层;在该第二导电层上形成电镀金属层;在该电镀金属层上形成第二阻层,并在该第二阻层中形成多个贯穿的第二开槽区,以对应露出部分的电镀金属层;移除该第二开槽区中的电镀金属层及其所覆盖的第二导电层及金属层,以形成该第二线路层;以及移除该第二阻层。
或该第二线路层的制法,包括:在该第二介电层上形成金属层;在该第二介电层及金属层中形成多个贯穿的盲孔,以露出部分的第一线路层;在该金属层、盲孔的孔壁及盲孔中的第一线路层上形成第二导电层;在该第二导电层上形成第二阻层,并在该第二阻层中形成多个贯穿的第二开槽区,以对应露出部分的第二导电层,且该部分的第二开槽区对应所述盲孔;在该第二开槽区中的第二导电层上形成该第二线路层,并在该盲孔中形成该第一导电盲孔;以及移除该第二阻层及其所覆盖的第二导电层及金属层。
依上所述,还包括在未形成该第二介电层的第一介电层及第一线路层上形成第一防焊层,并在该第一防焊层中形成开口而露出部分的第一线路层,以作为多个第一电性接触垫;或在该第二介电层及第二线路层的侧边周围表面形成第三介电层,令该第二线路层显露在该第三介电层表面。
所述的第一电性接触垫上形成表面处理层,该表面处理层的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au)。
本发明还提供另一实施制法,包括在该第三介电层及第二线路层上形成增层结构,该增层结构包括至少一第四介电层、形成在该第四介电层上的第三线路层及第五介电层、以及多个形成在该第四介电层中并电性连接该第二线路层及第三线路层的第二导电盲孔,该增层结构最外层的第三线路层上还具有多个第三电性接触垫,且在该增层结构的最外层上形成第二防焊层,该第二防焊层形成多个开孔,以对应外露出各第三电性接触垫。
所述的第一电性接触垫及第三电性接触垫上形成表面处理层,该表面处理层的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au)。
本发明的电路板结构及其制法,主要是在承载板的两表面的第一线路层先形成未固化的第一介电层,令该第一介电层能填入该第一线路层的线距中,且该第一介电层并露出该第一线路层,又在该第一介电层及第一线路层上形成具有玻璃纤维树脂的第二介电层,令该第二介电层的粗糙面能嵌合在该未固化的第一介电层中,之后再进行固化,令该第一介电层及第二介电层有较佳的结合性,以避免产生剥离;之后在该第二介电层上形成第二线路层,并在该第二介电层中形成第一导电盲孔,以电性连接至该第一线路层,再移除该承载板,即成为电路板结构,而该电路板结构并未使用现有的高厚度核心板及占用空间的导电通孔,因而能降低厚度及增加布线密度,此外,也能克服具有玻璃纤维树脂的介电层无法填充在具有高布线密度间隙的缺陷,而能制作出高布线密度的电路板。
附图说明
图1A至图1H为现有覆晶式电路板结构的示意图;
图2A至图2R为本发明的电路板结构及其制法的第一实施例示意图;其中,该图2Q’为图2Q的另一实施例;
图3A至图3C为本发明的电路板结构及其制法的第二实施例示意图;图4A至图4D为本发明的电路板结构及其制法的第三实施例示意图。其中,附图标记说明如下:
10核心基板
100核心板
101金属薄层
102通孔
102a导电通孔
103、25金属层
104内层线路层
11塞孔材料
12介电层
120、240盲孔
13导电层
14阻层
140开槽区
15线路层
151导电盲孔
2电路板结构
20承载板
21a第一导电层
21b第二导电层
22a第一阻层
220a第一开槽区
22b第二阻层
220b第二开槽区
230b第一导电盲孔
23a第一线路层
231a第一电性接触垫
23b第二线路层
231b第二电性接触垫
24a第一介电层
24b第二介电层
24c第三介电层
26电镀金属层
27a第一防焊层
270a开口
27b第二防焊层
270b开孔
28表面处理层
29增层结构
291第四介电层
292第三线路层
293第五介电层
294第二导电盲孔
295第三电性接触垫
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
请参阅图2A至图2R,为本发明电路板结构的制法示意图。
如图2A所示,提供一为绝缘板或陶瓷板的承载板20。
如图2B所示,在该承载板20的表面上形成第一导电层21a。
如图2C所示,在该第一导电层21a上形成第一阻层22a,且在该第一阻层22a中形成第一开槽区220a。
如图2D所示,在该第一开槽区220a中形成第一线路层23a。
如图2E所示,移除该第一阻层22a及其所覆盖的第一导电层21a,以露出该承载板20及第一线路层23a。
如图2F所示,在该承载板20及第一线路层23a上形成为液态的第一介电层24a,令该第一介电层24a能填入该第一线路层23a的线距中,以避免填入不全而产生空洞;再令该第一介电层24a稍微凝固但未完全固化,且令该第一线路层23a显露在该第一介电层24a表面。
如图2G所示,在该第一介电层24a及第一线路层23a上形成为玻璃纤维树脂的第二介电层24b,之后再加热固化该第一介电层24a,令该第二介电层24b的粗糙面嵌合在该第一介电层24a中而结合成一体。
如图2H所示,在该第二介电层24b上形成金属层25;也可结合该图2G及图2H的步骤,将已压合有金属层25的为预浸材(Prepreg)的第二介电层24b,形成在该第一介电层24a及第一线路层23a上,从而以简化制造工艺步骤。
如图2I所示,在该第二介电层24b及金属层25中形成多个贯穿的盲孔240,以露出部分的第一线路层23a。
如图2J所示,在该金属层25、盲孔240的孔壁及盲孔240中的第一线路层23a上形成第二导电层21b。
如图2K所示,在该第二导电层21b上形成电镀金属层26。
如图2L所示,在该电镀金属层26上形成第二阻层22b,并在该第二阻层22b中形成多个贯穿的第二开槽区220b,以对应露出部分的电镀金属层26。
如图2M所示,移除该第二开槽区220b中的电镀金属层26及其所覆盖的第二导电层21b及金属层25,以在该第二介电层24b上形成第二线路层23b,并在所述盲孔240中对应形成第一导电盲孔230b,以电性连接至该第一线路层23a。
如图2N所示,移除该第二阻层22b,以露出该第二介电层24b及第二线路层23b,令该第二线路层23b以蚀刻法形成。
如图2O所示,移除该承载板20,而成为两个电路板结构2,并露出该第一介电层24a及第一线路层23a;之后以单一电路板结构2作说明。
如图2P所示,移除该外露的第一线路层23a表面的第一导电层21a。
如图2Q及图2Q’所示,在未形成该第二介电层24b的第一介电层24a及第一线路层23a上形成第一防焊层27a,并在该第一防焊层27a中形成开口270a而露出部分的第一线路层23a,以作为多个第一电性接触垫231a;且在该第二介电层24b及第二线路层23b上形成第二防焊层27b,并在该第二防焊层27b中形成多个开孔270b而露出部分的第二线路层23b,以作为多个第二电性接触垫231b,如图2Q所示;或在该第二介电层24b及第二线路层23b上先形成第三介电层24c,且该第三介电层24c并露出该第二线路层23b,再在该第三介电层24c及第二线路层23b上形成第二防焊层27b,并在该第二防焊层27b中形成多个开孔270b而露出部分的第二线路层23b,以作为多个第二电性接触垫231b,如图2Q’所示;之后以图2Q所示的结构作说明。
如图2R所示,在该第一电性接触垫231a及第二电性接触垫231b上形成表面处理层28,该表面处理层28的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)及金(Au)所组成群组的其中一者;其中,该第一电性接触垫231a及第二电性接触垫231b,可与焊锡球,金线或半导体芯片等导电结构或半导体元件电性连接(图未示)。
本发明还提供一种电路板结构,包括:第一介电层24a;第一线路层23a,形成在该第一介电层24a中,并令该第一线路层23a显露在该第一介电层24a表面;第二介电层24b形成在该第一介电层24a及第一线路层23a上;以及第二线路层23b,形成在该第二介电层24b上,并在该第二介电层24b中形成多个第一导电盲孔230b,以电性连接至该第一线路层23a。
依上述的电路板结构,还包括第一防焊层27a,形成在未形成该第二介电层24b的第一介电层24a及第一线路层23a上,在该第一防焊层27a中形成开口270a而露出部分的第一线路层23a,以作为多个第一电性接触垫231a;并在该第二介电层24b及第二线路层23b上形成第二防焊层27b,且在该第二防焊层27b中形成多个开孔270b而露出部分的第二线路层23b,以作为多个第二电性接触垫231b。
又依上所述,或在该第二介电层24b及第二线路层23b上先形成第三介电层24c,且该第三介电层24c并露出该第二线路层23b,再在该第三介电层24c及第二线路层23b上形成该第二防焊层27b,并在该第二防焊层27b中形成多个开孔270b而露出部分的第二线路层23b,以作为多个第二电性接触垫231b。
所述的第一电性接触垫231a及第二电性接触垫231b上形成表面处理层28,该表面处理层28的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au)。
第二实施例
请参阅图3A至图3C,为本发明电路板结构的制法第二实施例示意图;与前一实施例的不同处在于该第二线路层23b是以电镀法形成。
如图3A所示,首先,提供一如图2J所示的结构,并在该第二导电层21b上形成第二阻层22b,且在该第二阻层22b中形成多个贯穿的第二开槽区220b,以对应露出部分的第二导电层21b,且该部分的第二开槽区220b对应所述盲孔240。
如图3B所示,在该第二开槽区220b中的第二导电层21b上形成第二线路层23b,并在该盲孔240中形成第一导电盲孔230b。
如图3C所示,移除该第二阻层22b及其所覆盖的第二导电层21b及金属层25,以露出该第二介电层24b及第二线路层23b;之后接续前述的图2O的制法,在此不再赘述。
第三实施例
请参阅图4A至图4D,为本发明电路板结构的制法第二实施例示意图;与前一实施例的不同处为在该第二介电层24b及第二线路层23b上接续形成增层结构。
如图4A所示,提供一如图2N所示的结构,且在该第二介电层24b及第二线路层23b上先形成第三介电层24c,且该第三介电层24c并露出该第二线路层23b,再以前述的蚀刻法或电镀法在第三介电层24c及第二线路层23b上形成增层结构29,该增层结构29包括至少一第四介电层291、形成在该第四介电层291上的第三线路层292及第五介电层293、以及多个形成在该第四介电层291中并电性连接该第二线路层23b及第三线路层292的第二导电盲孔294。
如图4B所示,移除该承载板20,以露出该第一介电层24a及第一线路层23a,并移除该外露的第一线路层23a表面的第一导电层21a。
如图4C所示,在未形成该第二介电层24b的第一介电层24a及第一线路层23a上形成第一防焊层27a,并在该第一防焊层27a中形成开口270a而露出部分的第一线路层23a,以作为多个第一电性接触垫231a;又该增层结构29最外层的第三线路层292上还具有多个第三电性接触垫295,且在该增层结构29的最外层上形成第二防焊层27b,该第二防焊层27b形成多个开孔270b,以对应外露出各第三电性接触垫295。
如图4D所示,在该第一电性接触垫231a及第三电性接触垫295上形成表面处理层28,该表面处理层28的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au),其中,该第一电性接触垫231a及第三电性接触垫295可与焊锡球、金线或半导体芯片等导电结构或半导体元件电性连接(图未示)。
本发明还提供一种电路板结构,包括:第一介电层24a;第一线路层23a,形成在该第一介电层24a中,并露出该第一线路层23a;第二介电层24b形成在该第一介电层24a及第一线路层23a上;以及第二线路层23b,形成在该第二介电层24b上,并在该第二介电层24b中形成多个第一导电盲孔230b,以电性连接至该第一线路层23a。
依上述的电路板结构,在未形成该第二介电层24b的第一介电层24a及第一线路层23a上形成第一防焊层27a,且在该第一防焊层27a中形成开口270a而露出部分的第一线路层23a,以作为多个第一电性接触垫231a;并在该第二介电层24b及第二线路层23b上形成第三介电层24c,且该第三介电层24c并露出该第二线路层23b,在该第二介电层24b及第二线路层23b上形成增层结构29,该增层结构29包括至少一第四介电层291、形成在该第四介电层291上的第三线路层292及第五介电层293、以及多个形成在该第四介电层291中并电性连接该第二线路层23b及第三线路层292的第二导电盲孔294,该增层结构29最外层的第三线路层292上还具有多个第三电性接触垫295,且在该增层结构29的最外层上形成第二防焊层27b,该第二防焊层27b形成多个开孔270b,以对应外露出各第三电性接触垫295。
所述的第一电性接触垫231a及第三电性接触垫295上形成表面处理层28,该表面处理层28的材料为锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、锌(Zn)、铋(Bi)、镍(Ni)、钯(Pd)或金(Au)。
综上所述,本发明的电路板结构及其制法,主要是在承载板的两表面分别形成第一线路层,再以液态的第一介电层形成在该具有第一线路层的承载板上,并填入该第一线路层的线距中,以避免填入不全产生空洞,且该第一介电层并露出该第一线路层,又在该第一介电层及第一线路层上形成第二介电层,而该第一介电层为未固化的材料,令该为玻璃纤维浸树脂的第二介电层压合在第一介电层及第一线路层上,且令该第二介电层的粗糙面能嵌合在该未固化的第一介电层中,之后再进行固化,令该第一介电层及第二介电层有较佳的结合性,以避免产生剥离;之后在该第二介电层上形成第二线路层,并在该第二介电层中形成第一导电盲孔,以电性连接至该第一线路层,再移除该承载板,即成为该电路板结构,而该电路板结构并未使用现有的高厚度核心板及占用空间的导电通孔,因而能降低厚度及增加布线密度,此外,也能克服具有玻璃纤维树脂的介电层无法填充在具有高布线密度间隙的缺陷,而能制作出高布线密度的电路板。
上述实施例仅例示性说明本发明的原理及其功效,而非用在限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应以权利要求书的范围为依据。

Claims (27)

1.一种电路板结构,其特征在于,包括:
第一介电层;
第一线路层,形成在该第一介电层中,并令该第一线路层显露在该第一介电层表面;
第二介电层,形成在该第一介电层及第一线路层上;以及
第二线路层,形成在该第二介电层上,并在该第二介电层中形成多个第一导电盲孔,以电性连接至该第一线路层。
2.根据权利要求1所述的电路板结构,其特征在于,该电路板结构还包括第一防焊层,该第一防焊层形成在该第一介电层及第一线路层未形成该第二介电层的表面上,在该第一防焊层中形成开口而露出部分的第一线路层,以作为多个第一电性接触垫。
3.根据权利要求2所述的电路板结构,其特征在于,该电路板结构还包括表面处理层,该表面处理层形成在该第一电性接触垫上。
4.根据权利要求3所述的电路板结构,其特征在于,该表面处理层的材料为锡、铅、银、铜、锌、铋、镍、钯或金。
5.根据权利要求1所述的电路板结构,其特征在于,该电路板结构还包括第三介电层,该第三介电层形成在该第二介电层及第二线路层的侧边周围表面,令该第二线路层显露在该第三介电层表面。
6.根据权利要求5所述的电路板结构,其特征在于,该电路板结构还包括第二防焊层,该第二防焊层形成在该第三介电层及第二线路层上,并在该第二防焊层中形成多个开孔而露出部分的第二线路层,以作为多个第二电性接触垫。
7.根据权利要求6所述的电路板结构,其特征在于,该电路板结构还包括表面处理层,该表面处理层形成在该第二电性接触垫上。
8.根据权利要求7所述的电路板结构,其特征在于,该表面处理层的材料为锡、铅、银、铜、锌、铋、镍、钯或金。
9.根据权利要求1所述的电路板结构,其特征在于,该电路板结构还包括第二防焊层,该第二防焊层形成在该第二介电层及第二线路层上,并在该第二防焊层中形成多个开孔而露出部分的第二线路层,以作为多个第二电性接触垫。
10.根据权利要求9所述的电路板结构,其特征在于,该电路板结构还包括表面处理层,该表面处理层形成在该第二电性接触垫上。
11.根据权利要求10所述的电路板结构,其特征在于,该表面处理层的材料为锡、铅、银、铜、锌、铋、镍、钯或金。
12.根据权利要求5所述的电路板结构,其特征在于,该电路板结构还包括增层结构,该增层结构是在该第三介电层及第二线路层上。
13.根据权利要求12所述的电路板结构,其特征在于,该增层结构包括至少一第四介电层、形成在该第四介电层上的第三线路层及第五介电层、以及多个形成在该第四介电层中并电性连接该第二线路层及第三线路层的第二导电盲孔,该增层结构最外层的第三线路层上还具有多个第三电性接触垫,且在该增层结构的最外层上形成第二防焊层,该第二防焊层形成多个开孔,以对应外露出各第三电性接触垫。
14.根据权利要求13所述的电路板结构,其特征在于,该电路板结构还包括表面处理层,该表面处理层形成在该第三电性接触垫上。
15.根据权利要求14所述的电路板结构,其特征在于,该表面处理层的材料为锡、铅、银、铜、锌、铋、镍、钯及金所组成群组的其中一者。
16.一种电路板结构的制法,其特征在于,包括:
提供一承载板;
在该承载板的表面上形成第一线路层;
在该承载板及第一线路层上形成第一介电层,并令该第一线路层显露在该第一介电层表面;
在该第一介电层及第一线路层上形成第二介电层;
在该第二介电层上形成第二线路层,并在该第二介电层中形成第一导电盲孔,以电性连接至该第一线路层;以及
移除该承载板,以露出该第一介电层及第一线路层。
17.根据权利要求16所述的电路板结构的制法,其特征在于,该制法还包括在未形成该第二介电层的第一介电层及第一线路层上形成第一防焊层,并在该第一防焊层中形成开口而露出部分的第一线路层,以作为多个第一电性接触垫。
18.根据权利要求17所述的电路板结构的制法,其特征在于,该制法还包括在该第一电性接触垫上形成表面处理层。
19.根据权利要求18所述的电路板结构的制法,其特征在于,该表面处理层的材料为锡、铅、银、铜、锌、铋、镍、钯或金。
20.根据权利要求16所述的电路板结构的制法,其特征在于,该制法还包括在该第二介电层及第二线路层的侧边周围表面上形成第三介电层,令该第二线路层显露在该第三介电层表面。
21.根据权利要求20所述的电路板结构的制法,其特征在于,该制法还包括在该第三介电层及第二线路层上形成增层结构。
22.根据权利要求21所述的电路板结构的制法,其特征在于,该增层结构包括至少一第四介电层、形成在该第四介电层上的第三线路层及第五介电层、以及多个形成在该第四介电层中并电性连接该第二线路层及第三线路层的第二导电盲孔,该增层结构最外层的第三线路层上还具有多个第三电性接触垫,且在该增层结构的最外层上形成第二防焊层,该第二防焊层形成多个开孔,以对应外露出各第三电性接触垫。
23.根据权利要求22所述的电路板结构的制法,其特征在于,该制法还包括在该第三电性接触垫上形成表面处理层。
24.根据权利要求23所述的电路板结构的制法,其特征在于,该表面处理层的材料为锡、铅、银、铜、锌、铋、镍、钯或金。
25.根据权利要求16所述的电路板结构的制法,其特征在于,该第一线路层的制法包括:
在该承载板上形成第一导电层;
在该第一导电层上形成第一阻层,且在该第一阻层中形成第一开槽区;
在该第一开槽区中形成该第一线路层;以及
移除该第一阻层及其所覆盖的第一导电层。
26.根据权利要求16所述的电路板结构的制法,其特征在于,该第二线路层的制法包括:
在该第二介电层上形成金属层;
在该第二介电层及金属层中形成多个贯穿的盲孔,以露出部分的第一线路层;
在该金属层、盲孔的孔壁及盲孔中的第一线路层上形成第二导电层;
在该第二导电层上形成电镀金属层;
在该电镀金属层上形成第二阻层,并在该第二阻层中形成多个贯穿的第二开槽区,以对应露出部分的电镀金属层;
移除该第二开槽区中的电镀金属层及其所覆盖的第二导电层及金属层,以形成该第二线路层,并在该盲孔中形成第一导电盲孔;以及
移除该第二阻层。
27.根据权利要求16所述的电路板结构的制法,其特征在于,该第二线路层的制法包括:
在该第二介电层上形成金属层;
在该第二介电层及金属层中形成多个贯穿的盲孔,以露出部分的第一线路层;
在该金属层、盲孔的孔壁及盲孔中的第一线路层上形成第二导电层;
在该第二导电层上形成第二阻层,并在该第二阻层中形成多个贯穿的第二开槽区,以对应露出部分的第二导电层,且该部分的第二开槽区对应所述盲孔;
在该第二开槽区中的第二导电层上形成该第二线路层,并在该盲孔中形成该第一导电盲孔;以及
移除该第二阻层及其所覆盖的第二导电层及金属层。
CN 200910210709 2009-11-06 2009-11-06 电路板结构及其制法 Active CN102056398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910210709 CN102056398B (zh) 2009-11-06 2009-11-06 电路板结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910210709 CN102056398B (zh) 2009-11-06 2009-11-06 电路板结构及其制法

Publications (2)

Publication Number Publication Date
CN102056398A true CN102056398A (zh) 2011-05-11
CN102056398B CN102056398B (zh) 2012-12-12

Family

ID=43960154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910210709 Active CN102056398B (zh) 2009-11-06 2009-11-06 电路板结构及其制法

Country Status (1)

Country Link
CN (1) CN102056398B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107548230A (zh) * 2016-06-24 2018-01-05 南亚电路板股份有限公司 印刷电路板及其制作方法
CN107591385A (zh) * 2016-07-08 2018-01-16 欣兴电子股份有限公司 封装基板及其制造方法
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
CN108738231A (zh) * 2017-04-21 2018-11-02 南亚电路板股份有限公司 电路板结构及其形成方法
CN110876239A (zh) * 2018-08-31 2020-03-10 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
CN114007347A (zh) * 2021-11-01 2022-02-01 苏州群策科技有限公司 一种封装基板线路的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189064C (zh) * 2000-07-31 2005-02-09 友达光电股份有限公司 电极接合结构及其制造方法
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107548230A (zh) * 2016-06-24 2018-01-05 南亚电路板股份有限公司 印刷电路板及其制作方法
CN107591385A (zh) * 2016-07-08 2018-01-16 欣兴电子股份有限公司 封装基板及其制造方法
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
CN108738231A (zh) * 2017-04-21 2018-11-02 南亚电路板股份有限公司 电路板结构及其形成方法
CN110876239A (zh) * 2018-08-31 2020-03-10 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
CN110876239B (zh) * 2018-08-31 2022-01-11 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
CN114007347A (zh) * 2021-11-01 2022-02-01 苏州群策科技有限公司 一种封装基板线路的制备方法

Also Published As

Publication number Publication date
CN102056398B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
KR101014228B1 (ko) 플렉시블 다층 배선기판 및 그 제조방법
JP4767269B2 (ja) 印刷回路基板の製造方法
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
KR100544969B1 (ko) 프린트배선판 및 그 제조방법
US8541695B2 (en) Wiring board and method for manufacturing the same
TWI389279B (zh) 電路板結構及其製法
CN102056398B (zh) 电路板结构及其制法
CN101192542A (zh) 电路板结构及其制造方法
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2004311927A (ja) 多層印刷回路基板の製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2006049793A (ja) プリント基板の並列式製造方法
CN101364586A (zh) 封装基板结构及其制作方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2011216519A (ja) 配線基板の製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20220322534A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP4666830B2 (ja) 多層配線基板及びその製造方法
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant