CN107548230A - 印刷电路板及其制作方法 - Google Patents

印刷电路板及其制作方法 Download PDF

Info

Publication number
CN107548230A
CN107548230A CN201610925820.0A CN201610925820A CN107548230A CN 107548230 A CN107548230 A CN 107548230A CN 201610925820 A CN201610925820 A CN 201610925820A CN 107548230 A CN107548230 A CN 107548230A
Authority
CN
China
Prior art keywords
layer
welding resisting
those
line
line layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610925820.0A
Other languages
English (en)
Inventor
林贤杰
锺志业
李明贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Circuit Board Co ltd
Original Assignee
Nanya Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Circuit Board Co ltd filed Critical Nanya Circuit Board Co ltd
Publication of CN107548230A publication Critical patent/CN107548230A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种印刷电路板,包括一基板、一线路层、一第一防焊层、一第二防焊层、多个表面处理层及焊球。线路层位于基板上,并包括多条线路。第一防焊层位于线路层上,并具有多个第一开口,以分别暴露出线路的上表面。第二防焊层位于线路层及第一防焊层上,并具有多个第二开口,分别对应前述线路,其中各线路的线宽小于各第二开口的孔径。多个表面处理层分别位于前述线路上。多个焊球分别位于表面处理层上。

Description

印刷电路板及其制作方法
技术领域
本发明关于一种印刷电路板及其制作方法。
背景技术
在现有印刷电路板制作中,所采用的焊锡印刷制程(solder printing process)为在已完成线路层的基板表面涂布防焊层(solder mask layer),并于防焊层内形成多个开口,以露出下方线路层的接触垫(contact pads)。接着,于基板表面架设印刷模板(printstencil),将锡膏利用刮刀挤入模板开环(stencil opening)内的防焊层开口中,的后取下模板,并进行回焊,以将锡膏熔融为锡球。
此外,现今电子产品持续朝轻、薄、短、小、高速、高频及多功能发展,为满足这些需求,芯片的体积需更小且I/O数需更多,此意味着电路板的布线面积及锡球间的间距(Bumppitch)亦分别需要增加及缩减。然而,在上述焊锡印刷制程中,受限于影像转移对位误差,印刷电路板最外层的线路层的接触垫的尺寸必须大于防焊层开口的孔径,其导致锡球间的间距难以缩减及封装密度难以提升。
业界目前发展出一种凸块接线(Bump on line,BOL)结构,如第1A、1B图所示,在印刷电路板的基板表面S上具有线路层10及防焊层20,其中防焊层20内形成的多个开口22对应下方线路层10(最外层)的线路12,而非接触垫14,其中线路12的线宽W可小于防焊层开口22的孔径D。如此一来,可使用线路层10的线路12取代接触垫14来与后续焊锡印刷制程中的锡球B连接,从而能够大幅缩减锡球B间的间距(即,线路12间的间距P)及提升封装密度。
然而,如图1C所示,在利用曝光显影方式形成对应线路层10的线路12的多个防焊层开口22时,由于线路12与防焊层开口22边缘之间的区域相当狭窄,导致显影药水不易进入,而使显影后在防焊层开口22的底部容易留下防焊层残留物(Residue)23,其可能影响后续封装的良率及信赖性。
因此,业界亟需一种新颖的印刷电路板及其制作方法,以期能解决或减轻上述问题。
发明内容
根据本发明一实施例,提供一种印刷电路板的制作方法,包括:提供一基板;于基板上形成一线路层,其中线路层包括多条线路;于线路层上形成一绝缘层;回蚀刻绝缘层,以暴露出线路层的上表面;于绝缘层与线路层上形成一防焊层,其中防焊层具有多个开口,分别对应线路层的线路,且各线路的线宽小于各开口的孔径;以及于各线路上形成一表面处理层。
根据本发明一实施例,提供一种印刷电路板的制作方法,包括:提供一基板;于基板上形成一线路层,其中线路层包括多条线路;于线路层上形成一第一防焊层;回蚀刻第一防焊层,以暴露出线路层的上表面;于第一防焊层与线路层上形成一第二防焊层,其中第二防焊层具有多个开口,分别对应线路层的线路,且各线路的线宽小于各开口的孔径;以及于各线路上形成一表面处理层。
根据本发明一实施例,提供一种印刷电路板,包括:一基板;一线路层,位于基板上,线路层包括多条线路;一绝缘层,位于线路层上,绝缘层具有多个第一开口,以分别埋设线路层的线路并暴露出该些线路的上表面;一防焊层,位于线路层及绝缘层上,防焊层具有多个第二开口,分别对应前述线路,其中各线路的线宽小于各第二开口的孔径;多个表面处理层,分别位于前述线路上;以及多个焊球,分别位于前述表面处理层上。
根据本发明一实施例,提供一种印刷电路板,包括:一基板;一线路层,位于基板上,线路层包括多条线路;一第一防焊层,位于线路层上,第一防焊层具有多个第一开口,以分别埋设线路层的线路并暴露出该些线路的上表面;一第二防焊层,位于线路层及第一防焊层上,第二防焊层具有多个第二开口,分别对应前述线路,其中各线路的线宽小于各第二开口的孔径;多个表面处理层,分别位于前述线路上;以及多个焊球,分别位于前述表面处理层上。
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附附图,作详细说明如下。
附图说明
图1A显示一现有凸块接线(Bump on line,BOL)结构的剖面示意图;图1B显示图1A中的线路与防焊层开口的相对关系的上视示意图;图1C显示形成图1A中的防焊层开口时留下防焊层残留物的示意图。
图2A至2F显示根据本发明一实施例的印刷电路板的制作方法的剖面示意图。
图3显示图2F中的线路、表面处理层与防焊层开口的相对关系的上视示意图。
图4A至4F显示根据本发明另一实施例的印刷电路板的制作方法的剖面示意图。
图5显示图4F中的线路、表面处理层与第二防焊层开口的相对关系的上视示意图。
图6A至6E显示根据本发明一实施例的线路层的制作方法的剖面示意图。
【符号说明】
10~线路层;
12~线路;
14~接触垫;
20~防焊层;
22~防焊层开口、开口;
23~防焊层残留物;
100~基板;
100a~第一表面;
100b~第二表面;
101~导电通孔电极;
102~线路层;
102a~内层线路层;
102b~介层插塞;
102c~外层线路层;
102d~开孔;
103~绝缘层;
104~接触垫;
106~线路;
108~绝缘层;
108a~第一开口;
109~第一防焊层;
109a~第一开口;
110~防焊层、第二防焊层;
112~第二开口、开口;
114~表面处理层;
115~晶种层;
116~焊球;
117~罩幕图案层;
118~开口;
119~金属层;
B~锡球;
D、D1、D2~孔径;
P~间距;
S~基板表面;
W、W1、W2~线宽。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例,做为本发明的参考依据。在附图或说明书描述中,相似或相同的部分皆使用相同的图号,且在附图中,实施例的形状或是厚度可扩大,并以方便、简化的方式予以标示。再者,附图中各组件的部分将以分别描述说明的,值得注意的是,图中未绘示或描述的组件,为所属技术领域中具有通常知识者所知的形式,另外,特定的实施例仅为揭示本发明使用的特定方式,并非用以限定本发明。
请先参照图2F,其显示根据本发明一实施例的印刷电路板的剖面示意图。在本实施例中,印刷电路板包括一基板100、一线路层102、一绝缘层108、一防焊层110、多个表面处理层114、及多个焊球116。线路层102形成于基板100上,其可为单层或多层线路层,若线路层102为多层线路层,则可包括内层线路层102a、外层线路层102c、及电性连接内、外层线路层102a及102c的介层插塞(via plug)102b。外层线路层102c包括至少一接触垫104及多条线路106,其中线路106用以与后续形成的焊料凸块形成电性连接(即,凸块接线(Bump online,BOL)结构)。绝缘层108形成于线路层102上,其具有多个第一开口108a,以分别埋设外层线路层102c中的接触垫104及线路106并暴露出接触垫104及线路106的上表面。防焊层110形成于线路层102及绝缘层108上,其具有多个第二开口112,分别对应于外层线路层102c中的线路106。表面处理层114对应设置于每一第二开口112内的线路106上,而焊球116则对应设置于每一表面处理层114上。请一并参照图3,其显示图2F中的线路106、表面处理层114与防焊层开口(即,第二开口112)的相对关系的上视示意图。在本实施例中,各线路106与各表面处理层114大体上具有相同的线宽W1,其小于防焊层110的各第二开口112的孔径D1。
图2A至2F显示根据本发明一实施例的印刷电路板的制作方法的剖面示意图。请依序参照图2A至2F。
如图2A所示,提供一基板100,例如一核心(core)板。基板100具有相对的一第一表面100a(例如,晶圆面)及一第二表面100b(例如,焊接面)。在一些实施例中,基板100的材质可包括纸质酚醛树脂(paper phenolic resin)、复合环氧树脂(composite epoxy resin)、聚亚酰胺树脂(polyimide resin)、玻璃纤维(glass fiber)、或其他现有的核心板材料。
接着,在基板100的第一表面100a上形成一或多层线路层102,若线路层102为多层线路层,则可包括内层线路层102a、外层线路层102c、及电性连接内、外层线路层102a及102c的介层插塞102b。外层线路层102c包括至少一接触垫104及多条线路106,其中线路106用以与后续形成的焊料凸块形成电性连接(即,凸块接线(BOL)结构)。应可理解的是,基板100的第二表面100b上亦可形成有一或多层线路层,且基板100内可具有一或多个导电通孔电极101,用以电性连接第一表面100a上的线路层102及第二表面100b上的线路层(未标示)。线路层102及导电通孔电极101可采用现有的印刷电路板制程制作而成,在此不加以赘述。
如图2B所示,于线路层102上形成一绝缘层108,以覆盖外层线路层102c中的接触垫104及线路106。在一些实施例中,绝缘层108的材质可包括环氧树脂(epoxy resin)、双马来亚酰胺─三氮杂苯树脂(bismaleimide triacine,BT)、ABF膜(Ajinomoto built-upfilm)、聚苯醚(polyphenylene,PPE)、或聚四氟乙烯(polytetrafluorethylene,PTFE),且绝缘层108的形成方法可为涂布或热压合。
如图2C所示,回蚀刻绝缘层108,以暴露出线路层102的外层线路层102c(接触垫104及线路106)的上表面。在本实施例中,可通过物理刷磨(physical grinding)或化学机械研磨(chemical mechanical polishing,CMP)回蚀刻绝缘层108,以使绝缘层108与暴露出的外层线路层102c的上表面大体上为共平面。此外,在一些实施例中,亦可通过化学蚀刻或电浆蚀刻进一步清洁绝缘层108与外层线路层102c的上表面,以使后续形成的结构层与绝缘层108及外层线路层102c间的接合度可提高。
如图2D所示,于绝缘层108及线路层102上形成一防焊层110,其中防焊层110具有多个(第二)开口112,分别对应外层线路层102c中的线路106。在一些实施例中,防焊层110可为感光、感热或其组合的材料,举例来说,防焊层110可为绿漆,如紫外线型绿漆或热硬化型绿漆等。防焊层110的形成方法可为涂布或干膜(dry film)压合,且透过曝光显影制程于防焊层110内形成开口112。
如图2E所示,于防焊层110的每一开口112内的暴露出的线路106上对应形成一表面处理层(或称作导电凸块)114,以防止线路106氧化及增加后续形成的焊球116(图2F)的接合能力。在一些实施例中,表面处理层114的材质可包括铜、钛、化学镀镍/金、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(Immersion Tin)、或有机保焊膜(OSP),且表面处理层114的形成方法可为无电极电镀(electroless plating)。
如图2F所示,于每一表面处理层上对应形成一焊球116。在一些实施例中,焊球116的材质可包括锡、锡铅、锡银铜、锡铜、锡铋、锡铋镍或上述的合金。
根据上述图2A至2F所揭示的制作方法,可完成本发明一实施例的印刷电路板的制作。需特别说明的是,在本实施例中,当利用曝光显影方式形成防焊层110内的(第二)开口112时,与开口112对应的外层线路层102c中的线路106为埋设于绝缘层108,故不会阻碍显影药水的流动,使得显影药水与防焊层110对应开口112的部分能够顺利地、完全地作用,不会留下防焊层残留物于开口112的底部,而有利于改善印刷电路板(特别是,具有凸块接线(BOL)结构的印刷电路板)的后续封装的良率及信赖性。
接着请参照图4F,其显示根据本发明另一实施例的印刷电路板的剖面示意图,其中相同于图2F的部件使用相同标号。在本实施例中,印刷电路板包括一基板100、一线路层102、一第一防焊层109、一第二防焊层110、多个表面处理层114、及多个焊球116。线路层102形成于基板100上,其可为单层或多层线路层,若线路层102为多层线路层,则可包括内层线路层102a、外层线路层102c、及电性连接内、外层线路层102a及102c的介层插塞102b。外层线路层102c包括至少一接触垫104及多条线路106,其中线路106用以与后续形成的焊料凸块形成电性连接(即,凸块接线(BOL)结构)。第一防焊层109形成于线路层102上,其具有多个第一开口109a,以分别埋设外层线路层102c中的接触垫104及线路106并暴露出接触垫104及线路106的上表面。第二防焊层110形成于线路层102及第一防焊层109上,其具有多个第二开口112,分别对应于外层线路层102c中的线路106。表面处理层114对应设置于每一第二开口112内的线路106上,而焊球116则对应设置于每一表面处理层114上。请一并参照图5,其显示图4F中的线路106、表面处理层114与第二防焊层开口(即,第二开口112)的相对关系的上视示意图。在本实施例中,各线路106与各表面处理层114大体上具有相同的线宽W2,其小于第二防焊层110的各第二开口112的孔径D2。
图4A至4F显示根据本发明另一实施例的印刷电路板的制作方法的剖面示意图,其中相同于图2A至2F的部件使用相同标号并省略其说明。请依序参照图4A至4F。
如图4A所示,同前述实施例的图2A所述步骤,提供一基板100,并于基板100上形成一线路层102,其中线路层102的外层线路层102c包括至少一接触垫104及多条线路106,其中线路106用以与后续形成的焊料凸块形成电性连接(即,凸块接线(BOL)结构)。
如图4B所示,于线路层102上形成一第一防焊层109,以覆盖外层线路层102c中的接触垫104及线路106。在一些实施例中,第一防焊层109可为感光、感热或其组合的材料,举例来说,第一防焊层109可为绿漆,如紫外线型绿漆或热硬化型绿漆等。第一防焊层109的形成方法可为涂布或干膜压合。
如图4C所示,回蚀刻第一防焊层109,以暴露出线路层102的外层线路层102c(接触垫104及线路106)的上表面。在本实施例中,可通过物理刷磨或化学机械研磨回蚀刻第一防焊层109,以使第一防焊层109与暴露出的外层线路层102c的上表面大体上为共平面。此外,在一些实施例中,亦可通过化学蚀刻或电浆蚀刻进一步清洁第一防焊层109与外层线路层102c的上表面,以使后续形成的结构层与第一防焊层109及外层线路层102c间的接合度可提高。
如图4D所示,于第一防焊层109及线路层102上形成一第二防焊层110,其中第二防焊层110具有多个(第二)开口112,分别对应外层线路层102c中的线路106。在一些实施例中,第二防焊层110与第一防焊层109可具有相同材质,举例来说,第二防焊层110可为绿漆,如紫外线型绿漆或热硬化型绿漆等。第二防焊层110的形成方法可为涂布或干膜压合,且透过曝光显影制程于第二防焊层110内形成开口112。
如图4E所示,同前述实施例的图2E所述步骤,于第二防焊层110的每一开口112内的暴露出的线路106上对应形成一表面处理层(或称作导电凸块)114,以防止线路106氧化及增加后续形成的焊球116(图4F)的接合能力。接着,如图4F所示,同前述实施例的图2F所述步骤,于每一表面处理层上对应形成一焊球116。
根据上述图4A至4F所揭示的制作方法,可完成本发明另一实施例的印刷电路板的制作。类似于前述实施例(图2A至2F),在本实施例中,当利用曝光显影方式形成第二防焊层110内的(第二)开口112时,与开口112对应的外层线路层102c中的线路106为埋设于第一防焊层109,故也不会阻挡显影药水的流动,使得显影药水与第二防焊层110对应开口112的部分能够顺利地、完全地作用,不会留下防焊层残留物于开口112的底部,而有利于改善印刷电路板(特别是,具有凸块接线(BOL)结构的印刷电路板)的后续封装的良率及信赖性。
再者,图6A至6E显示根据本发明一实施例的线路层的制作方法的剖面示意图,其中相同于图2A、4A的部件使用相同的标号并省略其说明。请依序参照图6A至6E。
如图6A所示,于基板100的第一表面100a上形成内层线路层102a,并于基板100及内层线路层102a上形成一绝缘层103。在一些实施例中,绝缘层103的材质可包括环氧树脂(epoxy resin)、双马来亚酰胺─三氮杂苯树脂(bismaleimide triacine,BT)、ABF膜(Ajinomoto built-up film)、聚苯醚(polyphenylene,PPE)或聚四氟乙烯(polytetrafluorethylene,PTFE),且绝缘层103的形成方法可为涂布或热压合。应可理解的是,基板100的第二表面100b上亦可形成有一或多层线路层,且基板100内可具有一或多个导电通孔电极101,用以电性连接第一表面100a及第二表面100b上的线路层。
如图6B所示,于绝缘层103内形成至少一开孔102d,连接内层线路层102a,并于绝缘层103上及开孔102d内顺应性地形成一晶种层115。在一些实施例中,晶种层115与内层线路层102a可具有相同材质,包括铜、锡、镍、铝、铬、钛、钨、上述的合金或上述的组合,且晶种层115的形成方法可为物理气相沉积、化学气相沉积、溅镀或无电极电镀。
如图6C所示,于晶种层115上形成一罩幕图案层117,其中罩幕图案层117具有多个开口118,以露出开孔102d及部分的晶种层115。在一些实施例中,罩幕图案层117可包括感旋光性的材料,如光阻或干膜,且透过曝光显影制程于罩幕图案层117内形成开口118。
如图6D所示,分别于开口118内及晶种层115的露出部分上形成一金属层119,并填入开孔102d。在一些实施例中,金属层119与晶种层115可具有相同材质,且金属层119的形成方法可为电镀或无电极电镀。举例来说,可以晶种层115作为电极并进行电镀制程,以在每一开口118内形成金属层(即,电镀金属层)119。
接着,如图6E所示,可透过现有的剥除法及蚀刻制程,依序移除罩幕图案层117及其下方的晶种层115,以完成外层线路层102c(接触垫104及线路106)的制作。
虽然本发明以前述的实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰。因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (11)

1.一种印刷电路板的制作方法,包括:
提供一基板;
于该基板上形成一线路层,其中该线路层包括多条线路;
于该线路层上形成一绝缘层;
回蚀刻该绝缘层,以暴露出该线路层的上表面;
于该绝缘层与该线路层上形成一防焊层,其中该防焊层具有多个开口,分别对应该线路层的该些线路,且各该些线路的线宽小于各该些开口的孔径;以及
于各该些线路上形成一表面处理层。
2.如权利要求1所述的印刷电路板的制作方法,其中回蚀刻该绝缘层以暴露出该线路层的上表面,通过物理刷磨或化学机械研磨达成。
3.如权利要求1或2所述的印刷电路板的制作方法,其中在回蚀刻该绝缘层以暴露出该线路层的上表面的步骤中,还包括:
将该绝缘层回蚀刻至与该线路层的上表面为共平面;以及
通过化学蚀刻或电浆蚀刻清洁该绝缘层与该线路层的上表面。
4.一种印刷电路板的制作方法,包括:
提供一基板;
于该基板上形成一线路层,其中该线路层包括多条线路;
于该线路层上形成一第一防焊层;
回蚀刻该第一防焊层,以暴露出该线路层的上表面;
于该第一防焊层与该线路层上形成一第二防焊层,其中该第二防焊层具有多个开口,分别对应该线路层的该些线路,且各该些线路的线宽小于各该些开口的孔径;以及
于各该些线路上形成一表面处理层。
5.如权利要求4所述的印刷电路板的制作方法,其中回蚀刻该第一防焊层以暴露出该线路层的上表面,通过物理刷磨或化学机械研磨达成。
6.如权利要求4或5所述的印刷电路板的制作方法,其中在回蚀刻该第一防焊层以暴露出该线路层的上表面的步骤中,还包括:
将该第一防焊层回蚀刻至与该线路层的上表面为共平面;以及
通过化学蚀刻或电浆蚀刻清洁该第一防焊层与该线路层的上表面。
7.如权利要求1或4所述的印刷电路板的制作方法,其中于各该些线路上形成一表面处理层,通过无电极电镀达成,且该些表面处理层的材质包括铜、钛、化学镀镍/金、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(ImmersionTin)、或有机保焊膜(OSP)。
8.如权利要求1或4所述的印刷电路板的制作方法,还包括:
于各该些表面处理层上对应形成一焊球。
9.一种印刷电路板,包括:
一基板;
一线路层,位于该基板上,该线路层包括多条线路;
一绝缘层,位于该线路层上,该绝缘层具有多个第一开口,以分别暴露出该些线路的上表面;
一防焊层,位于该线路层及该绝缘层上,该防焊层具有多个第二开口,分别对应该些线路,其中各该些线路的线宽小于各该些第二开口的孔径;以及多个表面处理层,分别位于该些线路上。
10.一种印刷电路板,包括:
一基板;
一线路层,位于该基板上,该线路层包括多条线路;
一第一防焊层,位于该线路层上,该第一防焊层具有多个第一开口,以分别暴露出该些线路的上表面;
一第二防焊层,位于该线路层及该第一防焊层上,该第二防焊层具有多个第二开口,分别对应该些线路,其中各该些线路的线宽小于各该些第二开口的孔径;以及
多个表面处理层,分别位于该些线路上。
11.如权利要求9或10所述的印刷电路板,还包括:
多个焊球,分别位于该些表面处理层上。
CN201610925820.0A 2016-06-24 2016-10-24 印刷电路板及其制作方法 Pending CN107548230A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105119873 2016-06-24
TW105119873A TWI576030B (zh) 2016-06-24 2016-06-24 印刷電路板及其製作方法

Publications (1)

Publication Number Publication Date
CN107548230A true CN107548230A (zh) 2018-01-05

Family

ID=58766319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610925820.0A Pending CN107548230A (zh) 2016-06-24 2016-10-24 印刷电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN107548230A (zh)
TW (1) TWI576030B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110933862A (zh) * 2019-10-08 2020-03-27 广合科技(广州)有限公司 一种阻焊零净空度的pcb板制备方法
CN115767941A (zh) * 2022-11-30 2023-03-07 苏州群策科技有限公司 一种提高防焊均匀性的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2538067Y (zh) * 2002-04-24 2003-02-26 威盛电子股份有限公司 覆晶封装基板
CN101282622A (zh) * 2008-05-29 2008-10-08 日月光半导体制造股份有限公司 电路板及其制造方法
CN101355847A (zh) * 2007-07-26 2009-01-28 三星电机株式会社 印刷电路板及其制造方法
CN101534607A (zh) * 2008-03-12 2009-09-16 南亚电路板股份有限公司 打线基板及其制作方法
CN101599475A (zh) * 2008-06-05 2009-12-09 欣兴电子股份有限公司 内埋式线路板及倒装片封装结构
CN102056398A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 电路板结构及其制法
CN105228364A (zh) * 2015-10-30 2016-01-06 广州兴森快捷电路科技有限公司 封装基板阻焊加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100596254C (zh) * 1996-11-20 2010-03-24 揖斐电株式会社 印刷电路板
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
WO2011152312A1 (ja) * 2010-06-04 2011-12-08 イビデン株式会社 配線板の製造方法
JP5647967B2 (ja) * 2010-11-05 2015-01-07 富士フイルム株式会社 プリント配線基板の製造方法、プリント配線基板
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
US9793198B2 (en) * 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2538067Y (zh) * 2002-04-24 2003-02-26 威盛电子股份有限公司 覆晶封装基板
CN101355847A (zh) * 2007-07-26 2009-01-28 三星电机株式会社 印刷电路板及其制造方法
CN101534607A (zh) * 2008-03-12 2009-09-16 南亚电路板股份有限公司 打线基板及其制作方法
CN101282622A (zh) * 2008-05-29 2008-10-08 日月光半导体制造股份有限公司 电路板及其制造方法
CN101599475A (zh) * 2008-06-05 2009-12-09 欣兴电子股份有限公司 内埋式线路板及倒装片封装结构
CN102056398A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 电路板结构及其制法
CN105228364A (zh) * 2015-10-30 2016-01-06 广州兴森快捷电路科技有限公司 封装基板阻焊加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110933862A (zh) * 2019-10-08 2020-03-27 广合科技(广州)有限公司 一种阻焊零净空度的pcb板制备方法
CN115767941A (zh) * 2022-11-30 2023-03-07 苏州群策科技有限公司 一种提高防焊均匀性的方法

Also Published As

Publication number Publication date
TWI576030B (zh) 2017-03-21
TW201801583A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
US7592706B2 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
JP4682294B2 (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
US6915566B2 (en) Method of fabricating flexible circuits for integrated circuit interconnections
KR100836653B1 (ko) 회로기판 및 그 제조방법
US7754598B2 (en) Method for manufacturing coreless packaging substrate
US7614146B2 (en) Method for fabricating circuit board structure
US7341934B2 (en) Method for fabricating conductive bump of circuit board
US20070281464A1 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
CN102291933A (zh) 布线基板及其制造方法
JP5913063B2 (ja) 配線基板
CN102468186A (zh) 基板的制作方法及半导体芯片的封装方法
JP2008004924A (ja) パッケージ基板製造方法
TWI687142B (zh) 電路板結構及其製造方法
US20060243482A1 (en) Circuit board structure and method for fabricating the same
US8158891B2 (en) Circuit board structure and method for manufacturing the same
CN107548230A (zh) 印刷电路板及其制作方法
US8186043B2 (en) Method of manufacturing a circuit board
CN212588590U (zh) 一种多层电孔工艺封装基板
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
TWI669034B (zh) 印刷電路板結構及其形成方法
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
TWI317154B (en) Circuit board structure having conductive bumps and method for fabricating conductive bumps on the circuit board structure
TW201831066A (zh) 線路板結構
TWI404466B (zh) 印刷電路板
TWI296437B (en) Semiconductor package with stacked conductive via, and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180105

WD01 Invention patent application deemed withdrawn after publication