JP4682294B2 - 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法 - Google Patents

電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法 Download PDF

Info

Publication number
JP4682294B2
JP4682294B2 JP2004227056A JP2004227056A JP4682294B2 JP 4682294 B2 JP4682294 B2 JP 4682294B2 JP 2004227056 A JP2004227056 A JP 2004227056A JP 2004227056 A JP2004227056 A JP 2004227056A JP 4682294 B2 JP4682294 B2 JP 4682294B2
Authority
JP
Japan
Prior art keywords
layer
electrical connection
connection pad
package substrate
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004227056A
Other languages
English (en)
Other versions
JP2005064498A (ja
Inventor
詩 濱 許
▲昆▼ 辰 蔡
Original Assignee
欣興電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股▲分▼有限公司 filed Critical 欣興電子股▲分▼有限公司
Publication of JP2005064498A publication Critical patent/JP2005064498A/ja
Application granted granted Critical
Publication of JP4682294B2 publication Critical patent/JP4682294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、電気接続パッド金属保護層を具える半導体パッケージ基板構造及びその製法に関し、特に基板ライン及び導電ブラインドホール（blind hole）を作ると同時に、基板の電気接続パッド上に金属保護層を形成する構造及びその製造方法に関する。
電子製品の軽量薄型化、小型化、多機能化、高速化及び高周波化という趨勢のもと、プリント回路基板（PCB）又はICパッケージ基板技術は、細いライン及び小さい穴を用いる
方向へと進歩している。現在のプリント回路基板又はICパッケージ基板の工程は、導線幅（Line width）、導線間隔（Space）、アスペクト比（Aspect ratio）などが従来の100μm以上のラインサイズから約30μmまで縮小され、さらに細いラインを精度よく得ることに向けて研究開発が行われている。
周知のように、基板の導線サイズが40μm以上の場合は、一般的にコストが低く、素早
くエッチングできる伝統的なエッチング法が用いられている。図１−Ａ及び図１−Ｂに示すように、絶縁層10の表面上に金属層11が形成される。続いて前記金属層11の上にレジスト層（マスク層）12がコーティング（塗布）され、さらにウェットエッチング法（wet etching）を利用し、強酸又は強アルカリのエッチング液13（Etchant）の拡散作用（diffusion）とエッチングされる金属層11の表面分子が行う化学反応によって、エッチングによ
る除去が完成される。そして、エッチングが高速であることと使用コストが低いことのほかに、さらに、このようなサブストラクティブ法（減成法、Subtractive）には、エッチ
ング後の電気伝導層の厚み均一性（Uniformity）が比較的高いというメリットがある。また、前記エッチング法は前記エッチング液13と特定材料との化学反応によるものであるため、そのエッチングの選択性（Selectivity）は他の方法よりも優れ、エッチングしたく
ないその他の材料を除去するには至らない。しかし、このようなウェット式エッチングは、等方性（Isotropic）のエッチングであるため、下向きにエッチングした場合、図１−
Ｂに示すようなアンダーカット（Undercut）現象14を引き起こし、工程の精度に影響を及ぼす。このウェットエッチング法の質量輸送（Mass transport）の精度の制限により、そのエッチングにおける導線サイズを小さくしていくことは難しい。
一方、半導体の工程に一般的に用いられるドライ・エッチング法（Dry etching）は、
スパッタリング・エッチング（Sputtering etching）又はプラズマ・エッチング（Plasma
etching）を問わず、そのエッチング特性に異方性（Anisotropic）があり、やや細いも
のでもエッチング精度を得ることができ、且つ導線の幅（サイズ）を縮小することができる。しかし、1分間に数ナノメートル（nm）しかエッチングできないという低速度のため
、チップが薄めの半導体チップにしか適用されず（適さず）、比較的厚い（5〜30μm）パッケージ基板の場合には、ドライ・エッチング法にかかる時間が長く、またコストも高く、需要に満たないことは明らかである。また、ドライ・エッチング法は、イオンが前記エッチングされる表面に連続的にぶつかることによる物理的エッチング法であり、そのエッチング選択性は理想的ではない。したがって、全工程において、ドライ・エッチング法によってパッケージ基板を製造すると、導電層が汚染される問題も起きうる。
そのため、現在の産業界では、従来のサブストラクティブ法（Substractive）に比べ、より細い線（ライン）を製造できるアディティブ法（Additive）が採用されている。より高密度の回路基板に対応する典型的な方法は、無電解銅（Electroless Copper）が絶縁回路基板上にシード層（Seed layer）を形成し、さらに絶縁層上に直接回路層を形成するも
のである。さらに、この方法は、フルアディティブ法（Fully-additive）及びセミアディティブ法（Semi-additive）の2種類の製法（工程）に区分され、これら方法によりエッチング時に起こる問題を避けることができる。
現在、周知であるやや細い回路を製造できるセミアディティブ法の典型的な工程は、図２−Ａ〜図２−Ｆに示す通りである。
図２−Ａに示すように、まず、コア（core）回路基板20は、多数のパターン化済みの回路層21、２つの回路層21の間に位置する絶縁層22、前記回路層21の間の電気的接続部分（interconnection）の電気メッキのスルーホール23を備える。
図２−Ｂに示すように、さらに２つの有機絶縁層24を使用（提供）して、これを前記コア回路基板20の表面に真空プレスする。
図２−Ｃに示すように、続いて、前記有機絶縁層24において、一部の回路層21が見えるように、複数の開孔240がパターン化された上で形成され、さらに前記有機絶縁層24の表
面に無電解メッキ銅薄層25が形成される。
図２−Ｄに示すように、前記無電気メッキ銅薄層25上にパターン化されたレジスト層（Resist layer）26が設けられ、前記レジスト層26により複数の開口（Opening）260を形成することで、前記無電気メッキ銅薄層25が露出するようにする。
図２−Ｅに示すように、電気メッキの方法を用いることにより、前記レジスト層の開口260に、さらにライン層27を形成する。前記電気メッキ金属層は一般的に金属銅からなる
導電ラインである。
図２−Ｆに示すように、その後、前記レジスト層26及びそれに被覆された無電解メッキ銅薄層25を再び取り除くと、直ちに多層式の四層基板200が形成できる。
半導体パッケージの表面上には、銅からなる多数の導電ラインが形成されており、また、半導体パッケージの表面の一部には電気信号あるいは電気出力を伝達するための電気接続パットが形成されている。同時に、前記電気接続パッドの外部に露出した表面は、一般的にニッケル/金（Ni/Au）などの金属層から形成されており、前記電気接続パッドと、金線、凸ブロック、ハンダボール、チップ又は回路基板などの導電素子との電気的カップリングを有効に行えるようにして、外部環境（周辺環境）の影響による前記電気接続パッド本体の酸化を避けることもできる。
前記電気接続パッドには、例えば、半導体フリップチップパッケージ基板及びチップの電気的カップリングの凸ブロックバンプ・パッド（ハンダ・パッド）（Bump pad）、又はプレ・ソルダ・パッド（Pre-solder pad）などがある。また、前記電気接続パッドは、例えば、ワイヤー・ボンディング式半導体パッケージ基板とチップの電気的カップリングにおけるバンプ・パッド（フィンガー）（Finger）、パッケージ基板と回路基板とが電気的カップリングをしたハンダボール・パッド（Ball pad）であっても良い。前記電気接続パッド本体の外部に露出した表面にニッケル/金の金属層が形成されることにより、前記ニ
ッケル/金の金属層内に包まれている（含まれている）電気接続パッド（通常は金属銅）
の周辺環境の影響による酸化が起こりにくくなり、凸ブロック、プレ・ソルダ又はハンダボール等の電気接続パッドに埋設された電気的接続部分の品質を高めることができる。
現在のセミアディティブ法（semi additive process）では、無電解メッキ銅薄層が全
面にわたって形成されているため、ラインのパターン・メッキ（Pattern plating）工程
が完了した後、エッチング（Etching）をして除去し、その後、前記電気メッキライン層
が周辺（外部）の環境汚染の影響を受けないように保護するために、回路の表面にレジスト剤（絶縁ペイント〔緑色のペイント〕）を形成する工程を行い、且つニッケル/金（Ni/
Au）の金属層を形成したい電気接続パッドの表面である金属層表面が、前記ソルダーマスク層の開孔から露出するようにする。そして、それまでの工程で、電気メッキ導電用の無電解メッキ銅薄層はすでに取り除かれているため、通常は無電解（Electro-less）メッキ方式、即ち外来の電圧による駆動力（Driving force）を用いない方法によりニッケル/金（Ni/Au）の金属層を形成しなければならない。
図２−Ｇ及び図２−Ｈは、無電解メッキ方式で、パッケージ基板の電気接続パッドの表面に金属バリア層を形成する、即ち化学析出法によるニッケル/金の金属層の形成する従
来の方法を示したものである。
図２−Ｇに示すのは、前記のように、ニッケル/金の金属層を確実に電気接続パッドの
表面に沈積させる方法が示される。すなわち、必要とする前工程を終えてパターン化したライン層27のパッケージ基板200の表面上に、プリント（Printing）又は絶縁インク（緑
色のペイント）のようなコーティング（Coating）を利用して、ソルダーマスク（Solder mask）層28を形成する。そして、前記パッケージ基板200の表面におけるライン層27には
複数の電気接続パッド270が含まれるので、前記ソルダーマスク層28に前記電気接続パッ
ド270の対応箇所に開孔280を形成することで、前記電気接続パッド270が露出するように
する。
図２−Ｈは、前記基板200に、化学析出法によるニッケル/金の金属層を形成する工程を示したものである。すなわち、無電解ニッケル金メッキ工程（Electroless Nickel/Immersion Gold（EN/IG））による処理を行い、前記ソルダーマスク層の開孔280を通して、ニ
ッケル/金の金属層29を前記ソルダーマスク層の開孔280から露出している前記電気接続パッド270の表面に沈積させる。
したがって、前記のようなＳＡＰ（semi additive process）工程においては、電流通
電用の無電解銅薄層を提供するために、電気メッキパターン化ラインはラインパターン化の完成後すぐに除去、すなわち、電気メッキの通電用である無電解銅層がすでに除去されているため、その後形成したいニッケル/金の金属層は無電解方法のメッキ法を採用して
形成する必要がある。また、一般的に用いられている化学析出法によるニッケル/金の金
属層を形成する工程で用いられる液体は、前記パッケージ基板の表面に形成されるソルダーマスク層に対して腐食を促進してしまうので、ソルダーマスク層の剥離（Peeling）、
電気接続パッド上のニッケル/金の金属層の汚染などの信頼性を低下させる問題が生ずる
。
また、市場の需要に応えるため、半導体パッケージ構造は、薄型、軽量、小型化を求める必要があり、チップも小型化、高集積化（Integration）に向けて発展している。これ
に鑑み、チップキャリア（Chip carrier）としての半導体パッケージ基板は、高密度の電気接続パッドを備えていることが好ましく、そうすることによって、基板の上に載せるチップが、基板と良好且つ完全な電気接続を形成することができ、高集積化のチップがフルに機能して特性を発揮できることになる。
しかし、導線を備えているICパッケージ基板にはその工程に制限があるため、チップ信号の伝送と周波数の改善、抵抗の制御等の機能における制限が、高入力/出力（I/O）数パッケージ部材の発展の障害となりつつあり、さらには、基板の工程がパッケージコストの２０％〜５０％を占めているため、半導体チップの集積回路の工程がすでに０．１３μｍまで縮小し、且つパッケージサイズもほぼチップと同じ大きさ（チップの約１．２倍）まで縮小を続けている現状では、いかにしてそれに見合うファイン回路（Fine circuit）、および高密度で小さい孔径のパッケージ基板を製造するかが、集積回路産業、さらにはその他の電子関連産業において、次世代技術に進む研究開発上の重要な課題となっている。
そして、導線をさらに高精度のものにするためには、互いに隣接する電気接続パッドの間のピッチ（Pitch）だけでなく、電気接続パッドの面積も小さくする必要がある。その
結果、ソルダーマスク層に形成される開孔は非常に小さくなってしまうので、前記接続パッドの露出部分も少なくなってしまう。したがって、ニッケル／金の化学析出過程において、流体の対流が乏しくなり、さらには、ニッケル粒子の物質移動（Mass transfer）が
不十分となり十分にニッケルによるメッキができなくなる。そして、ニッケル金属層が、析出した金上に浸漬（Immersed）によりうまくメッキすることができなくなった結果、電気メッキにムラが生じたり、前記接続パッドの表面が粗くなってしまい、緻密なニッケル／金の金属層が形成することができなくなってしまう。
以上に述べる従来技術の欠点に鑑み、本発明は、電気めっき方法を用いて、電気接続パッドの表面にバリア金属層を形成する、電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法を提供することを主な目的とする。
また、本発明は、同時にＳＡＰ方法（セミアディティブ法）により回路構造を形成し、電気めっき方法により電気接続パッドの表面にバリア金属層を形成する、電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法を提供することを目的とする。
また、本発明は、従来の化学析出法によるニッケル/金のメッキ工程において、製造に
使用するための液体が、前記パッケージ基板表面のソルダーマスク層に対して腐食性の影響を与える問題、ソルダーマスク層の剥離の問題、及び電気接続パッド上のニッケル/金
の金属層の汚染等信頼性を低下させる問題を招くことを防止する、電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法を提供することを目的とする。
さらに、本発明は、化学析出法によるニッケル/金のメッキ工程において、液体の対流
性が悪いことで、ニッケル粒子の質量輸送（Mass transfer）が悪くなり、十分なメッキ
ができなくなる現象が起こり、その後、金がニッケル金属層の上にうまく浸漬（Immersed）できなくなり、そのため、メッキのむらが現れ、あるいは前記電気接続パッド表面が過度に粗くなり、緻密（Dense）なニッケル/金の金属層等が形成できない問題が起こることを防止する、電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法を提供することを目的とする。
上記目的を達成するために、
本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造は、
絶縁層下部に被覆されていた内層回路に電気的に接続をするように複数の導電ブラインドホールを形成した少なくとも１つの絶縁層と、
少なくとも１つの電気接続パッドが前記導電ブラインドホールに電気的に接続される、複数の電気接続パッドを含む、電気メッキで前記絶縁層上に形成された導電膜からなる少なくともひとつのパターン回路層と、
前記電気接続パッドの上表面を完全に被覆する少なくともひとつのバリア金属層とを備えることを特徴とする。
本発明においては、さらに前記パターン回路層を被覆し、且つ、前記バリア金属層を露出させるように、複数の開孔を有するソルダーマスク層を前記基板表面にさらに備えることを特徴とすることが好ましい。
本発明においては、前記絶縁層が、多層の回路基板の表面に形成されていることを特徴とすることが好ましい。
本発明においては、前記パッケージ基板が、フリップチップ式パッケージ基板、又はワイヤボンディング式パッケージ基板のいずれか１つであることを特徴とすることが好ましい。
本発明においては、前記電気接続パッドが、バンプパッドであることを特徴とすることが好ましい。また、前記電気接続パッドが、はんだボールパッドであることを特徴とすることが好ましい。さらに、前記電気接続パッドが、ワイヤボンディングパッドであることを特徴とすることが好ましい。
本発明においては、前記バリア金属層が、金、ニッケル、パラジウム、銀、スズ、ニッケル/パラジウム、クロム/チタン、ニッケル/金、パラジウム/金、及びニッケル/パラジ
ウム/金からなる群から選ばれるいずれか１つからなることを特徴とすることが好ましい
。
本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法は、絶縁層中に複数の導電ブラインドホールを形成し、絶縁層の下部に被覆されている内層回路を提供するステップと、
前記絶縁層とブラインドホールの表面に導電膜を形成するステップと、
前記導電膜上に第一レジスト層を形成し、一部の導電膜を露出させるための多数の開口を前記第一レジスト層に形成することステップと、
電気メッキ工程を行い、前記第一レジスト層の開口に複数の電気接続パッドを含むパターン回路層を形成するとともに、絶縁層のブラインドホールに導電ブラインドホールを形成し、且つ少なくとも1つの該電気接続パッドは、前記導電ブラインドホールと電気接続さ
せるステップと、
電気接続パッド以外のパターン回路層を被覆する第二レジスト層を形成し、前記電気接続パッドを第二レジスト層から露出させるステップと、
さらに電気メッキ工程を行うことで、前記接続パッド上にバリア金属層を形成するステップと、
第二レジスト層、第一レジスト層及び前記第一レジスト層の下に被覆した導電膜を除去するステップとを備えることを特徴とする。
また、本発明に係る別の実施形態において、本発明の電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法は、
絶縁層中に複数のブラインドホールを形成することで、絶縁層の下部に被覆されている内層回路を露出させる絶縁層を提供するステップと、
前記絶縁層及びブラインドホールの表面に導電膜を形成するステップと、
前記導電膜上にレジスト層を形成し、一部の導電膜を露出させるための多数の開口を前記レジスト層に形成するステップと、
電気メッキ工程を行い、前記レジスト層の開口に複数の電気接続パッドを形成し、且つ前記絶縁層のブラインドホールに導電ブラインドホールを形成し、前記電気接続パッドを前記導電ブラインドホールと電気接続するステップと、
さらに電気メッキ工程を行うことで、前記接続パッド上にバリア金属層を形成するステップと、
前記レジスト層及び前記レジスト層の下に被覆した導電膜を除去するステップとを備えることを特徴とする。ここで、前記レジスト層の開口は、前記絶縁層のブラインドホールの位置に対応する。
本発明に係る半導体パッケージ基板構造の製法においては、前記基板表面にソルダーマスク層を形成し、さらに複数の開孔を前記ソルダーマスク層に形成して前記バリア金属層を露出させるステップをさらに備えることを特徴とすることが好ましい。
本発明に係る半導体パッケージ基板構造の製法においては、前記絶縁層が、多層の回路層基板の表面に形成されることを特徴とすることが好ましい。
本発明に係る半導体パッケージ基板構造の製法においては、前記パッケージ基板が、フリップチップ式パッケージ基板、又はワイヤボンディング式パッケージ基板のいずれか１つであることを特徴とすることが好ましい。
本発明に係る半導体パッケージ基板構造の製法においては、前記電気接続パッドが、バンプパッドであることを特徴とすることが好ましく、前記電気接続パッドが、はんだボールパッドであることを特徴とすることも好ましく、さらに前記電気接続パッドが、ワイヤボンディングパッドであることを特徴とすることも好ましい。
本発明に係る半導体パッケージ基板構造の製法においては、前記バリア金属層が、金、ニッケル、パラジウム、銀、スズ、ニッケル/パラジウム、クロム/チタン、ニッケル/金
、パラジウム/金及びニッケル/パラジウム/金からなる群より選ばれるいずれか１つから
なる金属からなる金属層であることを特徴とすることも好ましい。
本発明に係る半導体パッケージ基板構造の製法においては、前記第一及び第二レジスト層が、ドライフィルム又は液状のフォトレジストかのいずれかから構成されることを特徴とすることが好ましい。
本発明に係る半導体パッケージ基板構造の製法においては、前記レジスト層の開口が、前記絶縁層のブラインドホールの位置に対応することを特徴とすることが好ましい。
上記工程を通して、本発明は電気接続パッド金属保護層を備える半導体パッケージ基板構造を提供し、前記基板は主に、絶縁層の下に形成された被覆されている内層回路に電気的に接続する複数の導電ブラインドホールを形成した少なくともひとつの絶縁層と、電気めっきで前記絶縁層上に形成された導電膜とを含み、さらに、該基板は複数の電気接続パッドを含み、少なくとも１つの前記電気接続パッドが、前記導電ブラインドホールに電気接続される少なくともひとつのパターン回路層と、前記電気接続パッドの上表面を完全に被覆する少なくともひとつのバリア金属層とを備えることを特徴とする。
本発明によれば、パターン化された回路層及び導電ブラインドホールを製造する際に、電気メッキに必要な導電性フィルムおよび第二レジスト層がＳＡＰ方法によるパターン転写に用いられる。
これにより、金属層（例えば、ニッケル/金（Ni/Au）金属層）で電気メッキされる場所が定められ、あるいは、前記基板上に電気接続パッド領域のみが形成される。その結果として、電気接続パッドの上表面には、ニッケル／金の電気メッキ工程で用いられる、理想的な大きさのニッケル／金からなる金属層が形成され、従来のニッケル／金の化学析出工程により生ずる様々な工程上の問題を避けることができる。
上記のように、本発明においては、パターン回路及び導電ブラインドホールを製造する際に、全面的に電気導電を行うことができる導電膜を用いてさらに第二レジスト層を増設し、電気接続パッド以外の導電線の区域を被覆することで、あるいは、前記基板表面のみに電気接続パッドを形成してさらに電気メッキ工程を行うことで、電気接続パッド上にバリア金属層を形成し、それにより同時に基板に導電回路、導電ブラインドホール、電気接続パッド及びその上を被覆するバリア金属層を形成する。無電解（Electro-less）メッキ
工程に代わり上記電気メッキ工程を行うことで、無電解メッキ工程で用いる液体の前記パッケージ基板表面のソルダーマスク層に対する腐食性の影響により、ソルダーマスク層の剥離及び電気接続パッド上のニッケル/金の金属層の汚染等信頼性が低下する問題を招く
ことを防止する。さらに、ファイン回路形成工程での液体の対流が悪くなるため、十分なメッキができなくなる現象が起こって、その後金がニッケル金属層上にうまく浸漬（Immersed）できなくなり、そのため、メッキのむらが現れ、又は前記電気接続パッド表面が過度に粗くなり、緻密（Dense）なニッケル/金の金属層等が形成できない問題が起こることを防止する。
本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法により、基板上に多層のファイン回路構造及び絶縁層に導電ブラインドホールを形成することができるほか、前記パターン回路構造の電気接続パッド上に、前記パッドのサイズに近似する大きさのバリア金属層を電気メッキすることで、前記電気接続パッドとバリア金属層の接触面積を増加し、且つ効果的に前記電気接続パッドとその他の導電素子（例えば、金属バンプ、ハンダボール及びワイヤなど）との電気的なカップリングを行う方法が提供できる。また、周囲の環境の影響による前記電気接続パッド本体の酸化を防ぎ、従来の化学メッキ方式によるニッケル/金のメッキ工程で起こった問題も避けることができ、
パッケージ構造の信頼性を効果的に向上することができる。また、従来は、電気メッキ方法を利用して、前記電気接続パッド表面のバリア金属層を形成しているが、従来の電気メッキ方法は、パッケージ基板表面に別に電気メッキ導線を敷設して、前記電気メッキ導線を介して電気接続パッド上に導電していたが、該工程においては、それらの電気メッキ導線の設置により、パッケージ基板上の有効な配線面積が大幅に減少し、且つ前記電気めっき導線の敷設により、ノイズの干渉等の問題が派生していたが、本発明では係る問題を解決できる。
以下に述べる具体的な実施例は、本発明の特徴及び効果を例示的に示すものであり、本発明の実施範囲を制限するものではない。本発明に掲げる精神及び技術の範囲を離脱しない限り、本発明に掲げる内容を運用して完成した同等効果の変更及び修正は、全て上記特許請求の範囲に含まれるものとする。
本発明の目的、特徴及び効果をさらに明解及び理解しやすくするために、以下に詳細な実施例及び図面により説明を加える。当然ではあるが、本発明は各種の形式で実施することができ、以下に述べるのは、本発明の好ましい実施例であり、本発明の範囲を制限するものではない。
図３−Ａ〜図３−Ｉは、本発明に係る電気接続パッドの金属保護層を備える半導体パッケージ基板構造の製法についての具体的な実施例の断面イメージ図である。
図３−Ａに示すように、まず、誘電絶縁層30を供給して、さらに前記絶縁層30に複数のブラインドホール301を形成して前記絶縁層の下部に被覆されている内層回路30ａを露出させる。そして、前記絶縁層30及びブラインドホール301の表面に導電膜31を形成する。前記絶縁層30は、例えばエポキシ樹脂（Epoxy resin）、ポリイミド（Polyimide）、シアン酸エステル（Cyanate Ester）、グラスファイバー（Glass fiber）、ABF（Ajinomoto Build-up Film、味の素（株）社製造）、ビスマレイミドトリアジン（BT , Bismaleimide Triazine）又はエポキシ樹脂とガラスファイバー（FR5）を混合した材質等により構成することができる。前記導電膜31は、主に後述の金属層（パターン化回路層と電気接続パッド上のバリア金属層とを含む）の電気めっきに必要な電流伝導経路とされるもので、金属、合金又は積層した数層の金属層から構成され、該金属層は、銅、スズ、ニッケル、クロム、チタン、銅-クロム合金からなる群より選ばれる金属から選択して形成することができる。前記導電膜31は、物理蒸着法（PVD）、化学蒸着法（CVD）、無電解メッキ又は化学積層等の方法によって形成することができ、より具体的には、例えば、スパッタリング法（Sputtering）、蒸着法（Evaporation）、アーク蒸着法（Arc vapor deposition）、イオンビームスパッタリング法（Ion beam sputtering）、レーザアブレーション積層法（Laser ablation deposition）、プラズマ促進の化学蒸着法又は無電解メッキ法等の方法によって形成することができる。これらの中でも、実際の操作の経験によれば、前記導電膜31は、無電解メッキ法により得られる銅粒子によって構成されることが好ましい。また、前記絶縁層30は、多層の回路層を有する基板表面に形成され、前記基板は必要な前工程を完了していてもよい。例えば、多数のスルホール（PTH）又はブラインドホール等がその中に形成され、重なった層の間の回路（図示せず）に電気を導電させておくことができる。
図３−Ｂに示すように、続いて、前記導電膜31上に、印刷、塗布又は接着等の方法で、第一レジスト層32を被覆する。前記第一レジスト層32は、例えばドライフィルム又は液体フォトレジストのフォトレジスト層（Photoresist）であってもよい。そして、露光（Exposure）及び現像（Development）等のパターン工程によって、前記第一レジスト層32が複数の開口320を形成できるようにし、それにより形成したいパターン回路層を備える一部
の導電膜31を露出させる。
図３−Ｃに示すように、さらに続いて、電気めっき工程を行い、前記第一レジスト層の開口320においてパターン回路層33を、前記絶縁層のブラインドホール301において導電ブラインドホール302を形成する。前記パターン回路層33は、複数の電気接続パッド330を備えることで、前記電気接続パッド330が前記絶縁層30に形成される導電ブラインドホール302によって、内層回路30ａに電気接続する。前記導電ブラインドホール302は、直接前記
電気接続パッド330の下方に形成することができ、又は前記パターン回路層３３の導線に
より、前記電気接続パッド330を前記内層回路30ａに電気接続することができる。
図３−Ｄに示すように、その後、第二レジスト層34を電気接続パッド330に被覆される
以外のパターン回路層33に形成する。前記第二レジスト層34は、例えばドライフィルム又は液状のフォトレジスト等のフォトレジスト層（Photoresist）であってもよい。そして
、露光（Exposure）及び現像（Development）等のパターン工程によって、前記第一レジ
スト層34が複数の開口320を形成できるようにし、これら一連の操作により電気接続パッ
ド330を露出させる。前記第二レジスト層34の材質は、前記第一レジスト層の材質と同様
のものであっても良い。
続いて、図３−Ｅに示すように、電気めっき（Electroplating）工程を進めることで、前記導電膜31、導電ブラインドホール302及び前記電気接続パッド330等の電流伝導経路を介して、前記電気接続パッド330の上表面をバリア金属層35で完全に被覆する。前記バリ
ア金属層に用いる金属としては、金、ニッケル、パラジウム、銀、スズ、ニッケル/パラ
ジウム、クロム/チタン、ニッケル/金、パラジウム/金又はニッケル/パラジウム/金等を
挙げることができ、バリア金属層としては、電気メッキで得られるニッケル/金を用いた
金属層が理想的である。このニッケル/金を用いた金属層は、まず、一層のニッケル351を電気めっきして、その上に一層の金352を（図３−Ｆに示すように）電気めっきして得る
ことができる。前記ニッケル/金からなる金属を前記導電膜31を通して、各電気接続パッ
ド330の表面全体に電気めっきすることで、前記電気接続パッド330の上表面をバリア金属層35で完全に被覆することができる。当然ではあるが、本発明に係るバリア金属材料の選択においては、前記のニッケル及び金は、金属の組合せの１つにすぎず、例えば、金を電気接続パッドの露出した表面に直接電気めっきすることで、前記バリア金属層を簡単に代替することができる。これら代替なども、全て本発明の範囲に含まれるものとする。
そして、図３−Ｇに示すように、当該第二レジスト層34と第一レジスト層32とを除去することにより、当該電気接続パッド330表面全体を電気メッキで被覆したバリア金属層35
が完成する。
さらに、図３−Ｈに示すように、エッチング等の技術によって、前記第一レジスト層32に被覆された導電膜31を除去することができる。
その後、図３−Ｉに示すように、前記パッケージ基板表面に、例えば、絶縁インク（緑色のペイント）から構成されたソルダーマスク層（Solder mask）36を被覆し、前記パッ
ケージ基板を外部の環境汚染による破壊から保護する。前記ソルダーマスク層36は、複数の開孔360を形成し、前記電気めっきを完了したバリア金属層35の電気接続パッドがソル
ダーマスク層の開孔360から露出できるようにする。
図４に示すように、別の好ましい実施形態において、直接基板の表面上に多数の電気接続パッド330を形成し、前記絶縁層30に導電ブラインドホール302を形成することができる。その他の導線部分がないことで、これら電気接続パッド330が直接前記絶縁層30におけ
る導電ブラインドホール302を介して前記内層回路30ａに電気接続できる。続いて、前記
電気接続パッド上に電気メッキしてバリア金属層を形成する工程において、前記基板表面のみに電気接続パッドを形成することで、第二レジスト層の部分を被覆しなくても、直接電気メッキ工程が行える。これら工程を行うことにより、これら電気接続パッドの露出した表面をバリア金属層で完全に被覆することができる。
上記のように、本発明では、セミアディティブ法（ＳＡＰ）を利用して、積層部分において回路及び導電ブラインドホールを形成する。その後、前記パターン構造を形成する第一レジスト層及び導電膜を利用して、さらに別に第二レジスト層（薄いドライフィルム）を形成して、バリア金属層を形成したくない導電線部分を被覆し、又は前記基板表面のみに電気接続パッドの区域を形成する。これにより、前記パターン回路構造を形成する導電膜、導電ブラインドホール及び前記電気接続パッドを介して、前記電気接続パッド上に、バリア金属層、例えばニッケル/金（Ni/Au）金属層をめっきし、前記電気接続パッド上に前記電気接続パッドの表面サイズと近似した大きさのバリア金属層構造を形成する。そして、これらレジスト層及び導電膜の除去を行い、その後、ソルダーマスク剤層を形成する工程を続け、表面がパターン化した回路及び電気接続パッド上のバリア金属層の多層基板を完成する。
図５に示すように、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造を応用して形成したCDBGA（Cavity down ball grid arrays ）半導体パッケージ部材は、その中の基板に開孔を形成するという特徴があり、且つ半導体チップを逆向きに置く方法で前記開孔を介して前記基板に電気接続することができる。
前記CDBGA半導体パッケージ部材には、主にBGA半導体パッケージ基板40において、上下の表面を貫通する少なくとも１つの開孔41が形成されている。さらに、ラジエータフィン42を前記基板40の上表面に設置することで、前記開孔41の片側を密封し、半導体チップ43が前記開孔41の中に収納されるようにする。その際、伝熱性接着剤によって、前記チップ43の使われない面を前記ラジエータフィン42にしっかりと粘着する。さらに、多数のワイヤー44が前記開孔41を貫通することによって、前記半導体チップ43と前記基板40の下表面にある電気接続パッド401とを電気接続する。前記電気接続パッド401の表面は、バリア金属層45（例えば、ニッケル/金の金属層）が被覆しており、前記ワイヤ44（例えば、金の
ワイヤ）が効果的に前記電気接続パッドにボンディング及び電気接続することができるようにする。続いて、パッケージテープ46によって、前記半導体チップ43とワイヤ44とを包んだ後、前記基板40における電気接続パッド402上に多数のハンダボール47を埋め込む。
前記電気接続パッド402の表面にも、バリア金属層が被覆され、前記ハンダボール47が効
果的に前記電気接続パッドにボンディング及び電気接続することができるようにする。これら一連の作業により、前記ラジエータフィンを統合的に備える半導体パッケージ部材を完成する。
図６及び図７は、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造を応用して形成したワイヤボンディング式及びフリップチップ式（Flip Chip）半
導体パッケージ部材の断面イメージ図である。
図６に示すように、前記CDBGA半導体パッケージ部材以外にも、本発明はワイヤボンデ
ィング式（Wire bonding）半導体パッケージ部材50に応用することができる。すなわち、ワイヤボンディング式基板51を供給して、さらに少なくともひとつの半導体チップ52を前記基板51に設置した後、多数のワイヤ53を利用して、前記チップ52を前記基板51の電気接続パッド54上に電気接続する。前記ワイヤ53と電気的に接続される前記電気接続パッド54の表面は、バリア金属層55、例えばニッケル/金の金属層で完全に被覆され、前記ワイヤ53（通常は金のワイヤ）が効果的に前記電気接続パッド54上にボンディングされる。
図７に示すように、本発明は、フリップチップ式半導体パッケージ部材60にも応用することができる。すなわち、フリップチップ式基板61を供給して、さらに少なくともひとつの半導体チップ62を前記基板61に設置した後、前記半導体チップ62の回路面上の多数の金属バンプ63を利用して、フリップチップ方法によって、基板61の表面における電気接続パッド64と電気接続する。前記金属バンプ63と電気接続した前記電気接続パッド64の上表面は、バリア金属層65、例えばニッケル/金の金属層が完全に被覆し、電気接続パッド64が
周囲の環境の影響を受けて錆びたりすることを保護するだけでなく、効果的な前記金属バンプ63と電気接続パッド64とのボンディングをする。
したがって、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造は、ワイヤボンディング式（Wire bonding）パッケージ基板に応用されるほか、フリップチップ式パッケージ基板にも応用できる。さらに、本発明に係る電気接続パッドは、例えばワイヤボンディングパッド、バンプパッド、スズ溶接パッド又はハンダボールパッド等であっても良く、前述の図面には一部の電気接続パッドしか表示していないが、実際には前記パターン回路構造と電気接続パッドの数は、実際の工程の必要に応じて設計を加えたり、基板表面に分布させたりすることができ、さらに前記工程は基板の片面又は両面に実施できる。
図１−Ａは、従来のウェットエッチング法における基板工程のイメージ図である。 図１−Ｂは、従来のウェットエッチング法における基板工程のイメージ図である。 図２−Ａは、従来のＳＡＰ方法の基板工程のイメージ図である。 図２−Ｂは、従来のＳＡＰ方法の基板工程のイメージ図である。 図２−Ｃは、従来のＳＡＰ方法の基板工程のイメージ図である。 図２−Ｄは、従来のＳＡＰ方法の基板工程のイメージ図である。 図２−Ｅは、従来のＳＡＰ方法の基板工程のイメージ図である。 図２−Ｆは、従来のＳＡＰ方法の基板工程のイメージ図である。 図２−Ｇは、従来の無電解メッキ法を利用して、前記基板の電気接続パッド表面に、バリア金属層を形成する工程のイメージ図である。 図２−Ｈは、従来の無電解メッキ法を利用して、前記基板の電気接続パッド表面に、バリア金属層を形成する工程のイメージ図である。 図３−Ａは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｂは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｃは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｄは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｅは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｆは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｇは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｈは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図３−Ｉは、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における実施例の断面イメージ図である。 図４は、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法における断面イメージ図である。 図５は、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法を応用して形成したCDBGA半導体パッケージ部材の断面イメージ図である。 図６は、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法を応用して形成したワイヤボンディング式半導体パッケージ部材の断面イメージ図である。 図７は、本発明に係る電気接続パッド金属保護層を備える半導体パッケージ基板構造及び製法を応用して形成したフリップチップ式半導体パッケージ部材の断面イメージ図である。
符号の説明
10、22、24、30：絶縁層、 11：金属層、 12：レジスト層、
13：エッチング液、 14：アンダーカット、 20：核心回路板、
21：回路層、 22：電気めっき貫通穴、 25：無電解銅
26：レジスト層、 27、33：ライン層、 28、36：ソルダーマスク層、
29：ニッケル/金の金属層、 30a：内層回路、 31：導電膜、
32：第一レジスト層、 34：第二レジスト層、
35、45、55、65：バリア金属層、 40、200：基板、 41、240、280：開
孔、
42：ラジエータフィン、 43、52、62：半導体チップ、
44、53：ワイヤ、 46：パッケージテープ、 47：ハンダボール、
50：ワイヤボンディング式半導体パッケージ部材、
51：ワイヤボンディング式基板、 54、270、330、401、402：電気接続パッド、
60：フリップチップ式半導体パッケージ部材、 61：フリップチップ式基板、
63：金属バンプ、 260：開口、 301：ブラインドホール、
302：導電ブラインドホール、 320：第一レジスト層の開口、
351：ニッケル金属層、 352：金金属層、
360：ソルダーマスク層の開孔

Claims (17)

  1. 電気接続パッド金属保護層を備える半導体パッケージ基板構造であって、
    絶縁層下部に被覆されていた内層回路に電気的に接続をするように複数の導電ブラインドホールを形成した少なくとも１つの絶縁層と、
    複数の電気接続パッドを含む、電気メッキで前記絶縁層上に形成された導電膜からなる少なくとも１つのパターン回路層と、
    前記電気接続パッドの上表面を完全に被覆する少なくとも１つのバリア金属層と、
    前記パターン回路層と前記バリア金属層を被覆し、且つ、前記バリア金属層の一部を露出させるように、前記基板表面に形成され、複数の開孔を有するソルダーマスク層と、
    を備え、
    少なくとも１つの前記電気接続パッドが前記導電ブラインドホールに電気的に接続されることを特徴とする電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  2. 前記絶縁層が、多層の回路基板の表面に形成されていることを特徴とする請求項1に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  3. 前記パッケージ基板が、フリップチップ式パッケージ基板、又はワイヤボンディング式パッケージ基板のいずれか１つであることを特徴とする請求項1に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  4. 前記電気接続パッドが、バンプパッドであることを特徴とする請求項1に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  5. 前記電気接続パッドが、はんだボールパッドであることを特徴とする請求項1に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  6. 前記電気接続パッドが、ワイヤボンディングパッドであることを特徴とする請求項1に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  7. 前記バリア金属層が、金、ニッケル、パラジウム、銀、スズ、ニッケル/パラジウム、クロム/チタン、ニッケル/金、パラジウム/金、及びニッケル/パラジウム/金からなる群から選ばれるいずれか１つからなることを特徴とする請求項1に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造。
  8. 電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法であって、
    絶縁層中に複数のブラインドホールを形成することで、絶縁層下部に被覆されている内層回路を露出させる絶縁層を提供するステップと、
    前記絶縁層及びブラインドホールの表面に導電膜を形成するステップと、
    前記導電膜上に第一レジスト層を形成し、一部の導電膜を露出させるための多数の開口を前記第一レジスト層に形成するステップと
    電気メッキ工程を行い、前記第一レジスト層の開口に複数の電気接続パッドを含むパターン回路層を形成するとともに、絶縁層のブラインドホールに導電ブラインドホールを形成し、且つ少なくとも１つの該電気接続パッドは、前記導電ブラインドホールと電気的に接続させるステップと、
    電気接続パッド以外のパターン回路層を被覆する第二レジスト層を形成し、前記電気接続パッドを第二レジスト層から露出させるステップと、
    さらに電気メッキ工程を行うことで、前記接続パッド上にバリア金属層を形成するステップと、
    第二レジスト層、第一レジスト層及び前記第一レジスト層の下に被覆した導電膜を除去するステップと、
    前記基板表面にソルダーマスク層を形成し、さらに複数の開孔を前記ソルダーマスク層に形成して前記バリア金属層の一部を露出させるステップと、
    を備えることを特徴とする電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  9. 電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法であって、
    絶縁層中に複数のブラインドホールを形成することで、絶縁層の下部に被覆されている内層回路を露出させる絶縁層を提供するステップと、
    前記絶縁層及びブラインドホールの表面に導電膜を形成するステップと、
    前記導電膜上にレジスト層を形成し、一部の導電膜を露出させるための多数の開口を前記レジスト層に形成するステップと、
    電気メッキ工程を行い、前記レジスト層の開口に複数の電気接続パッドを形成し、且つ前記絶縁層のブラインドホールに導電ブラインドホールを形成し、前記電気接続パッドを、前記導電ブラインドホールと電気的に接続するステップと、
    さらに電気メッキ工程を行うことで、前記接続パッド上にバリア金属層を形成するステップと、
    前記レジスト層及び前記レジスト層の下に被覆した導電膜を除去するステップと、
    前記基板表面にソルダーマスク層を形成し、さらに複数の開孔を前記ソルダーマスク層に形成して前記バリア金属層の一部を露出させるステップと、
    を備えることを特徴とする電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  10. 前記絶縁層が、多層の回路層基板の表面に形成されることを特徴とする請求項８又は９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  11. 前記パッケージ基板が、フリップチップ式パッケージ基板、又はワイヤボンディング式パッケージ基板のいずれか１つであることを特徴とする請求項８又は９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  12. 前記電気接続パッドが、バンプパッドであることを特徴とする請求項８又は９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  13. 前記電気接続パッドが、はんだボールパッドであることを特徴とする請求項８又は９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  14. 前記電気接続パッドが、ワイヤボンディングパッドであることを特徴とする請求項８又は９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  15. 前記バリア金属層が、金、ニッケル、パラジウム、銀、スズ、ニッケル/パラジウム、クロム/チタン、ニッケル/金、パラジウム/金及びニッケル/パラジウム/金からなる群より選ばれるいずれか１つからなる金属からなる金属層であることを特徴とする請求項８又は９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  16. 前記第一及び第二レジスト層が、ドライフィルム又は液状のフォトレジストかのいずれかから構成されることを特徴とする請求項８に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
  17. 前記レジスト層の開口が、前記絶縁層のブラインドホールの位置に対応することを特徴とする請求項９に記載の電気接続パッド金属保護層を備える半導体パッケージ基板構造の製法。
JP2004227056A 2003-08-13 2004-08-03 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法 Expired - Fee Related JP4682294B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092122202A TWI286372B (en) 2003-08-13 2003-08-13 Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2005064498A JP2005064498A (ja) 2005-03-10
JP4682294B2 true JP4682294B2 (ja) 2011-05-11

Family

ID=34132819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004227056A Expired - Fee Related JP4682294B2 (ja) 2003-08-13 2004-08-03 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法

Country Status (3)

Country Link
US (3) US7081402B2 (ja)
JP (1) JP4682294B2 (ja)
TW (1) TWI286372B (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
TWI241001B (en) * 2004-03-26 2005-10-01 Advanced Semiconductor Eng Method of improving adhesive characteristic between photoresist layer and substrate, and bumping process
JP4359257B2 (ja) * 2004-07-06 2009-11-04 三星電機株式会社 Ｂｇａパッケージおよびその製造方法
TWI255158B (en) * 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
JP4891578B2 (ja) * 2005-08-10 2012-03-07 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
US20070045843A1 (en) * 2005-08-25 2007-03-01 Infineon Technologies Ag Substrate for a ball grid array and a method for fabricating the same
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
US8049340B2 (en) * 2006-03-22 2011-11-01 Lsi Corporation Device for avoiding parasitic capacitance in an integrated circuit package
US20070246821A1 (en) * 2006-04-20 2007-10-25 Lu Szu W Utra-thin substrate package technology
WO2007142273A1 (ja) * 2006-06-08 2007-12-13 International Business Machines Corporation 高熱伝導で柔軟なシート
US7804177B2 (en) * 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
TWI324033B (en) * 2006-08-07 2010-04-21 Unimicron Technology Corp Method for fabricating a flip-chip substrate
TWI319615B (en) * 2006-08-16 2010-01-11 Phoenix Prec Technology Corp Package substrate and manufacturing method thereof
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP2008124107A (ja) * 2006-11-09 2008-05-29 Fujitsu Ltd 配線基板、半導体部品及び配線基板の製造方法
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US20100044853A1 (en) * 2007-01-17 2010-02-25 Nxp, B.V. System-in-package with through substrate via holes
US7928582B2 (en) 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US7662662B2 (en) * 2007-03-13 2010-02-16 Kinsus Interconnect Technology Corp. Method for manufacturing carrier substrate
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
CN101287331B (zh) * 2007-04-10 2010-12-08 全懋精密科技股份有限公司 电路板电性连接垫的导电结构
JP2008263026A (ja) * 2007-04-11 2008-10-30 Sumitomo Metal Mining Package Materials Co Ltd Ｃｏｆ配線基板およびその製造方法
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TWI387064B (zh) * 2007-05-03 2013-02-21 Unimicron Technology Corp 半導體封裝基板及其製法
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
TWI334211B (en) * 2007-06-29 2010-12-01 Unimicron Technology Corp Package substrate structure and manufacturing method thereof
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
TWI343112B (en) * 2007-08-08 2011-06-01 Unimicron Technology Corp Package substrate having electrical connection structure and method for fabricating the same
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
TWI446843B (zh) * 2007-12-11 2014-07-21 Unimicron Technology Corp 線路板及其製程
KR100905922B1 (ko) * 2008-02-15 2009-07-02 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
KR20090113074A (ko) * 2008-04-25 2009-10-29 삼성테크윈 주식회사 연성 회로 기판 및 그의 미세 피치 형성 방법
TWI393231B (zh) * 2008-05-21 2013-04-11 Unimicron Technology Corp 嵌埋半導體晶片之封裝基板及其製法
TWI384606B (zh) * 2008-05-30 2013-02-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8207469B2 (en) * 2008-06-02 2012-06-26 Yuan Ze University Method for inhibiting electromigration-induced phase segregation in solder joints
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
US20100102457A1 (en) * 2008-10-28 2010-04-29 Topacio Roden R Hybrid Semiconductor Chip Package
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8445329B2 (en) * 2009-09-30 2013-05-21 Ati Technologies Ulc Circuit board with oval micro via
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
KR101033907B1 (ko) * 2010-02-23 2011-05-11 한국과학기술연구원 미세전극 어레이 제조방법 및 이를 이용한 커넥터 연결방법
KR101125603B1 (ko) * 2010-02-23 2012-03-27 한국과학기술연구원 미세전극 어레이 제조방법
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8850196B2 (en) * 2010-03-29 2014-09-30 Motorola Solutions, Inc. Methods for authentication using near-field
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8536459B2 (en) * 2010-04-22 2013-09-17 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure with LGA
US8541687B2 (en) * 2010-04-22 2013-09-24 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure
CN101937901B (zh) * 2010-08-19 2013-11-06 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
JP2012124452A (ja) * 2010-12-06 2012-06-28 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
WO2012171072A1 (en) 2011-06-16 2012-12-20 Resmed Limited Humifier and layered heating element
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
KR101592558B1 (ko) * 2013-08-27 2016-02-05 주식회사 아모센스 엘이디 기판용 전극 및 이의 제조 방법
TWI557865B (zh) * 2014-01-29 2016-11-11 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
US10157823B2 (en) 2014-10-31 2018-12-18 Qualcomm Incorporated High density fan out package structure
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
US9922949B2 (en) 2015-07-15 2018-03-20 Chip Solutions, LLC Semiconductor device and method
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
US9847244B2 (en) 2015-07-15 2017-12-19 Chip Solutions, LLC Semiconductor device and method
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
US20170323863A1 (en) * 2016-05-09 2017-11-09 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN106057685A (zh) * 2016-07-28 2016-10-26 合肥矽迈微电子科技有限公司 封装方法及倒装芯片封装结构
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法
US20210185827A1 (en) * 2017-02-08 2021-06-17 Hewlett-Packard Development Company, L.P. Printing conductive traces
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
JP2019057572A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 金属配線の形成方法
FR3077678B1 (fr) * 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant
JP2019145546A (ja) * 2018-02-16 2019-08-29 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
CN113170579A (zh) * 2019-02-21 2021-07-23 华为技术有限公司 封装结构及其制备方法
KR102504834B1 (ko) 2019-03-11 2023-02-28 삼성전자 주식회사 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치
CN112005496A (zh) * 2019-03-26 2020-11-27 深圳市汇顶科技股份有限公司 具有随机信号发生器件的集成装置、制备方法及电子设备
TWI700788B (zh) * 2019-05-02 2020-08-01 恆勁科技股份有限公司 覆晶封裝基板及其製法
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11532542B2 (en) * 2020-08-28 2022-12-20 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
TWI743970B (zh) * 2020-08-28 2021-10-21 巨擘科技股份有限公司 多層基板表面處理層結構及其製造方法
CN114980498B (zh) * 2022-05-09 2024-04-02 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261149A (ja) * 1999-03-08 2000-09-22 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000332408A (ja) * 1999-05-24 2000-11-30 Ibiden Co Ltd プリント配線板
JP2001094224A (ja) * 1999-09-24 2001-04-06 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083187A (en) * 1990-05-16 1992-01-21 Texas Instruments Incorporated Integrated circuit device having bumped power supply buses over active surface areas and method of manufacture thereof
JPH04359518A (ja) * 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
JP3848080B2 (ja) * 2000-12-19 2006-11-22 富士通株式会社 半導体装置の製造方法
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261149A (ja) * 1999-03-08 2000-09-22 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000332408A (ja) * 1999-05-24 2000-11-30 Ibiden Co Ltd プリント配線板
JP2001094224A (ja) * 1999-09-24 2001-04-06 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法

Also Published As

Publication number Publication date
US20060223230A1 (en) 2006-10-05
TWI286372B (en) 2007-09-01
JP2005064498A (ja) 2005-03-10
TW200507214A (en) 2005-02-16
US20060226544A1 (en) 2006-10-12
US20050037601A1 (en) 2005-02-17
US7485970B2 (en) 2009-02-03
US7081402B2 (en) 2006-07-25

Similar Documents

Publication Publication Date Title
JP4682294B2 (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
CN100342526C (zh) 有电性连接垫金属保护层的半导体封装基板结构及其制法
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US20080041621A1 (en) Circuit board structure and method for fabricating the same
US7754598B2 (en) Method for manufacturing coreless packaging substrate
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
US8383950B1 (en) Metal etch stop fabrication method and structure
US20050020079A1 (en) Structure having flush circuit features and method of making
JP2005217388A (ja) 半導体パッケージ基板のプリ半田構造及びその製法
US7012019B2 (en) Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2008004924A (ja) パッケージ基板製造方法
TWI336220B (en) A method of forming a high density printed wiring board for mounting a semiconductor
EP1357775B1 (en) Circuit board and its manufacturing method
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
US8186043B2 (en) Method of manufacturing a circuit board
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
KR100873835B1 (ko) 프린트배선판 및 그 제조방법
JP2001308484A (ja) 回路基板及びその製造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP7412735B2 (ja) 半導体パッケージの製造方法
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees