KR101592558B1 - 엘이디 기판용 전극 및 이의 제조 방법 - Google Patents

엘이디 기판용 전극 및 이의 제조 방법 Download PDF

Info

Publication number
KR101592558B1
KR101592558B1 KR1020130101591A KR20130101591A KR101592558B1 KR 101592558 B1 KR101592558 B1 KR 101592558B1 KR 1020130101591 A KR1020130101591 A KR 1020130101591A KR 20130101591 A KR20130101591 A KR 20130101591A KR 101592558 B1 KR101592558 B1 KR 101592558B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
dry film
film layer
protective metal
Prior art date
Application number
KR1020130101591A
Other languages
English (en)
Other versions
KR20150024562A (ko
Inventor
단성백
황진수
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020130101591A priority Critical patent/KR101592558B1/ko
Publication of KR20150024562A publication Critical patent/KR20150024562A/ko
Application granted granted Critical
Publication of KR101592558B1 publication Critical patent/KR101592558B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 엘이디 기판용 전극 및 이의 제조 방법에 관한 것이다. 이러한 본 발명의 엘이디 기판용 전극을 제조하기 위한 방법은 기판의 상면에 드라이 필름층을 적층하는 단계; 드라이 필름층을 패터닝하는 단계; 기판의 상면에서 드라이 필름층이 형성된 부분을 제외한 공간에 전극층을 형성하는 단계; 전극층 및 드라이 필름층 상부에 2개 이상의 금속 성분을 갖는 보호 금속층을 형성하는 단계; 및 드라이 필름층과, 드라이 필름층 상부에 형성된 보호 금속층을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

엘이디 기판용 전극 및 이의 제조 방법{ELECTRODE OF LED SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 엘이디 기판용 전극 및 이의 제조 방법에 관한 것이고, 상세하게 부식 및 황화에 강한 엘이디 기판용 전극 및 이의 제조 방법에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode, 이하, 엘이디라고 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 이러한 엘이디는 저전력, 고효율 및 고휘도의 장점을 갖고 있다.
이러한 엘이디에 사용되는 전극은 도금으로 만들어진 Cu 및 Ni 전극의 최상층에 전해 또는 무전해 Au 도금을 적용하여 제조되고 있다. 이러한 Au 도금은 LED 칩의 패키지 공정의 본딩 특성을 만족하고, 장기 신뢰성을 확보할 수 있다는 점에서 장점을 갖는다. 하지만, 이러한 Au 도금의 경우, 표면의 반사율이 약 70%로서, 엘이디 패키지의 발광 효율을 떨어뜨린다는 단점을 갖는다. 또한, Au는 그 자체가 고가격이라는 점에서, 엘이디 패키지의 제조 비용을 상당히 증가시킨다는 단점을 갖는다.
이러한 Au에 대한 단점을 해소하기 위해, 종래에는 Au를 Ag로 대체하여 도금하는 기술이 연구되었다. 이러한 Ag 도금은 반사율이 높고 가격이 저렴하다는 장점을 가져서, 현재 널리 사용되고 있다. 다만, 이러한 Ag 도금은 수분, 염분 및 황화 가스에 취약한 단점을 갖고 있다. 이러한 Ag 도금의 취약점을 보완하기 위해, 화학 약품에 침적 후, 건조 방식으로 형성되는 Ag 변색 방지제가 사용되고 있으나, 이는 고분자 재료가 주성분이고, 마찰에 의한 마모가 쉽다는 문제점이 추가적으로 존재한다. 또한, 이러한 Ag 변색 방지제는 150℃의 고온 공정에서 쉽게 연소 제거되어, 보호막 기능이 상실되는 문제가 있다. 또한, 최근의 고출력 엘이디 패키지 공정의 칩 본딩은 AuSn 유텍틱 본딩이 사용되는 추세이며, 이는 공정 온도가 300℃ 전후 이므로, 종래의 변색 방지제는 보호막의 구현이 어렵다.
이에 관련하여, 발명의 명칭이 "상변화 메모리 저항 소자 및 그 제조방법"인 한국공개특허 제2013-0079773호가 존재한다.
본 발명은 최상층 전극이 내식성 및 내황성 특성을 가질 뿐 아니라, 반사율이 높은 엘이디 기판용 전극 및 이의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 전극의 합금 조성에 대해 균일한 두께로 조성될 수 있는 엘이디 기판용 전극 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 엘이디 기판용 전극을 제조하기 위한 방법은 기판의 상면에 드라이 필름층을 적층하는 단계; 드라이 필름층을 패터닝하는 단계; 기판의 상면에서 드라이 필름층이 형성된 부분을 제외한 공간에 전극층을 형성하는 단계; 전극층 및 드라이 필름층 상부에 2개 이상의 금속 성분을 갖는 보호 금속층을 형성하는 단계; 및 드라이 필름층과, 드라이 필름층 상부에 형성된 보호 금속층을 제거하는 단계를 포함하는 것을 특징으로 한다.을 특징으로 한다.
또한, 보호 금속층은, AgPdCu, AgAu, AlPdCu 및 AlAu 중 적어도 하나로 구성될 수 있다.
또한, 보호 금속층은, 전체 100 중량부에 대해, Ag를 90 내지 98 중량부, Pd를 1 내지 9 중량부, 그리고 Cu를 1 내지 9 중량부로 혼합하여 형성될 수 있다.
또한, 보호 금속층을 형성하는 단계는, 전극층 및 드라이 필름층 상부에 2개 이상의 금속 성분을 스퍼터링하여 이루어질 수 있다.
또한, 보호 금속층을 형성하는 단계는, 전극층 및 드라이 필름층 상부에 2개 이상의 금속 성분을 이베퍼레이션(evaporation) 또는 아크 이온 플레이팅(arc ion plating)하여 이루어질 수 있다.
또한, 보호 금속층을 제거하는 단계는, 유기용제를 통해 드라이 필름층과, 드라이 필름층 상면에 형성된 보호 금속층의 제거가 이루어질 수 있다.
또한, 보호 금속층을 제거하는 단계는, 유기용제로의 침적 및 초음파의 사용, 고압 스프레이를 통한 유기용제의 고압 분사, 또는 회전 브러쉬를 이용한 물리적 제거 기법을 통해 이루어질 수 있다.
또한, 본 발명의 엘이디 전극용 기판을 제조하기 위한 방법은 드라이 필름층을 적층하는 단계 이전, 기판의 상하부를 관통하는 적어도 하나의 비아를 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 엘이디 전극용 기판을 제조하기 위한 방법은 전극층을 형성하는 단계 이전, 에칭된 드라이 필름층이 형성된 부분을 제외한 공간에 시드층을 형성하는 단계를 더 포함할 수 있고, 전극층을 채우는 단계는 시드층의 상부에 전극층을 도금할 수 있다.
또한, 전극층은 구리 전극 및 니켈 전극 중 적어도 하나일 수 있다.
또한, 기판은, 세라믹으로 구성된 세라믹 기판일 수 있다.
또한, 드라이 필름 층을 패터닝하는 단계는, 포토 레지스트 기법을 이용하여 드라이 필름 층을 패터닝할 수 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 엘이디 기판용 전극은 기판의 상부에 형성된 전극층; 및 전극층 상부에 형성되고, 2개 이상의 금속 성분을 갖는 보호 금속층을 포함하는 것을 특징으로 한다.
본 발명의 엘이디 기판용 전극 및 이의 제조 방법에 따르면 반사율이 높고 가격이 저렴하며, 수분, 염분 및 황화 가스에 강한 특성을 갖는 효과가 있다.
또한, 본 발명의 엘이디 기판용 전극 및 이의 제조 방법에 따르면 보호 금속층이 균일한 두께로 형성되어 조성율이 증가되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 엘이디 기판용 전극의 제조 방법에 대한 흐름도이다.
도 2는 도 1의 엘이디 기판용 전극의 제조 방법 중 드라이 필름층을 적층하는 단계 이후의 엘이디 기판용 전극에 대한 수직 단면도이다.
도 3은 도 1의 엘이디 기판용 전극의 제조 방법 중 드라이 필름층을 패터닝하는 단계 이후의 엘이디 기판용 전극에 대한 수직 단면도이다.
도 4는 도 1의 엘이디 기판용 전극의 제조 방법 중 전극층을 형성하는 단계 이후의 엘이디 기판용 전극에 대한 수직 단면도이다.
도 5는 도 1의 엘이디 기판용 전극의 제조 방법 중 보호 금속층을 형성하는 단계 이후의 엘이디 기판용 전극에 대한 수직 단면도이다.
도 6은 도 1의 엘이디 기판용 전극의 제조 방법에 따라 제조된 엘이디 기판에 대한 수직 단면도이다.
명세서의 명료함을 위해, 하기 서술에서 반복되는 설명, 공지 기능 및 구성에 대한 설명은 생략된다. 또한, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 도 1을 참조로 본 발명의 일 실시예에 따른 엘이디 기판용 전극의 제조 방법에 대하여 설명하도록 한다. 도 1은 본 발명의 일 실시예에 따른 엘이디 기판용 전극의 제조 방법에 대한 흐름도이다.
본 발명의 일 실시예에 따른 엘이디 기판용 전극을 제조하기 위해, 먼저, 기판에 적어도 하나의 비아를 형성하는 단계(S110)가 수행된다. 이러한 적어도 하나의 비아는 기판의 상하부를 관통하여 형성된다. 또한, S110 단계에서 언급된 기판은 세라믹 기판일 수 있다.
그 후, 비아가 형성된 기판의 상면에 드라이 필름층을 적층하는 단계(S120)가 수행된다.
그 후, S120 단계에서 적층된 드라이 필름층을 기설정된 형태로 패터닝하는 단계(S130)가 수행된다. S130 단계에서 수행되는 패터닝은 이하에서 서술되는 전극층의 원하는 형태의 형성을 위해 수행된다. 또한, 이러한 패터닝은 포토 레지스트 기법을 이용하여 수행될 수 있다.
그 후, 기판의 상면에서 드라이 필름층이 형성된 부분을 제외한 공간에 전극층을 형성하는 단계(S140)가 수행된다. 즉, S140 단계는 S130 단계에서 패터닝된 공간에 전극층을 형성하는 단계이다. 또한, S140 단계에서, 형성되는 전극층과 드라이 필름층은 동일한 높이로 형성된다. 또한, 여기서 언급되는 전극층은 구리 전극 또는 니켈 전극일 수 있다.
또한, S140 단계에서 전극층을 형성하기 전, 기판의 상면에서 드라이 필름층이 형성된 부분을 제외한 공간에 시드층을 형성하는 단계를 더 포함할 수 있다. 이렇게, 시드층이 형성되면, 시드층에 대한 전기 도금 또는 무전해 도금 기법을 이용하여, 전극층을 도금할 수 있다.
그 후, 전극층 및 드라이 필름층의 상부에 2개 이상의 금속 성분을 갖는 보호 금속층을 형성하는 단계(S150)가 수행된다. S150 단계에서 형성되는 보호 금속층은 AgPdCu, AgAu, AlPdCu 및 AlAu 중 적어도 하나로 구성될 수 있다. 보호 금속층이 AgPdCu로 구성될 때, 전체 100 중량부에 대해, Ag를 90 내지 98 중량부, Pd를 1 내지 9 중량부, 그리고 Cu를 1 내지 9 중량부로 혼합하여 형성될 수 있다. 보다 바람직하게, 보호 금속층이 AgPdCu로 구성될 때, 전체 100 중량부에 대해, Ag를 98 중량부, Pd를 1 중량부 그리고 Cu를 1 중량부로 혼합하여 형성될 수 있다. 또한, 보호 금속층이 AgAu로 구성될 때, 전체 100 중량부에 대해 Ag를 90 중량부 그리고 Au를 10 중량부로 혼합하여 형성될 수 있다. 이렇게, 금속 재료에 대한 비율을 유지하고, 조성비를 일정하게 유지하여 금속화가 수행된다. 이러한 보호 금속층을 통해, Ag의 탁월한 재료 특성인 저저항률 및 고반사율을 유지할 뿐만 아니라, 취약점인 내황성 및 내열성에 대해 개선된 효과를 갖는다. 또한, 이러한 보호 금속층은 에칭성 및 유리 밀착성에 대해서도 높다는 장점을 갖는다.
또한, S150 단계에서 수행되는 보호 금속층의 형성은, 전극층 및 드라이 필름층 상부에 앞서 언급한 2개 이상의 금속 성분을 스퍼터링하여 이루어질 수 있다. 여기서, 스퍼터링 공법은 박막을 증착할 때 사용되는 공법으로서, 박막의 재료가 되는 원자들을 표면에 달라붙도록 하는 공법이다. 특히 일종의 원자를 재료에 부딪히게 하여 재료의 원자가 튀어 나오게 하여 표면에 붙도록 하는 방법이 사용될 것이다. 또한, S150 단계에서 수행되는 보호 금속층의 형성은, 전극층 및 드라이 필름층 상부에 앞서 언급한 2개 이상의 금속 성분을 이베퍼레이션(evaporation) 또는 아크 이온 플레이팅(arc ion plating)하여 이루어질 수 있다. 즉, S150 단계에서 수행되는 보호 금속층의 형성은 진공 증착 공법을 이용하여 이루어질 수 있다.
마지막으로, 드라이 필름층과, 드라이 필름층 상부에 형성된 보호 금속층을 제거하는 단계(S160)가 수행된다. 이러한 S160 단계는 유기용제를 통해 이루어질 수 있다. 구체적으로, S160 단계는 유기용제로의 침적 및 초음파의 사용, 고압 스프레이를 통한 상기 유기용제의 고압 분사, 또는 회전 브러쉬를 이용한 물리적 제거 기법을 통해 이루어질 수 있다.
이하, 도 2 내지 도 6을 참조로, 본 발명의 엘이디 기판용 전극 제조 공정을 더 서술한다. 도 1을 참조로 언급한 것처럼, 본 발명의 일 실시예에 따라 엘이디 기판용 전극이 제조될 때, 먼저 기판(110)의 상하부를 관통하여 적어도 하나의 비아(120)가 형성된다. 그 후, 적어도 하나의 비아(120)가 형성된 기판(110)의 상면에 드라이 필름층(130)이 적층된다. 이러한 사항은 도 2에 도시되어 있다. 또한, 도 2에서, 비아는 이해를 돕기 위해 단 하나만으로 도시되어 있으나, 비아의 형성 개수는 이에 제한되지 않는다.
그 후, 드라이 필름층이 기설정된 형태로 패터닝될 수 있다. 이러한 드라이 필름층은 도 3에 도시된 것처럼 패터닝되어, 드라이 필름층(130a 및 130b)의 형태로 존재할 수 있다. 이러한 패터닝은 앞서 도 1을 참조로 언급한 것처럼, 포토 레지스트 기법을 통해 이루어질 수 있다. 그리고, 드라이 필름층(130a 및 130b)의 형태는 도 3에 도시된 형태로 제한되지 않는다는 것이 이해되어야 한다.
그 후, 도 4에 도시된 것처럼, 드라이 필름층(130a 및 130b)이 형성되지 않은 공간에 전극층(140)이 형성된다. 이러한 전극층(140)은 도 1을 참조로 언급된 것처럼, 드라이 필름층(130a 및 130b)과 동일한 높이로 형성된다. 여기서, 전극층(140)을 형성할 때, 드라이 필름층(130a 및 130b)이 형성된 부분을 제외한 공간에 먼저 시드층(미도시)이 형성될 수 있다. 즉, 도 1을 참조로 언급한 것처럼, 시드층에 대한 전기 도금 또는 무전해 도금을 통해 전극층이 도금될 수 있다.
그 후, 도 5에 도시된 바와 같이, 드라이 필름층(130a 및 130b)과 전극층(140)의 상부에 2개 이상의 금속 성분을 갖는 보호 금속층(150)이 형성된다. 여기서, 보호 금속층(150)은 도 1을 참조로 언급한 것처럼, AgPdCu, AgAu, AlPdCu 및 AlAu 중 적어도 하나로 구성될 수 있다. 또한, 보호 금속층(150)이 AgPdCu로 구성될 때, 전체 100 중량부에 대해, Ag를 90 내지 98 중량부, Pd를 1 내지 9 중량부, 그리고 Cu를 1 내지 9 중량부로 혼합하여 형성될 수 있다. 보다 바람직하게, 보호 금속층이 AgPdCu로 구성될 때, 전체 100 중량부에 대해, Ag를 98 중량부, Pd를 1 중량부 그리고 Cu를 1 중량부로 혼합하여 형성될 수 있다. 또한, 보호 금속층이 AgAu로 구성될 때, 전체 100 중량부에 대해 Ag를 90 중량부 그리고 Au를 10 중량부로 혼합하여 형성될 수 있다.
이러한 보호 금속층(150)은 이후의 제거 기법을 통해 제거되는 보호 금속층(150a 및 150c)과, 최종적으로 금속층을 보호하는데 사용되는 보호 금속층(150b)으로 구분된다. 보호 금속층(150)의 형성 방법은 도 1을 참조로 언급한 것처럼, 스퍼터링, 이베퍼레이션 및 아크 이온 플레이팅과 같은 진공 증착 공법을 통해 이루어질 수 있다.
그 후, 드라이 필름층(130a 및 130b)과, 드라이 필름층(130a 및 130b) 상부의 보호 금속층(150a 및 150c)이 제거되어, 도 6에 도시된 엘이디 전극용 기판(100)이 완성된다. 여기서, 제거 기법은 도 1을 참조로 언급한 것처럼, 유기용제로의 침적 및 초음파의 사용, 고압 스프레이를 통한 상기 유기용제의 고압 분사, 또는 회전 브러쉬를 이용한 물리적 제거 기법을 통해 이루어질 수 있다.
이상에서와 같이 도면과 명세서에서 최적의 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 엘이디 기판용 전극 110 : 기판
120 : 비아 130 : 드라이 필름층
140 : 전극층 150 : 보호 금속층

Claims (17)

  1. 기판의 상면에 드라이 필름층을 적층하는 단계;
    상기 드라이 필름층을 패터닝하는 단계;
    상기 기판의 상면에서 상기 드라이 필름층이 형성된 부분을 제외한 공간에 전극층을 형성하는 단계;
    상기 전극층 및 상기 드라이 필름층 상부에 2개 이상의 금속 성분을 갖는 보호 금속층을 형성하는 단계; 및
    상기 드라이 필름층과, 상기 드라이 필름층 상부에 형성된 보호 금속층을 제거하는 단계를 포함하고,
    상기 전극층의 상면과 상기 드라이 필름층의 상면은 동일한 평면 상에 위치되며,
    상기 보호 금속층을 형성하는 단계는,
    상기 전극층 및 상기 드라이 필름층 상부에 2개 이상의 금속 성분을 스퍼터링하거나, 이베퍼레이션(evaporation)하거나 또는 아크 이온 플레이팅(arc ion plating) 함으로써 이루어지고,
    상기 보호 금속층을 제거하는 단계는,
    유기 용제로 침적시키고 초음파를 사용하거나, 상기 유기 용제를 고압 스프레이로 고압 분사하거나, 또는 회전 브러쉬를 이용한 물리적 제거 기법을 사용함으로써 이루어지는 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  2. 제1항에 있어서,
    상기 보호 금속층은,
    AgPdCu, AgAu, AlPdCu 및 AlAu 중 적어도 하나로 구성되는 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  3. 제1항에 있어서,
    상기 보호 금속층은,
    전체 100 중량부에 대해, Ag를 90 내지 98 중량부, Pd를 1 내지 9 중량부, 그리고 Cu를 1 내지 9 중량부로 혼합하여 형성된 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 드라이 필름층을 적층하는 단계 이전, 상기 기판의 상하부를 관통하는 적어도 하나의 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  9. 제1항에 있어서,
    상기 전극층을 형성하는 단계 이전,
    상기 드라이 필름층이 형성된 부분을 제외한 공간에 시드층을 형성하는 단계를 더 포함하고, 상기 전극층을 채우는 단계는 상기 시드층의 상부에 상기 전극층을 도금하는 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  10. 제1항에 있어서,
    상기 전극층은,
    구리 전극 및 니켈 전극 중 적어도 하나인 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  11. 제1항에 있어서,
    상기 기판은,
    세라믹으로 구성된 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  12. 제1항에 있어서,
    상기 드라이 필름 층을 패터닝하는 단계는,
    포토 레지스트 기법을 이용하여 상기 드라이 필름 층을 패터닝하는 것을 특징으로 하는, 엘이디 기판용 전극을 제조하는 방법.
  13. 제1항 내지 제3항 및 제8항 내지 제12항 중 어느 한 항에 따른 엘이디 기판용 전극을 제조하는 방법에 따라 제조된 엘이디 기판용 전극.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020130101591A 2013-08-27 2013-08-27 엘이디 기판용 전극 및 이의 제조 방법 KR101592558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130101591A KR101592558B1 (ko) 2013-08-27 2013-08-27 엘이디 기판용 전극 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130101591A KR101592558B1 (ko) 2013-08-27 2013-08-27 엘이디 기판용 전극 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150024562A KR20150024562A (ko) 2015-03-09
KR101592558B1 true KR101592558B1 (ko) 2016-02-05

Family

ID=53021116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130101591A KR101592558B1 (ko) 2013-08-27 2013-08-27 엘이디 기판용 전극 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101592558B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064498A (ja) * 2003-08-13 2005-03-10 Phoenix Precision Technology Corp 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
JP2005197296A (ja) * 2003-12-26 2005-07-21 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2011109056A (ja) 2009-11-20 2011-06-02 Holy Stone Enterprise Co Ltd セラミック基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064498A (ja) * 2003-08-13 2005-03-10 Phoenix Precision Technology Corp 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
JP2005197296A (ja) * 2003-12-26 2005-07-21 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2011109056A (ja) 2009-11-20 2011-06-02 Holy Stone Enterprise Co Ltd セラミック基板の製造方法

Also Published As

Publication number Publication date
KR20150024562A (ko) 2015-03-09

Similar Documents

Publication Publication Date Title
CN102804428B (zh) Led用引线框或基板、半导体装置和led用引线框或基板的制造方法
TWI479685B (zh) 垂直式發光二極體晶粒及其製作方法
CN100557834C (zh) 半导体发光元件及其制造方法
US9768369B2 (en) LED metal substrate package and method of manufacturing same
CN105990506B (zh) 半导体发光装置
CN109643743A (zh) 发光二极管封装
CN103403889A (zh) 半导体发光二极管
CN108598230A (zh) 半导体发光器件
JP2010507234A (ja) ダイ分離法
CN103227265B (zh) 一种氮化镓基垂直腔面发射激光器的制作方法
CN109638131B (zh) 一种dbr倒装芯片的制作方法
US20130119417A1 (en) Light emitting diode (led) packages and related methods
CN1964090A (zh) 氮化物基半导体器件及其制造方法
US9997670B2 (en) Semiconductor light emitting device package
US8957430B2 (en) Gel underfill layers for light emitting diodes
CN103311391A (zh) 发光二极管晶粒及其制作方法
KR20230153333A (ko) 발광 소자 패키지
KR101616615B1 (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
KR101592558B1 (ko) 엘이디 기판용 전극 및 이의 제조 방법
CN103904170A (zh) 分离基板的方法和利用其制造半导体装置的方法
CN109768137A (zh) 垂直结构led芯片及其制备方法
TW201438297A (zh) 發光半導體裝置及用於其之基板
CN105914278A (zh) 一种高光萃取效率的近紫外led芯片及其制备方法
CN205790052U (zh) 一种高光萃取效率的近紫外led芯片
CN105870288B (zh) 发光二极管及其制作方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 5