TW201438297A - 發光半導體裝置及用於其之基板 - Google Patents

發光半導體裝置及用於其之基板 Download PDF

Info

Publication number
TW201438297A
TW201438297A TW102144992A TW102144992A TW201438297A TW 201438297 A TW201438297 A TW 201438297A TW 102144992 A TW102144992 A TW 102144992A TW 102144992 A TW102144992 A TW 102144992A TW 201438297 A TW201438297 A TW 201438297A
Authority
TW
Taiwan
Prior art keywords
conductive
support article
dielectric layer
via holes
major surface
Prior art date
Application number
TW102144992A
Other languages
English (en)
Inventor
Alejandro Aldrin Ii Agcaoili Narag
Ravi Palaniswamy
Bee Leng Tan
Antonny Enojo Flor
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of TW201438297A publication Critical patent/TW201438297A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種用於支撐一LESD之物件，其包含一介電層，該介電層具有一第一主要表面及一第二主要表面，該第一主要表面上具有一導電層，該介電層具有自該第二主要表面延伸至該第一主要表面之至少三個介層孔，該導電層至少包含第一及第二導電特徵，其中該第一導電特徵鄰近至少一第一介層孔之一開口且該第二導電特徵鄰近至少一第二介層孔及一第三介層孔之一開口。

Description

發光半導體裝置及用於其之基板
本發明係關於可撓性發光半導體裝置及相關基板。
習知發光半導體(LES)(包括發光二極體(LED)及雷射二極體)及LES裝置(LESD)及含有LESD之封裝具有若干缺點。高功率LESD產生大量熱，必須對熱進行管理。熱管理處置由熱耗散及熱應力產生之問題，其目前為限制發光二極體之效能的關鍵因素。
大體而言，LES裝置通常易於受到由於自裝置內產生之熱量以及在外部發光應用之狀況下來自日光之熱量的累積造成之損壞。過量的熱量累積可造成LES裝置中所使用之材料(諸如，用於LESD之密封劑)之劣化。當LESD附接至亦可包括其他電組件之可撓性電路層壓件時，可大大增加熱耗散問題。
本發明之至少一態樣提供一種成本有效之熱管理解決方案，其用於經由一穩固可撓性LESD構造達成當前及未來高功率LESD構造。高功率LESD陣列之操作需要耗散大量熱之能力。根據本發明之至少一實施例，可藉由將LESD整合至具有採用一介層孔來實現較好熱管理之一可撓性介電層的一系統中來管理熱耗散。在本發明之至少一些實施例中，執行穿過該介電層之蝕刻以產生該介層孔。
本發明之至少一實施例提供一種支撐物件，其包含一介電層，該介電層具有一第一主要表面及一第二主要表面，該第一主要表面上具有一導電層，該介電層具有自該第二主要表面延伸至該第一主要表面之至少三個介層孔，該導電層至少包含第一及第二導電特徵，其中該第一導電特徵鄰近至少一第一介層孔之一開口且該第二導電特徵鄰近至少一第二介層孔及一第三介層孔之一開口。
如本申請案中所使用：「LES」意謂發光半導體，其包括發光二極體及雷射二極體；「LESD」意謂發光半導體裝置，其包括發光二極體裝置及雷射二極體裝置；LESD可為裸LES晶粒構造、完全封裝之LES構造，或包含比裸晶之所有組件多但比完整LES封裝之所有組件少的中間LES構造，因此術語LES與LESD可互換地使用且可指不同LES構造中之一者或全部；「離散LESD」通常係指「經封裝」且一旦連接至電源便準備好起作用之一或多個LESD(諸如，包括MCPCB，MIS等之驅動電路)。可適用於本發明之實施例之離散LESD的實例為：Golden DRAGON LED，其可購自德國之OSRAM Opto Semiconductors GmbH；LUXEON LED，其可購自美國之Philips Lumileds Lighting公司；及XLAMP LED，其可購自美國之Cree有限公司；以及本文所述之離散LESD及類似裝置。
「支撐物件」意謂一或多個離散LESD附接至之電路化可撓性物件；本發明之支撐物件的市售之替代物可包括金屬芯印刷電路板(MCPCB)、金屬絕緣基板(MIS)、貝格斯熱板(Bergquist thermal board)及杜邦熱基板(COOLAM thermal substrate)；「可撓性LESD」通常係指具有一或多個附接之離散LESD的支撐物件。
本發明之以上概述並不意欲描述本發明之每一所揭示之實施例 或每個實施。以下諸圖及實施方式更特別地舉例說明說明性實施例。
2‧‧‧支撐物件
10‧‧‧介層孔
10a‧‧‧介層孔
10b‧‧‧介層孔
10c‧‧‧介層孔
11‧‧‧介層孔
11a‧‧‧介層孔
11b‧‧‧介層孔
11c‧‧‧介層孔
11d‧‧‧介層孔
11e‧‧‧介層孔
12‧‧‧介電層
16‧‧‧導電層
18‧‧‧導電特徵
18a‧‧‧導電特徵
18b‧‧‧導電特徵
18c‧‧‧導電特徵
20‧‧‧導電材料
24‧‧‧覆晶發光半導體裝置(LESD)
25‧‧‧線結合發光半導體裝置(LESD)
圖1描繪本發明之一物件之實施例的側視圖。
圖2描繪圖1之實施例的俯視圖。
圖3描繪圖1之實施例的仰視圖。
圖4描繪本發明之一物件之實施例的側視圖。
圖5描繪本發明之一物件之實施例的側視圖。
圖6描繪本發明之一物件之實施例的側視圖。
圖7描繪本發明之一物件之實施例的俯視圖。
圖8描繪本發明之一物件之實施例的俯視圖。
圖9描繪本發明之一物件之實施例的俯視圖。
在以下描述中，參看隨附圖式集合，該等圖式形成描述之一部分且在該等圖式中借助於說明來展示若干特定實施例。應理解，在不脫離本發明之範疇或精神之情況下，可預期且可進行其他實施例。因此，以下實施方式不應以限制性意義來理解。
除非另外指示，否則本說明書及申請專利範圍中所使用的表示特徵大小、量及實體性質之所有數字應被理解為在所有情況下藉由術語「約」來修飾。因此，除非相反地指示，否則前述說明書及所附申請專利範圍中所闡述之數值參數為近似值，其可取決於熟習此項技術者利用本文所揭示之教示設法獲得之所要性質而變化。藉由端點使用之數值範圍包括彼範圍內之所有數字(例如，1至5包括1、1.5、2、2.75、3、3.80、4及5)及彼範圍內之任何範圍。
除非另外指示，否則術語「塗佈(coat、coating、coated)」及其類似術語不限於特定類型之塗覆方法，諸如噴塗、浸塗、淹沒式塗佈(flood coating)等，且可指藉由適合於材料之任何方法沈積之所描述 材料，該等方法包括諸如氣相沈積方法之沈積方法、鍍敷方法、塗佈方法等。
如本文所描述的本發明之例示性實施例可關於一種包含介層孔之支撐物件，該介層孔一直延伸穿過介電層，藉此形成穿過介電層之開口。儘管本文中之實施例通常描述單一LESD或支撐物件上用於附接LESD之單一位點，但應理解，本發明涵蓋多個LESD及具有用於附接LESD之多個位點的支撐物件。另外，本文中之實施例可包括貫穿介電層之額外介層孔，例如，鄰近於所附接之LESD之介層孔，以提供額外的熱耗散特徵。
圖1說明支撐物件2之實施例的側視圖，其中三個介層孔10a、10b及10c(在一些情況下，其共同地稱為介層孔10)自介電層12之第二表面延伸至第一表面。在大部分實施例中，第二表面處之介層孔開口比第一表面處之介層孔開口大。此情形通常係歸因於介層孔之傾斜側壁。傾斜側壁通常為用以形成介層孔之蝕刻方法的結果。然而，傾斜側壁亦可藉由某些介層孔鑽孔方法而形成。導電層16係在介電層12之第一表面上。在許多實施例中，在介電層12之第二表面上不存在導電層。然而，物件可在介電層之第二表面上具有導電層。導電層16係圖案化於介電層12之第一表面上且包括彼此電隔離之導電特徵18a及18b(在一些情況下，其共同地稱為導電特徵18)。導電特徵18a大體上位於介層孔10a上方且將電連接及熱連接至位於介層孔10a中之任何導電及導熱材料。導電特徵18b大體上位於介層孔10b及10c兩者上方且將電連接及熱連接至位於介層孔10b及10c中之任何導電及導熱材料。
圖2及圖3分別說明圖1之支撐物件2的俯視圖及仰視圖。
如圖4至圖5中所說明，介層孔10可含有導電材料20，該導電材料可為任何導電材料，諸如焊錫膏、焊球、銀膏、銅及其類似物。圖4說明一實施例，其中導電材料20實質上與介電層12之第二表面共平 面。圖5說明一實施例，其中導電材料20並不一直延伸至介電層12之第二表面。在圖5之實施例中，導電材料20可自介電層12之第二表面凹入任何合適之距離。圖6說明一實施例，其中導電材料20延伸超出介電層12之第二表面。在圖6之實施例中，導電材料20可延伸超出介電層12之第二表面任何合適之距離。在一些實施例中，合適之距離係在0微米與約100微米之間。
支撐物件2適用於各種類型之LESD。圖5進一步說明一實施例，其中覆晶LESD 24附接至支撐物件2之導電特徵18a及18b。圖6進一步說明一實施例，其中線結合LESD 25之底部接點附接至導電特徵18b且頂部接點線結合至導電特徵18b。導電特徵18及介層孔10中之導電材料20充當LESD之陽極及陰極電極。在所說明之實施例中，導電特徵18a與介層孔10a共同充當陽極或陰極電極，而導電特徵18b與介層孔10b及10c共同充當相反電極。
圖7至圖9說明替代實施例，其中支撐物件2包含五個介層孔。
圖7說明支撐物件2之實施例，其中五個介層孔11a、11b、11c、11d及11e(在一些情況下，其共同地稱為介層孔11)自介電層12之第二表面延伸至第二表面。導電特徵18a及18b(在一些情況下，其共同地稱為導電特徵18)係圖案化於介電層12之第一表面上且彼此電隔離。導電特徵18a大體上位於介層孔11a及11b上方且將電連接及熱連接至位於介層孔11a及11b中之任何導電及導熱材料。導電特徵18b大體上位於介層孔11c、11d及11e上方，且將電連接及熱連接至位於介層孔11c、11d及11e中之任何導電及導熱材料。
圖8說明支撐物件2之實施例，該支撐物件類似於圖7之支撐物件。在圖8中，導電特徵18a大體上位於介層孔11a及11b上方且將電連接及熱連接至位於介層孔11a及11b中之任何導電及導熱材料。導電特徵18b大體上位於介層孔11c及11d上方，且將電連接及熱連接至位於 介層孔11c及11d中之任何導電及導熱材料。導電特徵18c大體上位於介層孔11e上方且將電連接及熱連接至位於介層孔11e中之任何導電及導熱材料。導電特徵18a、18b及18c彼此電隔離。
圖9說明支撐物件2之實施例，該支撐物件類似於圖8之支撐物件。在圖9中，導電特徵18a大體上位於介層孔11a及11b上方且將電連接及熱連接至位於介層孔11a及11b中之任何導電及導熱材料。導電特徵18b大體上位於介層孔11c及11e上方，且將電連接及熱連接至位於介層孔11c及11e中之任何導電及導熱材料。導電特徵18c大體上位於介層孔11d上方且將電連接及熱連接至位於介層孔11d中之任何導電及導熱材料。導電特徵18a、18b及18c彼此電隔離。圖9亦說明導電特徵18a至18c不限於任何特定形狀。該等導電特徵可為適合於支撐物件2之預期用途的任何形狀。
在支撐物件2之一替代實施例(未圖示)中，導電特徵18a大體上位於介層孔11a及11b上方且將電連接及熱連接至位於介層孔11a及11b中之任何導電及導熱材料。導電特徵18b大體上位於介層孔11c上方，且將電連接及熱連接至位於介層孔11c中之任何導電及導熱材料。導電特徵18c大體上位於介層孔11d及11e上方且將電連接及熱連接至位於介層孔11d及11e中之任何導電及導熱材料。導電特徵18a、18b及18c彼此電隔離。
在一些實施例中，可將焊料遮罩(未圖示)塗覆於導電層16之上，從而為LESD留下開口。可視情況使用反射性焊料遮罩(未圖示)。
在替代實施例中，只要至少兩個鄰近導電特徵彼此電分離且適合於安裝包括覆晶LESD及線結合LESD之LESD，便可存在電連接至且視情況熱連接至導電特徵18之任何數目個介層孔10。
用於本發明之合適的介電層包括聚酯、聚碳酸酯、液晶聚合物及聚醯亞胺。聚醯亞胺為較佳的。合適之聚醯亞胺包括可在以下商標 名稱下獲得之彼等聚醯亞胺：KAPTON，其可購自DuPont；APICAL，其可購自Kaneka Texas公司；SKC Kolon PI，其可購自SKC Kolon PI有限公司；及UPILEX與UPISEL，其可購自日本之Ube-Nitto Kasei Industries。最佳聚醯亞胺為在以下商標名稱下獲得之聚醯亞胺：UPILEX S、UPILEX SN及UPISEL VT，其全部可購自Ube-Nitto Kasei Industries。此等聚醯亞胺係由諸如聯苯四羧酸二酐(BBDA)及苯基二胺(PDA)之單體製成。在至少一實施例中，介電層之厚度較佳為50微米或小於50微米，但可為適合於特定應用之任何厚度。
介電層(基板)最初可在一側上包覆一導電層。若導電層將形成為電路，則可將導電層預先圖案化，或可在製造支撐物件之製程期間將導電層圖案化。導電層可為包括銅、金、鎳/金、銀、鋁及不鏽鋼之任何合適之材料，但通常為銅。導電層可以任何合適之方式(諸如，濺鍍、鍍敷、化學氣相沈積)來塗覆，或導電層可層壓至介電層或用黏著劑來附著。
可使用任何合適之方法(諸如，化學蝕刻、電漿蝕刻、聚焦離子束蝕刻、雷射切除、壓印、微複製、射出模製及衝孔)在介電層中形成介層孔。在一些實施例中，化學蝕刻可為較佳的。可使用任何合適之蝕刻劑且蝕刻劑可取決於介電層材料而變化。合適之蝕刻劑可包括：鹼金屬鹽，例如氫氧化鉀；鹼金屬鹽與增溶劑(例如，胺)及醇(諸如，乙二醇)中之一者或兩者。用於本發明之一些實施例的合適之化學蝕刻劑包括KOH/乙醇胺/乙二醇蝕刻劑，諸如以引用之方式併入本文中的美國專利公開案第2007-0120089-A1號中更詳細地描述之彼等蝕刻劑。用於本發明之一些實施例的其他合適之化學蝕刻劑包括KOH/甘胺酸蝕刻劑，諸如以引用之方式併入本文中的同在申請中之美國臨時專利申請案第61/409791號中更詳細地描述之彼等蝕刻劑。在蝕刻之後，可用鹼性KOH/過錳酸鉀(PPM)溶液(例如，約0.7重量% 至約1.0重量%之KOH及約3重量%之KMnO4之溶液)處理介電層。
由化學蝕刻產生之側壁角變化，且大部分取決於蝕刻速率，其中較慢蝕刻速率產生較淺側壁角。由化學蝕刻產生之典型側壁角為約5°至約60°，且在至少一實施例中，側壁角為約25°至約28°。出於本申請案之目的，傾斜側壁意謂不垂直於介電層之水平面的側壁。具有傾斜側壁之介層孔或空腔亦可使用諸如壓印、微複製及射出模製之方法製成。具有傾斜側壁之介層孔亦可使用諸如衝孔、電漿蝕刻、聚焦離子束蝕刻及雷射切除之方法製成；然而，使用此等方法，側壁通常具有較陡角度，例如高達90°。
若本發明之實施例中的介層孔具有鄰近一開口之導電層，則可藉由電沈積(諸如，電鍍)、藉由在面對介層孔之導電層之表面上累積導電材料來對該開口填充導電材料。另外，可對該開口填充諸如焊料之導電材料。
可用分批製程或連續製程(諸如，常常用於製造可撓性電路之捲軸式製程)來製造離散LESD。LESD陣列可以任何所要圖案形成於可撓性基板上。接著可按需要(例如)藉由衝壓或藉由切割基板來劃分LESD，例如，將LESD單一化成個別LESD、LESD條帶或LESD陣列。因此，可運送可撓性基板上之LESD之整個捲盤而不需要傳統帶及捲繞製程(在傳統帶及捲繞製程中，通常在承載帶之個別袋中輸送個別LESD)。
亦可用分批製程或連續製程(諸如，常常用於製造可撓性電路之捲軸式製程)來製造支撐物件。支撐物件可以LESD附接位點之任何所要圖案形成於可撓性基板上。接著可按需要(例如)藉由衝壓或藉由切割基板來劃分支撐物件，例如，將支撐物件單一化以提供個別LESD附接位點、LESD條帶附接位點或LESD陣列附接位點。
在形成具有個別LESD、LESD條帶或LESD陣列附接位點之支撐 物件之前或之後，可(例如)用熱界面材料(TIM)(諸如，導熱黏著劑)將支撐物件附著至額外基板。在本發明之實施例中，可使用任何合適之TIM。取決於實施例，可以液體、膏、凝膠、固體等形式將TIM塗覆至支撐物件。用於塗覆TIM之合適方法取決於特定TIM之性質，但包括精確塗佈、施配、網板印刷、層壓等。
用於使可固化TIM固化之合適方法包括UV固化，熱固化等。
可(例如)以液體或諸如凝膠或膏之半固體形式塗佈TIM，或可以薄片形式層壓TIM。可使用TIM之組合。在一些實施例中，TIM亦可基於黏著劑。在此實施例中，TIM可在一側上直接黏附至支撐物件且在另一側上黏附至導熱基板。可用導熱黏著劑將不具有黏著性之TIM塗覆至基板物件及導熱基板中之一者或兩者。可首先將TIM塗覆至基板物件且此後將導熱基板塗覆至TIM，或可首先將TIM塗覆至導電基板且此後將塗佈有TIM之導電基板塗覆至基板物件。
一旦將TIM附著至支撐物件，TIM便可進一步促進熱量遠離LESD之轉移。可取決於支撐物件之預期用途將支撐物件附接至任何所要基板。額外基板可為導熱的及/或導電的或可為半導體、陶瓷或聚合基板(其可為導熱的或可為不導熱的)。舉例而言，額外基板可為可撓性的或硬質金屬基板(諸如，銅或鋁)、散熱片、介電基板、電路板等。
若可撓性LESD(包含支撐物件及離散LESD兩者)用作發光條帶，則可將其封閉於防水/防風雨透明罩殼中，如上文所描述。
若可撓性LESD呈條帶或陣列形式，則可將離散LESD電連接至呈條帶或陣列之其他離散LESD中之一或多者。亦可(例如)使用直接晶圓結合或覆晶製程將諸如曾納二極體(Zener diode)及肖特基二極體(Schottky diode)之額外元件添加至支撐物件之頂表面或底表面。亦可將此等元件電連接至LESD。
在本發明之至少一實施例中，可撓性LESD比習知單一或多個LESD子基板薄，此係因為可撓性LESD具有一層金屬層構造且因為LESD位於支撐物件中之兩個鄰近的填充有焊料之介層孔之上。此情形使得本發明之可撓性LESD能夠用於具有緊湊體積限制之應用中，諸如蜂巢式電話及相機閃光燈。此外，在需要時，可使本發明之支撐物件撓曲或彎曲以易於適應於非線性或非平面總成。
儘管出於描述較佳實施例之目的在本文中說明及描述特定實施例，但一般熟習此項技術者應瞭解，在不脫離本發明之範疇的情況下，可用廣泛多種替代及/或等效實施來取代所展示及所描述之特定實施例。本申請案意欲涵蓋本文所論述之較佳實施例的任何適應或變化。因此，顯然希望本發明僅藉由申請專利範圍及其等效物來限制。
2‧‧‧支撐物件
10a‧‧‧介層孔
10b‧‧‧介層孔
10c‧‧‧介層孔
12‧‧‧介電層
16‧‧‧導電層
18a‧‧‧導電特徵
18b‧‧‧導電特徵

Claims (19)

  1. 一種支撐物件，包含：一介電層，其具有一第一主要表面及一第二主要表面，該第一主要表面上具有一導電層，該介電層具有自該第二主要表面延伸至該第一主要表面之至少三個介層孔，該導電層至少包含第一及第二導電特徵，其中該第一導電特徵鄰近至少一第一介層孔之一開口且該第二導電特徵鄰近至少一第二介層孔及一第三介層孔之一開口，且其中該第二表面處之該等介層孔開口比該第一表面處之該等介層孔開口大。
  2. 如請求項1之支撐物件，其中該至少三個介層孔含有導電材料。
  3. 如請求項2之支撐物件，其中該導電材料係選自由焊錫膏、焊球、銀膏及銅組成之群組。
  4. 如請求項2之支撐物件，其中該等介層孔中之至少一者中之該導電材料與該介電層之該第二表面共平面。
  5. 如請求項2之支撐物件，其中該等介層孔中之至少一者中之該導電材料並未延伸至該介電層之該第二表面。
  6. 如請求項2之支撐物件，其中該等介層孔中之至少一者中之該導電材料延伸超出該介電層之該第二表面。
  7. 如請求項1至6中任一項之支撐物件，其中該第一導電特徵及該第二導電特徵包含電極。
  8. 如請求項7之支撐物件，其中該第一導電特徵為一陽極且該第二導電特徵為一陰極。
  9. 如請求項7之支撐物件，其中該第一導電特徵為一陰極且該第二導電特徵為一陽極。
  10. 如請求項1至6中任一項之支撐物件，其進一步包含與該第一導 電特徵及該第二導電特徵電接觸之一LESD。
  11. 如請求項10之支撐物件，其中該LESD為一覆晶。
  12. 如請求項10之支撐物件，其中該LESD為一線結合晶片。
  13. 如請求項1至6中任一項之支撐物件，其中該介電層為可撓性的。
  14. 如請求項1至6中任一項之支撐物件，其中該介電層為聚合物。
  15. 如請求項1至6中任一項之支撐物件，其中該介電層具有自該第二主要表面延伸至該第一主要表面之至少四個介層孔，該第一導電特徵鄰近至少一第一介層孔之一開口且該第二導電特徵鄰近至少一第二介層孔、第三介層孔及第四介層孔之一開口。
  16. 如請求項1至6中任一項之支撐物件，其中該介電層具有自該第二主要表面延伸至該第一主要表面之至少四個介層孔，該第一導電特徵鄰近至少一第一介層孔及一第二介層孔之一開口且該第二導電特徵鄰近至少一第三介層孔及第四介層孔之一開口。
  17. 如請求項1至6中任一項之支撐物件，其中該介電層具有自該第二主要表面延伸至該第一主要表面之至少五個介層孔，該第一導電特徵鄰近至少一第一介層孔及一第二介層孔之一開口且該第二導電特徵鄰近至少一第三介層孔、第四介層孔及第五介層孔之一開口。
  18. 如請求項1至6中任一項之支撐物件，其中該介電層具有自該第二主要表面延伸至該第一主要表面之至少五個介層孔，該第一導電特徵鄰近至少一介層孔之一開口且該第二導電特徵鄰近至少一第二介層孔、第三介層孔及第四介層孔之一開口；該導電層包含鄰近一第五介層孔之一第三導電特徵。
  19. 如請求項1至6中任一項之支撐物件，其中該介電層具有自該第二主要表面延伸至該第一主要表面之至少五個介層孔，該第一 導電特徵鄰近至少一第一介層孔及一第二介層孔之一開口且該第二導電特徵鄰近至少一第三介層孔及第四介層孔之一開口；該導電層包含鄰近一第五介層孔之一第三導電特徵。
TW102144992A 2013-01-16 2013-12-06 發光半導體裝置及用於其之基板 TW201438297A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361753223P 2013-01-16 2013-01-16

Publications (1)

Publication Number Publication Date
TW201438297A true TW201438297A (zh) 2014-10-01

Family

ID=51209985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144992A TW201438297A (zh) 2013-01-16 2013-12-06 發光半導體裝置及用於其之基板

Country Status (4)

Country Link
US (1) US9754869B2 (zh)
CN (1) CN205657081U (zh)
TW (1) TW201438297A (zh)
WO (1) WO2014113045A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024592B1 (fr) 2014-08-02 2018-06-15 Linxens Holding Procede de fabrication de circuits integres a diodes electro-luminescentes et circuits integres obtenus par ce procede
WO2017094670A1 (ja) * 2015-12-03 2017-06-08 三菱電機株式会社 半導体装置
US10971468B2 (en) * 2016-11-21 2021-04-06 3M Innovative Properties Company Automatic registration between circuit dies and interconnects

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067802B2 (ja) 2001-09-18 2008-03-26 松下電器産業株式会社 照明装置
US7273987B2 (en) * 2002-03-21 2007-09-25 General Electric Company Flexible interconnect structures for electrical devices and light sources incorporating the same
US20070120089A1 (en) 2005-11-28 2007-05-31 3M Innovative Properties Company Polymer etchant and method of using same
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
KR101311336B1 (ko) 2006-12-05 2013-09-25 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100851367B1 (ko) * 2006-12-27 2008-08-08 서울반도체 주식회사 발광 다이오드
JP5185683B2 (ja) 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
KR20110129169A (ko) * 2010-05-25 2011-12-01 삼성전기주식회사 발광다이오드 패키지 및 이의 제조 방법
JP5416674B2 (ja) * 2010-09-30 2014-02-12 富士フイルム株式会社 絶縁基板およびその製造方法ならびにそれを用いた光源モジュールおよび液晶表示装置
US9909063B2 (en) 2010-11-03 2018-03-06 3M Innovative Properties Company Polymer etchant and method of using same
KR101250381B1 (ko) * 2010-12-08 2013-04-05 엘지이노텍 주식회사 광패키지 및 그 제조방법
US9716061B2 (en) 2011-02-18 2017-07-25 3M Innovative Properties Company Flexible light emitting semiconductor device
JP2013093556A (ja) * 2011-10-07 2013-05-16 Hitachi Cable Ltd 発熱素子搭載用基板、その製造方法、及び半導体パッケージ

Also Published As

Publication number Publication date
US9754869B2 (en) 2017-09-05
CN205657081U (zh) 2016-10-19
WO2014113045A1 (en) 2014-07-24
US20150318237A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
US10128422B2 (en) Two part flexible light emitting semiconductor device
US9698563B2 (en) Flexible LED device and method of making
US9482416B2 (en) Flexible light emitting semiconductor device having a three dimensional structure
US9674938B2 (en) Flexible LED device for thermal management
US9564568B2 (en) Flexible LED device with wire bond free die
US20170290212A1 (en) Flexible light emitting semiconductor device
WO2012112310A1 (en) Flexible light emitting semiconductor device having thin dielectric substrate
WO2012112666A2 (en) Light emitting semiconductor device having multi-level substrate
US10692843B2 (en) Flexible light emitting semiconductor device with large area conduit
US20180084635A1 (en) Multilayer substrate for a light emitting semi-conductor device package
US9754869B2 (en) Light emitting semiconductor device and substrate therefore