TWI446843B - 線路板及其製程 - Google Patents

線路板及其製程 Download PDF

Info

Publication number
TWI446843B
TWI446843B TW096147213A TW96147213A TWI446843B TW I446843 B TWI446843 B TW I446843B TW 096147213 A TW096147213 A TW 096147213A TW 96147213 A TW96147213 A TW 96147213A TW I446843 B TWI446843 B TW I446843B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
barrier
conductive bump
pad
Prior art date
Application number
TW096147213A
Other languages
English (en)
Other versions
TW200926922A (en
Inventor
David C H Cheng
Shao Chien Lee
Tzyy Jang Tseng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW096147213A priority Critical patent/TWI446843B/zh
Priority to US12/047,936 priority patent/US20090144972A1/en
Publication of TW200926922A publication Critical patent/TW200926922A/zh
Priority to US13/362,958 priority patent/US20120124830A1/en
Application granted granted Critical
Publication of TWI446843B publication Critical patent/TWI446843B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

線路板及其製程
本發明是有關於一種線路板(circuit board),且特別是有關於一種具有導電凸塊(conductive bump)的線路板及其製程。
現今許多家電用品以及電子裝置(electronic apparatus)都需要配備電阻、電容、電感、晶片(chip)與晶片封裝體(chip package)等電子元件,而這些電子元件必須要與線路板組裝才能運作。
圖1是習知線路板的剖面示意圖。請參閱圖1,線路板100通常具有一銅線路層110、一防焊層120以及多個焊料塊130,其中銅線路層110包括多個焊墊112(圖1僅繪示一個焊墊112與一個焊料塊130)與多條走線(trace)114,而防焊層120覆蓋銅線路層110,並具有局部暴露這些焊墊112的開口H1。
焊料塊130的材質通常是焊錫,而這些焊料塊130分別配置於這些開口H1內,並連接這些焊墊112。這些焊料塊130能連接上述電子元件,進而使這些電子元件與線路板100組裝。如此,這些電子元件得以運作。
然而,習知的線路板100卻具有長期存在的問題。詳言之,焊料塊130受到其材質特性的影響,不能完全覆蓋整個焊墊112的表面,即焊料塊130僅局部接觸焊墊112 的表面(如圖1中,虛線圍繞的地方)。這會造成焊料塊130與焊墊112之間的接觸面積有限,以致於二者之間的附著力不足,導致焊料塊130容易自焊墊112脫落,進而降低線路板100的產品信賴度(reliability)。
本發明提供一種線路板的製程,可增加焊料塊與線路板之間的附著力。
本發明提供一種線路板,其與焊料塊之間具有較大的附著力。
本發明提供一種線路板的製程。首先,提供一線路基板,其包括一絕緣層與至少一接觸絕緣層的接墊。接著,形成一阻障材料層(barrier material layer)於線路基板上,其中阻障材料層全面性地覆蓋絕緣層的表面與接墊。之後,形成至少一導電凸塊於阻障材料層上,其中導電凸塊相對於接墊,且阻障材料層的材質與導電凸塊的材質不同。之後,以導電凸塊為遮罩,移除部分阻障材料層,以暴露出上述絕緣層的表面與形成一連接於導電凸塊與接墊之間的阻障層(barrier)。之後,形成保護層於絕緣層上,其中保護層覆蓋阻障層與部分導電凸塊。
在本發明之一實施例中,上述接墊突出於絕緣層的表面。
在本發明之一實施例中,上述導電凸塊、接墊與阻障層三者厚度的總合大於保護層的厚度。
在本發明之一實施例中,上述接墊埋入於絕緣層中,且絕緣層的表面與接墊的頂面實質上切齊。
在本發明之一實施例中,上述導電凸塊與阻障層二者厚度的總合大於保護層的厚度。
在本發明之一實施例中,上述形成導電凸塊的方法包括,形成一導電材料層,其中導電材料層全面性地覆蓋阻障材料層。接著,圖案化導電材料層。
在本發明之一實施例中,上述阻障材料層的材質是選自於由錫、金、鎳、鉻、鋅、鋁以及鈦所組成的族群。
在本發明之一實施例中,上述絕緣層是由一半固化膠片(prepreg)、一樹脂材料、一陶瓷材料或一可撓性材料所製成。
在本發明之一實施例中,上述可撓性材料包括聚醯亞胺(polyimide,PI)、聚酯(polyester,PE)、聚氨酯樹脂(polyurethane,PU)或聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)。
本發明另提供一種線路板,包括:一線路基板、至少一導電凸塊、至少一阻障層以及保護層。線路基板包括一絕緣層與至少一接墊,其中接墊與絕緣層接觸。導電凸塊配置於接墊上方,其中導電凸塊具有一相對於接墊的底面。阻障層連接於導電凸塊與接墊之間,其中阻障層全面性地覆蓋底面,且阻障層的邊緣與底面的邊緣實質上切齊。阻障層的材質與導電凸塊的材質不同。保護層配置於絕緣層上,且覆蓋阻障層與部分導電凸塊。
在本發明之一實施例中,上述接墊突出於絕緣層的表面。
在本發明之一實施例中,上述導電凸塊、接墊與阻障層三者厚度的總合大於保護層的厚度。
在本發明之一實施例中,上述接墊埋入於絕緣層中,且絕緣層的表面與接墊的頂面實質上切齊。
在本發明之一實施例中,上述導電凸塊與阻障層二者厚度的總合大於保護層的厚度。
在本發明之一實施例中,上述阻障層的材質是選自於錫、金、鎳、鉻、鋅、鋁以及鈦所組成的群組。
在本發明之一實施例中,上述絕緣層是由一半固化膠片、一樹脂材料、一陶瓷材料或一可撓性材料所製成。
在本發明之一實施例中,上述可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂或聚乙烯對苯二甲酸酯。
本發明另提供一種線路板的製程。首先,提供一線路基板,其包括一絕緣層與至少一接觸絕緣層的接墊。接著,形成一阻障材料層於線路基板上,其中阻障材料層全面性地覆蓋絕緣層的表面與接墊。之後,形成至少一導電凸塊於阻障材料層上,其中導電凸塊相對於接墊,且阻障材料層的材質與導電凸塊的材質不同。導電凸塊的材質包括銅、銀或碳。之後,以導電凸塊為遮罩,移除部分阻障材料層,以暴露出上述絕緣層的表面與形成一連接於導電凸塊與接墊之間的阻障層。
在本發明之一實施例中,在移除部分阻障材料層之 後,更包括形成一保護層於絕緣層上,其中保護層具有至少一暴露出導電凸塊的開口,而導電凸塊、接墊與阻障層三者厚度的總合大於保護層的厚度。
在本發明之一實施例中,在移除部分阻障材料層之後,更包括形成一保護層於絕緣層上,其中保護層具有至少一暴露出導電凸塊的開口,而導電凸塊與阻障層二者厚度的總合大於保護層的厚度。
本發明另提供一種線路板,包括:一線路基板、至少一導電凸塊、至少一阻障層以及保護層。線路基板包括一絕緣層與至少一接墊,其中接墊與絕緣層接觸。導電凸塊配置於接墊上方,其中導電凸塊具有一相對於接墊的底面。阻障層連接於導電凸塊與接墊之間,其中阻障層全面性地覆蓋底面,且阻障層的邊緣與底面的邊緣實質上切齊。阻障層的材質與導電凸塊的材質不同。導電凸塊的材質包括銅、銀或碳。
在本發明之一實施例中,上述線路板更包括一配置於絕緣層上的保護層,其中保護層具有一暴露出導電凸塊的開口,而導電凸塊、接墊與阻障層三者厚度的總合大於保護層的厚度。
在本發明之一實施例中,上述線路板更包括一配置於絕緣層上的保護層,其中保護層具有一暴露出導電凸塊的開口,而導電凸塊與阻障層二者厚度的總合大於保護層的厚度。
基於上述,透過上述導電凸塊,本發明能增加焊料塊 與線路板之間的附著力,進而使焊料塊不易自線路板脫落。如此,本發明能使電子元件更穩固地組裝於線路板上,進而增加線路板的產品信賴度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉一些實施例,並配合所附圖式,作詳細說明如下。
圖2A是本發明一實施例的線路板的剖面示意圖。請先參閱圖2A,線路板200包括一線路基板210、多個阻障層220以及多個導電凸塊230。線路基板210包括一絕緣層212與多個接墊214,而這些接墊214與絕緣層212接觸。這些接墊214同位於絕緣層212的表面212a,而且這些接墊214突出於表面212a。
線路基板210可以更包括多條位於表面212a的走線(圖2A未繪示),而且線路基板210也可以更包括多個導電盲孔或多個導電通孔等內部線路結構(圖2A未繪示)。因此,線路基板210實質上可以算是一種線路板,其例如是單面線路板(single side circuit board)、雙面線路板(double side circuit board)或是多層線路板(multi-layer circuit board)。
承上述,絕緣層212可以是由半固化膠片、樹脂材料、陶瓷材料或可撓性材料所製成,其中上述可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂、聚乙烯對苯二甲酸酯或其他具有可撓性的高分子材料。當絕緣層212是由半固化膠 片、樹脂材料或陶瓷材料所製成時,線路基板210實質上可算是一種硬式線路板(rigid circuit board)。當絕緣層212是由可撓性材料所製成時,線路基板210實質上可算是一種軟式線路板(flexible circuit board)。
這些導電凸塊230配置於這些接墊214之上,而這些阻障層220連接於這些接墊214與這些導電凸塊230之間。各個導電凸塊230具有互為相對的一底面232與一頂面234,其中這些導電凸塊230的底面232相對於這些接墊214,而這些阻障層220全面性地覆蓋這些導電凸塊230的底面232。
在同一個導電凸塊230中,頂面234的面積可以小於底面232的面積,而且導電凸塊230可以是從底面232朝頂面234漸縮,如圖2A所示。當然,在其他未繪示的實施例中,根據不同的產品需求,頂面234的面積實質上亦可以等於底面232的面積,甚至頂面234更可以與底面232形狀相同,即導電凸塊230可以是柱狀體,或者在其他實施例中,導電凸塊230亦可以是錐狀體或是其他適當的形狀。
阻障層220的材質與導電凸塊230的材質不同,且阻障層220的材質可以是錫、金、鎳、鉻、鋅、鋁、鈦或其他適當的金屬材料,或者也可以是上述金屬材料的任意組合。也就是說,阻障層220的材質可以是一種合金材料,或者阻障層220也可以是一種由至少二種不同金屬所形成的多層膜。
導電凸塊230的材質可以是銅、銀、碳或其他適當的導電材料。當導電凸塊230的材質是碳時,導電凸塊230的材質可以是石墨、導電碳纖維或其他具有導電性的碳材料。此外,這些導電凸塊230的材質可以不同於這些接墊214的材質。當然,端視不同的產品需求,這些導電凸塊230的材質也可以與這些接墊214的材質相同,例如導電凸塊230的材質與接墊214的材質皆為銅。
線路板200可以更包括一保護層240,其配置於絕緣層212上。保護層240具有多個暴露出這些導電凸塊230的開口H2,而導電凸塊230、接墊214與阻障層220三者厚度的總合T1大於保護層240的厚度T2。也就是說,這些導電凸塊230會突出於保護層240的表面。
保護層240可以是由防焊漆、防焊乾膜、覆蓋層(cover layer)或是由其他適當的絕緣材料所形成,其中覆蓋層的材質可以包括環氧樹脂(epoxy resin)與聚醯亞胺,或者覆蓋層的材質亦可以包括聚酯、聚氨酯樹脂、聚乙烯對苯二甲酸酯或其他適當的材料。當絕緣層212為半固化膠片、樹脂材料或陶瓷材料所製成時,保護層240可以是由防焊漆或防焊乾膜所形成。當絕緣層212是由可撓性材料所製成時,保護層240可以是由覆蓋層所形成。
另外,在圖2A所示的實施例中,保護層240局部覆蓋這些接墊214與這些導電凸塊230。然而,端視不同的產品需求,保護層240亦可以未接觸到這些導電凸塊230,甚至也可以未接觸到這些接墊214。換句話說,在其他未 繪示的實施例中,保護層240可以完全暴露出這些導電凸塊230與這些接墊214。
值得一提的是,雖然在圖2A中,線路板200包括二個導電凸塊230以及二個阻障層220,而線路基板210包括二個接墊214,但是在其他未繪示的實施例中,線路板200亦可以僅包括一個導電凸塊230與一個阻障層220,而線路基板210也可以僅包括一個接墊214。
當然,線路板200亦可以包括二個以上的導電凸塊230與二個以上的阻障層220,而線路基板210同樣也可以包括二個以上的接墊214。因此,圖2A所示的導電凸塊230、阻障層220以及接墊214三者的數量僅為舉例說明,在此強調,並非限定本發明。
圖2B是圖2A中的線路板與多個焊料塊連接之後的剖面示意圖。請參閱圖2B,這些導電凸塊230可以連接多個焊料塊202,其中這些焊料塊202可以是焊球(solder ball),或者焊料塊202的形狀可以其他適當的形狀。如此,透過這些焊料塊202,線路板200可以組裝電阻、電容、電感、晶片或晶片封裝體等電子元件。
相較於習知技術而言(請參考圖1),各個導電凸塊230與其中一個焊料塊202之間存有較大的接觸面積,因此線路板200與焊料塊202之間的附著力得以增加,以致於這些焊料塊202不易自這些導電凸塊230脫落。這樣可以使上述電子元件更能穩固地組裝於線路板200上,進而增加線路板200的產品信賴度。
以上僅介紹線路板200的結構,而關於線路板200的製程,以下將配合圖3A至圖3F進行詳細的說明。
圖3A至圖3F是圖2A中的線路板的製程的示意圖。請參閱圖3A,首先,提供一包括絕緣層212與多個接墊214的線路基板210,其中這些接墊214與絕緣層212接觸,且這些接墊214突出於絕緣層212的表面212a。
請參閱圖3B,接著,形成一阻障材料層220’於線路基板210上,其中阻障材料層220’全面性地覆蓋絕緣層212的表面212a與這些接墊214。阻障材料層220’的材質可以是錫、金、鎳、鉻、鋅、鋁、鈦或其他適當的金屬材料,或者也可以是上述金屬材料的任意組合。也就是說,阻障材料層220’的材質可以是一種合金材料,或者阻障材料層220’也可以是一種由至少二種不同金屬所形成的多層膜。
在本實施例中,阻障材料層220’的形成方法有多種。舉例而言,阻障材料層220’可以採用電鍍法、無電電鍍法(electroless plating)、金屬噴塗法(spray coating)或化學氣相沉積法(Chemical Vapor Deposition,CVD)來形成,或者阻障材料層220’也可以採用蒸鍍法或濺鍍法(sputter)等物理氣相沉積法(Physical Vapor Deposition,PVD)或者是其他適當的方法來形成。
請參閱圖3C與圖3D,接著,形成多個導電凸塊230於阻障材料層220’上,其中阻障材料層220’的材質與導電凸塊230的材質不同,且這些導電凸塊230會相對於這些接墊214。也就是說,這些導電凸塊230會對應於這些接 墊214。
形成這些導電凸塊230的方法有很多種,以下將以圖3C與圖3D所揭露的導電凸塊230的形成方法為例以進行說明。必須說明的是,圖3C與圖3D所揭露的導電凸塊230的形成方法僅供舉例說明,並非限定本發明。
請先參閱圖3C,首先,形成一導電材料層230’,其中導電材料層230’全面性地覆蓋阻障材料層220’。形成導電材料層230’的方法可以包括電鍍法、無電電鍍法、化學氣相沉積法、物理氣相沉積法(例如蒸鍍法與濺鍍法)或其他適當的方法。
請參閱圖3C與圖3D,接著,圖案化導電材料層230’,以形成多個導電凸塊230。有關於圖案化導電材料層230’的方法,其可以採用微影與蝕刻製程或其他適當的方法。舉例而言,導電材料層230’的材質可以是銅或其他能被鹼性蝕刻藥液所蝕刻的金屬材料。如此,藉由鹼性蝕刻藥液,導電材料層230’得以被圖案化而形成這些導電凸塊230。
由於阻障材料層220’可以是錫、金、鎳、鉻、鋅、鋁或鈦,或者是這些金屬材料的任意組合,而這些金屬材料具有難以被鹼性蝕刻藥液侵蝕的特性,因此當導電材料層230’被鹼性蝕刻藥液蝕刻時,阻障材料層220’能有效地保護線路基板210,並使這些接墊214不會被鹼性蝕刻藥液所破壞。
值得一提的是,除了上述形成方法之外,這些導電凸塊230還包括其他形成方法。舉例而言,在其他未繪示的 實施例中,可以先在阻障材料層220’上形成圖案化防鍍層。接著,以電鍍法、無電電鍍法、化學氣相沉積法、物理氣相沉積法或其他適當的方法,在圖案化防鍍層所局部暴露的阻障材料層220’上形成這些導電凸塊230。
之後,將圖案化防鍍層移除。如此,亦可以形成如圖3D所示的導電凸塊230。除此之外,這些導電凸塊230也可以透過印刷碳膏、銀膠或其他導電膠來形成。
請參閱圖3D與圖3E,接著,以這些導電凸塊230為遮罩,移除部分阻障材料層220’,以暴露出絕緣層212的表面212a,並形成多個連接於這些導電凸塊230與這些接墊214之間的阻障層220。在本實施例中,移除部分阻障材料層220’的方法可以是蝕刻製程,而此蝕刻製程可以採用酸性蝕刻藥劑或是其他不會傷及導電凸塊230與接墊214的蝕刻藥液。
如此,上述蝕刻製程能在不影響導電凸塊230與接墊214的條件下,移除部分阻障材料層220’以形成這些阻障層220,而且所形成的各個阻障層220的邊緣會與其所對應的底面232的邊緣實質上切齊。在形成這些阻障層220之後,基本上一種線路板200已製造完成。
請參閱圖3F,在移除部分阻障材料層220’之後,更可以形成保護層240於絕緣層212上。由於保護層240的種類有很多種,例如保護層240可以是由防焊漆、防焊乾膜或覆蓋層所形成,因此根據不同種類的保護層240,形成保護層240的方法有很多種。
舉例而言,當保護層240是由防焊漆所形成時,保護層240可以採用印刷的方式來形成。當保護層240是由防焊乾膜或覆蓋層所形成時,形成保護層240的方法可以包括以下步驟。首先,壓合一防焊乾膜或一覆蓋層,其中防焊乾膜或覆蓋層全面性覆蓋絕緣層212、這些接墊214與這些導電凸塊230。
接著,對此防焊乾膜或覆蓋層照射一雷射光束,以將防焊乾膜或覆蓋層部分燒熔而形成多個暴露這些導電凸塊230的開口H2。當然,這些開口H2也可以透過微影與蝕刻製程來形成,其中該蝕刻製程可以是電漿蝕刻等乾式蝕刻製程,或者也可以是溼式蝕刻製程。此外,保護層240亦可以採用具有感光性的乾膜。如此,透過曝光與顯影,這些開口H2亦可以形成,而線路板200亦得以完成。
圖4A是本發明另一實施例的線路板的剖面示意圖。請參閱圖4A,本實施例的線路板300包括一線路基板310、多個阻障層320以及多個導電凸塊330。線路基板310包括一絕緣層312與多個接墊314,而這些接墊314與絕緣層312接觸。這些接墊314同位於絕緣層312的表面312a,並埋入於絕緣層312中,其中絕緣層312的表面312a與這些接墊314的頂面314a實質上切齊。
此外,線路基板310可以更包括多條位於表面312a的走線(圖4A未繪示),而且線路基板310也可以更包括多個導電盲孔或多個導電通孔等內部線路結構(圖4A未繪示),加上這些接墊314埋入於絕緣層312中。因此, 線路基板310實質上可以算是一種內埋式線路板,而且此種內埋式線路板可以是單面線路板、雙面線路板或是多層線路板。
承上述,絕緣層312可以是由半固化膠片、樹脂材料、陶瓷材料或可撓性材料所製成,其中上述可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂、聚乙烯對苯二甲酸酯或其他具有可撓性的高分子材料。當絕緣層312是由半固化膠片、樹脂材料或陶瓷材料所製成時,線路基板310實質上可以算是一種硬式線路板。當絕緣層312是由可撓性材料所製成時,線路基板310實質上可以算是一種軟式線路板。
這些導電凸塊330配置於這些接墊314之上,而這些阻障層320連接於這些接墊314與這些導電凸塊330之間。這些導電凸塊330的底面332相對於這些接墊314,即這些導電凸塊330的底面332對應這些接墊314。這些阻障層320全面性地覆蓋這些導電凸塊330的底面332,而導電凸塊330的材質與阻障層320的材質不同。導電凸塊330與阻障層320二者的材質以及導電凸塊330的形狀皆與前述實施例的導電凸塊230以及阻障層220相同,故不再重複介紹。
線路板300可以更包括一保護層340,其配置於絕緣層312上。保護層340具有多個暴露出這些導電凸塊330的開口H3,而導電凸塊330與阻障層320二者厚度的總合T3大於保護層340的厚度T4。也就是說,這些導電凸塊330會突出於保護層340的表面。另外,保護層340的材 質與前述實施例的保護層240相同,故不再重複介紹。
在圖4A所示的實施例中,保護層340局部覆蓋這些接墊314與這些導電凸塊330。然而,端視不同的產品需求,保護層340亦可以未接觸到這些導電凸塊330,甚至也可以未接觸到這些接墊314。換句話說,在其他未繪示的實施例中,保護層340可以完全暴露出這些導電凸塊330與這些接墊314。
值得一提的是,雖然在圖4A中,線路板300包括二個導電凸塊330以及二個阻障層320,而線路基板310包括二個接墊314,但是在其他未繪示的實施例中,線路板300亦可以僅包括一個導電凸塊330與一個阻障層320,而線路基板310也可以僅包括一個接墊314。
此外,線路板300亦可以包括二個以上的導電凸塊330與二個以上的阻障層320,而線路基板310同樣也可以包括二個以上的接墊314。因此,圖4A所示的導電凸塊330、阻障層320以及接墊314三者的數量僅為舉例說明,並非限定本發明。
圖4B是圖4A中的線路板與多個焊料塊連接之後的剖面示意圖。請參閱圖4B,這些導電凸塊330可以連接多個焊料塊202,而透過這些焊料塊202,線路板300可以組裝電阻、電容、電感、晶片或晶片封裝體等電子元件。相較於習知技術而言(請參考圖1),各個導電凸塊330與其中一個焊料塊202之間存有較大的接觸面積,因此線路板300與焊料塊202之間的附著力得以增加。這樣可以使上 述電子元件更穩固地組裝於線路板300上,以增加產品信賴度。
以上僅介紹線路板300的結構,而關於線路板300的製程,以下將配合圖5A至圖5F進行詳細的說明。由於本實施例的線路板300的製程與前述實施例相似,因此以下的內容會著重在線路板300與前述實施例的線路板200二者製程的差異。
圖5A至圖5F是圖4A中的線路板的製程的示意圖。請依序參閱圖5A與圖5B,首先,提供一線路基板310。接著,形成一阻障材料層320’於線路基板310上,其中阻障材料層320’全面性地覆蓋絕緣層312的表面312a與這些接墊314。阻障材料層320’的形成方法與前述實施例的阻障材料層220’相同,故不再重複介紹。
請參閱圖5C與圖5D,接著,形成多個導電凸塊330於阻障材料層320’上,其中阻障材料層320’的材質與導電凸塊330的材質不同,且這些導電凸塊330會相對於這些接墊314,即這些導電凸塊330會對應於這些接墊314。
形成這些導電凸塊330的方法有很多種,以下將以圖5C與圖5D所揭露的導電凸塊330的形成方法為例以進行說明。必須強調的是,圖5C與圖5D所揭露的導電凸塊330的形成方法僅供舉例說明,並非限定本發明。
請先參閱圖5C,首先,形成一導電材料層330’,其中導電材料層330’全面性地覆蓋阻障材料層320’。形成導電材料層330’的方法與前述實施例的導電材料層230’相 同,故不再重複介紹。
請參閱圖5C與圖5D,接著,圖案化導電材料層330’,以形成多個導電凸塊330。有關於圖案化導電材料層330’的方法,其可以採用微影與蝕刻製程或其他適當的方法。舉例而言,導電材料層330’的材質可以是銅或其他能被鹼性蝕刻藥液所蝕刻的金屬材料。如此,藉由鹼性蝕刻藥液,導電材料層330’得以被圖案化而形成這些導電凸塊330。
阻障材料層320’的材質與前述實施例的阻障材料層220’相同,即阻障材料層320’可以是錫、金、鎳、鉻、鋅、鋁或鈦,或者是這些金屬材料的任意組合,而這些金屬材料具有難以被鹼性蝕刻藥液侵蝕的特性,因此當導電材料層330’被鹼性蝕刻藥液蝕刻時,阻障材料層320’能有效地保護線路基板310,並使這些接墊314不會被鹼性蝕刻藥液所破壞。
值得一提的是,除了上述形成方法之外,這些導電凸塊330還包括其他形成方法。舉例而言,在其他未繪示的實施例中,可以先在阻障材料層320’上形成圖案化防鍍層。接著,以電鍍法、無電電鍍法、化學氣相沉積法、物理氣相沉積法或其他適當的方法,在圖案化防鍍層所局部暴露的阻障材料層320’上形成這些導電凸塊330。
之後,將圖案化防鍍層移除。如此,亦可以形成如圖5D所示的導電凸塊330。除此之外,這些導電凸塊330也可以透過印刷碳膏、銀膠或其他導電膠來形成。
請參閱圖5D與圖5E,接著,以這些導電凸塊330為 遮罩,移除部分阻障材料層320’,以暴露出絕緣層312的表面312a,並形成多個連接於這些導電凸塊330與這些接墊314之間的阻障層320。在本實施例中,移除部分阻障材料層320’的方法可以是蝕刻製程,而此蝕刻製程可以採用酸性蝕刻藥劑或是其他不會傷及導電凸塊330與接墊314的蝕刻藥液。
如此,上述蝕刻製程能在不影響導電凸塊330與接墊314的條件下,移除部分阻障材料層320’以形成這些阻障層320,而且所形成的各個阻障層320的邊緣會與其所對應的底面332的邊緣實質上切齊。至此,基本上一種線路板300已製造完成。
請參閱圖5F,在移除部分阻障材料層320’之後,更可以形成保護層340於絕緣層312上。由於保護層340以及這些開口H3的形成方法皆與前述實施例相同,故不再重複介紹。
綜上所述,本發明的線路板的製程能應用在需要裝設焊料塊的線路板上,且透過導電凸塊,本發明能增加焊料塊與線路板之間的附著力,進而使焊料塊不易自線路板脫落。如此,本發明能使電子元件更穩固地組裝於線路板上,進而增加線路板的產品信賴度。
其次,當導電材料層透過蝕刻製程以形成至少一個導電凸塊時,材質與導電凸塊相異的阻障材料層能有效地保護線路基板,進而使接墊不會被蝕刻藥液(例如鹼性蝕刻藥液)所破壞。如此,本發明更可以提升線路板的良率。
雖然本發明已以一些實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300‧‧‧線路板
110‧‧‧銅線路層
112‧‧‧焊墊
114‧‧‧走線
120‧‧‧防焊層
130、202‧‧‧焊料塊
210、310‧‧‧線路基板
212、312‧‧‧絕緣層
212a、312a‧‧‧表面
214、314‧‧‧接墊
220、320‧‧‧阻障層
220’、320’‧‧‧阻障材料層
230、330‧‧‧導電凸塊
230’、330’‧‧‧導電材料層
232、332‧‧‧底面
234、314a‧‧‧頂面
240、340‧‧‧保護層
H1、H2、H3‧‧‧開口
T1、T3‧‧‧厚度的總合
T2、T4‧‧‧厚度
圖1是習知線路板的剖面示意圖。
圖2A是本發明一實施例的線路板的剖面示意圖。
圖2B是圖2A中的線路板與多個焊料塊連接之後的剖面示意圖。
圖3A至圖3F是圖2A中的線路板的製程的示意圖。
圖4A是本發明另一實施例的線路板的剖面示意圖。
圖4B是圖4A中的線路板與多個焊料塊連接之後的剖面示意圖。
圖5A至圖5F是圖4A中的線路板的製程的示意圖。
200‧‧‧線路板
210‧‧‧線路基板
212‧‧‧絕緣層
212a‧‧‧表面
214‧‧‧接墊
220‧‧‧阻障層
230‧‧‧導電凸塊
232‧‧‧底面
234‧‧‧頂面
240‧‧‧保護層
H2‧‧‧開口
T1‧‧‧厚度的總合
T2‧‧‧厚度

Claims (34)

  1. 一種線路板的製程,包括:提供一線路基板,其包括一絕緣層與至少一接觸該絕緣層的接墊;形成一阻障材料層於該線路基板上,其中該阻障材料層全面性地覆蓋該絕緣層的一表面與該接墊;形成至少一導電凸塊於該阻障材料層上,其中該導電凸塊相對於該接墊,且該阻障材料層的材質與該導電凸塊的材質不同;以該導電凸塊為遮罩,移除部分該阻障材料層,以暴露出該絕緣層的該表面與形成一連接於該導電凸塊與該接墊之間的阻障層;形成一保護層於該絕緣層上,其中該保護層覆蓋該阻障層與部分該導電凸塊;以及形成至少一焊料塊於該導電凸塊上,其中該焊料塊連接該導電凸塊,且該焊料塊的材質與該導電凸塊的材質不同。
  2. 如申請專利範圍第1項所述之線路板的製程,其中該接墊突出於該絕緣層的該表面。
  3. 如申請專利範圍第1項所述之線路板的製程,其中該導電凸塊、該接墊與該阻障層三者厚度的總合大於該保護層的厚度。
  4. 如申請專利範圍第1項所述之線路板的製程,其中該接墊埋入於該絕緣層中,且該絕緣層的該表面與該接 墊的頂面實質上切齊。
  5. 如申請專利範圍第4項所述之線路板的製程,其中該導電凸塊與該阻障層二者厚度的總合大於該保護層的厚度。
  6. 如申請專利範圍第1項所述之線路板的製程,其中形成該導電凸塊的方法包括:形成一導電材料層,其中該導電材料層全面性地覆蓋該阻障材料層;以及圖案化該導電材料層。
  7. 如申請專利範圍第1項所述之線路板的製程,其中該阻障材料層的材質是選自於由錫、金、鎳、鉻、鋅、鋁以及鈦所組成的族群。
  8. 如申請專利範圍第1項所述之線路板的製程,其中該絕緣層是由一半固化膠片、一樹脂材料、一陶瓷材料或一可撓性材料所製成。
  9. 如申請專利範圍第8項所述之線路板的製程,其中該可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂或聚乙烯對苯二甲酸酯。
  10. 一種線路板,包括:一線路基板,包括:一絕緣層;至少一接墊,與該絕緣層接觸;至少一導電凸塊,配置於該接墊上方,其中該導電凸塊具有一相對於該接墊的底面; 至少一阻障層,連接於該導電凸塊與該接墊之間,其中該阻障層全面性地覆蓋該底面,且該阻障層的邊緣與該底面的邊緣實質上切齊,該阻障層的材質與該導電凸塊的材質不同;一保護層,配置於該絕緣層上,且覆蓋該阻障層與部分該導電凸塊;以及至少一焊料塊,配置於該導電凸塊上,其中該焊料塊連接該導電凸塊,且該焊料塊的材質與該導電凸塊的材質不同。
  11. 如申請專利範圍第10項所述之線路板,其中該接墊突出於該絕緣層的一表面。
  12. 如申請專利範圍第10項所述之線路板,其中該導電凸塊、該接墊與該阻障層三者厚度的總合大於該保護層的厚度。
  13. 如申請專利範圍第10項所述之線路板,其中該接墊埋入於該絕緣層中,且該絕緣層的一表面與該接墊的頂面實質上切齊。
  14. 如申請專利範圍第13項所述之線路板,其中該導電凸塊與該阻障層二者厚度的總合大於該保護層的厚度。
  15. 如申請專利範圍第10項所述之線路板,其中該阻障層的材質是選自於錫、金、鎳、鉻、鋅、鋁以及鈦所組成的群組。
  16. 如申請專利範圍第10項所述之線路板,其中該絕緣層是由一半固化膠片、一樹脂材料、一陶瓷材料或一可 撓性材料所製成。
  17. 如申請專利範圍第16項所述之線路板,其中該可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂或聚乙烯對苯二甲酸酯。
  18. 一種線路板的製程,包括:提供一線路基板,其包括一絕緣層與至少一接觸該絕緣層的接墊;形成一阻障材料層於該線路基板上,其中該阻障材料層全面性地覆蓋該絕緣層的一表面與該接墊;形成至少一導電凸塊於該阻障材料層上,其中該導電凸塊相對於該接墊,且該阻障材料層的材質與該導電凸塊的材質不同,該導電凸塊的材質包括銅、銀或碳;以該導電凸塊為遮罩,移除部分該阻障材料層,以暴露出該絕緣層的該表面與形成一連接於該導電凸塊與該接墊之間的阻障層;以及形成至少一焊料塊於該導電凸塊上,其中該焊料塊連接該導電凸塊,且該焊料塊的材質與該導電凸塊的材質不同。
  19. 如申請專利範圍第18項所述之線路板的製程,其中該接墊突出於該絕緣層的該表面。
  20. 如申請專利範圍第19項所述之線路板的製程,在移除部分該阻障材料層之後,更包括形成一保護層於該絕緣層上,其中該保護層具有至少一暴露出該導電凸塊的開口,而該導電凸塊、該接墊與該阻障層三者厚度的總合大於該保護層的厚度。
  21. 如申請專利範圍第18項所述之線路板的製程,其中該接墊埋入於該絕緣層中,且該絕緣層的該表面與該接墊的頂面實質上切齊。
  22. 如申請專利範圍第21項所述之線路板的製程,在移除部分該阻障材料層之後,更包括形成一保護層於該絕緣層上,其中該保護層具有至少一暴露出該導電凸塊的開口,而該導電凸塊與該阻障層二者厚度的總合大於該保護層的厚度。
  23. 如申請專利範圍第18項所述之線路板的製程,其中形成該導電凸塊的方法包括:形成一導電材料層,其中該導電材料層全面性地覆蓋該阻障材料層;以及圖案化該導電材料層。
  24. 如申請專利範圍第18項所述之線路板的製程,其中該阻障材料層的材質是選自於由錫、金、鎳、鉻、鋅、鋁以及鈦所組成的族群。
  25. 如申請專利範圍第18項所述之線路板的製程,其中該絕緣層是由一半固化膠片、一樹脂材料、一陶瓷材料或一可撓性材料所製成。
  26. 如申請專利範圍第25項所述之線路板的製程,其中該可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂或聚乙烯對苯二甲酸酯。
  27. 一種線路板,包括:一線路基板,包括: 一絕緣層;至少一接墊,與該絕緣層接觸;至少一導電凸塊,配置於該接墊上方,其中該導電凸塊具有一相對於該接墊的底面,該導電凸塊的材質包括銅、銀或碳;至少一阻障層,連接於該導電凸塊與該接墊之間,其中該阻障層全面性地覆蓋該底面,且該阻障層的邊緣與該底面的邊緣實質上切齊,該阻障層的材質與該導電凸塊的材質不同;以及至少一焊料塊,配置於該導電凸塊上,其中該焊料塊連接該導電凸塊,且該焊料塊的材質與該導電凸塊的材質不同。
  28. 如申請專利範圍第27項所述之線路板,其中該接墊突出於該絕緣層的一表面。
  29. 如申請專利範圍第28項所述之線路板,更包括一配置於該絕緣層上的保護層,其中該保護層具有一暴露出該導電凸塊的開口,而該導電凸塊、該接墊與該阻障層三者厚度的總合大於該保護層的厚度。
  30. 如申請專利範圍第27項所述之線路板,其中該接墊埋入於該絕緣層中,且該絕緣層的一表面與該接墊的頂面實質上切齊。
  31. 如申請專利範圍第30項所述之線路板,更包括一配置於該絕緣層上的保護層,其中該保護層具有一暴露出該導電凸塊的開口,而該導電凸塊與該阻障層二者厚度的 總合大於該保護層的厚度。
  32. 如申請專利範圍第27項所述之線路板,其中該阻障層的材質是選自於錫、金、鎳、鉻、鋅、鋁以及鈦所組成的群組。
  33. 如申請專利範圍第27項所述之線路板,其中該絕緣層是由一半固化膠片、一樹脂材料、一陶瓷材料或一可撓性材料所製成。
  34. 如申請專利範圍第33項所述之線路板,其中該可撓性材料包括聚醯亞胺、聚酯、聚氨酯樹脂或聚乙烯對苯二甲酸酯。
TW096147213A 2007-12-11 2007-12-11 線路板及其製程 TWI446843B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW096147213A TWI446843B (zh) 2007-12-11 2007-12-11 線路板及其製程
US12/047,936 US20090144972A1 (en) 2007-12-11 2008-03-13 Circuit board and process for fabricating the same
US13/362,958 US20120124830A1 (en) 2007-12-11 2012-01-31 Process for fabricating circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096147213A TWI446843B (zh) 2007-12-11 2007-12-11 線路板及其製程

Publications (2)

Publication Number Publication Date
TW200926922A TW200926922A (en) 2009-06-16
TWI446843B true TWI446843B (zh) 2014-07-21

Family

ID=40720152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096147213A TWI446843B (zh) 2007-12-11 2007-12-11 線路板及其製程

Country Status (2)

Country Link
US (2) US20090144972A1 (zh)
TW (1) TWI446843B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101806955B1 (ko) * 2010-05-19 2017-12-11 삼성전자주식회사 휴대 단말기의 무접점 충전 장치
JP5341227B1 (ja) 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
TWI484572B (zh) * 2012-06-25 2015-05-11 Unimicron Technology Corp 導電凸塊的製造方法及線路基板
TWI693872B (zh) 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
JP7240909B2 (ja) * 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
EP0411165B1 (en) * 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
DE69632969T2 (de) * 1995-03-20 2005-07-28 Unitive International Ltd. Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP3971500B2 (ja) * 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6759319B2 (en) * 2001-05-17 2004-07-06 Institute Of Microelectronics Residue-free solder bumping process
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
TWI228814B (en) * 2003-06-26 2005-03-01 United Microelectronics Corp Parasitic capacitance-preventing dummy solder bump structure and method of making the same
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
DE102005035772A1 (de) * 2005-07-29 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
TWI301740B (en) * 2006-06-01 2008-10-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically connected structure

Also Published As

Publication number Publication date
US20090144972A1 (en) 2009-06-11
US20120124830A1 (en) 2012-05-24
TW200926922A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
JP5992923B2 (ja) 印刷回路基板及びその製造方法
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
US8262917B2 (en) Fabricating method for multilayer printed circuit board
JP6092117B2 (ja) 印刷回路基板及びその製造方法
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
TWI446843B (zh) 線路板及其製程
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP2008172151A (ja) 多層配線基板
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2010087085A (ja) 電子部品内蔵基板及びその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
US20130040071A1 (en) Circuit board and fabrication method thereof
TWI425898B (zh) 線路板的線路結構的製造方法
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2007019150A (ja) プリント配線板およびプリント回路板
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101173397B1 (ko) 인쇄회로기판의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees