DE102005035772A1 - Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses - Google Patents

Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses Download PDF

Info

Publication number
DE102005035772A1
DE102005035772A1 DE102005035772A DE102005035772A DE102005035772A1 DE 102005035772 A1 DE102005035772 A1 DE 102005035772A1 DE 102005035772 A DE102005035772 A DE 102005035772A DE 102005035772 A DE102005035772 A DE 102005035772A DE 102005035772 A1 DE102005035772 A1 DE 102005035772A1
Authority
DE
Germany
Prior art keywords
layer
structuring
cleaning process
bump
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005035772A
Other languages
English (en)
Inventor
Frank Küchenmeister
Alexander Platz
Gotthard Jungnickel
Kerstin Siury
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005035772A priority Critical patent/DE102005035772A1/de
Priority to US11/382,135 priority patent/US7585759B2/en
Priority to CNB2006800278504A priority patent/CN100559562C/zh
Priority to EP06787978A priority patent/EP1915776B1/de
Priority to PCT/US2006/028194 priority patent/WO2007015938A2/en
Priority to JP2008523978A priority patent/JP2009503852A/ja
Priority to KR1020087005191A priority patent/KR101186347B1/ko
Priority to DE602006019266T priority patent/DE602006019266D1/de
Priority to TW095127694A priority patent/TWI397957B/zh
Publication of DE102005035772A1 publication Critical patent/DE102005035772A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch Strukturieren des Höckerunterseitenmetallisierungsschichtstapels auf der Grundlage eines Trockenätzprozesses können signifikante Vorteile im Vergleich zu konventionellen Techniken erreicht werden, die einen äußerst komplexen nasschemischen Ätzprozess beinhalten. In speziellen Ausführungsformen wird eine Titan/Wolfram-Schicht oder eine andere geeignete letzte Schicht eines Höckerunterseitenmetallisierungsschichtstapels auf der Grundlage eines Plasmaätzprozesses unter Anwendung einer Fluor-basierten Chemie und Sauerstoff als eine physikalische Komponente geätzt. Ferner werden geeignete Reinigungsprozesse ausgeführt, um Teilchen und Reste vor und nach dem plasmabasierten Strukturierungsprozess zu entfernen.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere einen Prozessablauf zur Ausbildung einer Kontaktschicht mit Kontakthöckern, wobei die Kontaktschicht ausgebildet ist, Kontaktbereiche für das direkte Anbringen eines geeignet ausgebildeten Gehäuse- oder Trägersubstrats an einen Chip, der eine oder mehrere integrierte Schaltungen aufweist, bereitzustellen.
  • HINTERGRUND DER ERFINDUNG
  • Bei der Herstellung integrierter Schaltungen ist es für gewöhnlich notwendig, einen Chip in ein Gehäuse einzubringen und Anschlüsse und Kontakte zur Verbindung der Chipschaltung mit der Peripherie vorzusehen. In einigen Techniken zum Einbringen in ein Gehäuse werden Chips, Chipgehäuse oder andere geeignete Einheiten mittels Lotkugeln verbunden, die aus sogenannten Lothöckern hergestellt werden, die wiederum auf einer entsprechenden Schicht, die im Weiteren auch als eine Kontaktschicht bezeichnet wird, in mindestens einer der Einheiten, beispielsweise auf einer dielektrischen Passivierungsschicht des mikroelektronischen Chips, ausgebildet sind. Um den mikroelektronischen Chip mit dem entsprechenden Träger zu verbinden, weisen die Oberflächen zweier entsprechender zu verbindender Einheiten, d. h. der mikroelektronische Chip mit beispielsweise mehreren integrierten Schaltungen und ein entsprechendes Gehäuse, darauf ausgebildet geeignete Anschlussflächenanordnungen auf, um die beiden Einheiten nach dem Wiederverflüssigen der Lothöcker, die zumindest auf einer der Einheiten, beispielsweise auf dem mikroelektronischen Chip, vorgesehen sind, elektrisch zu verbinden. In anderen Techniken werden Lothöcker gebildet, die mit entsprechenden Drähten zu verbinden sind, oder die Lothöcker werden mit den entsprechenden Anschlussflächenbereichen eines weiteren Substrats, das als eine Wärmesenke dient, in Kontakt gebracht. Es ist daher unter Umständen notwendig, eine große Anzahl an Lothöckern herzustellen, die über die gesamte Chipfläche verteilt sein können, um damit beispielsweise die I/O- (Eingabe/Ausgabe) Kapazität zu schaffen, die für moderne mikroelektronische Schaltungen erforderlich ist, die für gewöhnlich komplexe Schaltungen, etwa Mikroprozessoren, Speicherschaltungen und dergleichen aufweisen und/oder mehrere integrierte Schaltungen enthalten, die ein vollständiges komplexes Schaltungssystem bilden.
  • Um Hunderte oder Tausende mechanisch gut befestigter Lothöcker auf entsprechenden Kontaktflächen herzustellen, muss das Verfahren zum Anbringen der Lothöcker sorgfältig entworfen sein, da das gesamte Bauteil funktionsuntüchtig werden kann, wenn lediglich ein einziger der Lothöcker einen Fehler aufweist. Aus diesem Grunde werden ein oder mehrere sorgfältig ausgewählte Schichten im Allgemeinen zwischen den Lothöckern und dem darunter liegenden Substrat oder Scheibe, die die Anschlussflächenanordnung aufweist, vorgesehen. Zusätzlich zu der wichtigen Rolle, die diese Zwischenschichten, die im Weiteren auch als Höckerunterseitenmetallisierungsschicht bezeichnet werden, zur Bereitstellung einer ausreichenden mechanischen Haftung des Lothöckers an der darunter liegenden Anschlussfläche und den umgebenden Passierungsmaterial spielen, muss die Lothöckerunterseitenmetallisierung auch weitere Erfordernisse im Hinblick auf die Diffusionseigenschaften und die Stromleitfähigkeit erfüllen. Im Hinblick auf den zuerst genannten Punkt muss die Höckerunterseitenmetallisierungsschicht eine adäquate Diffusionsbarriere bieten, um zu verhindern, dass das Lotmaterial, das häufig eine Mischung aus Blei (Pb) und Zinn (Sn) ist, die darunter liegenden Metallisierungsschichten des Chips angreift und damit deren Funktion zerstört oder negativ beeinflusst. Ferner ist das Abwandern von Lotmaterial, etwa von Blei, zu anderen empfindlichen Bauteilbereichen, beispielsweise in das Dielektrikum, in denen ein radioaktiver Zerfall in dem Blei merklich das Bauteilverhalten beeinflussen kann, von der Höckerunterseitenmetallisierung effizient zu unterdrücken. Hinsichtlich der Stromleitfähigkeit muss die Höckerunterseitenmetallisierung, die als Verbindungsschicht zwischen den Lothöckern und der darunter liegenden Metallisierungsschicht des Chips dient, eine Dicke und einen spezifischen Widerstand aufweisen, die nicht in ungeeigneter Weise den Gesamtwiderstand des Systems aus Metallisierungsfläche und Lothöcker erhöhen. Des weiteren dient die Höckerunterseitenmetallisierung als eine Stromverteilungsschicht während des Elektroplattierens des Lothöckermaterials. Das Elektroplattieren ist gegenwärtig das bevorzugte Abscheideverfahren, da die physikalische Dampfabscheidung von Lothöckermaterial, welches ebenso im Stand der Technik angewendet wird, eine komplexe Maskierungstechnik erfordert, um Fehljustierungen auf Grund thermischer Ausdehnungen der Masken zu vermeiden, während diese sich im Kontakt mit den heißen Metalldämpfen befindet. Des weiteren ist es äußerst schwierig, die Metallmaske nach dem Ende des Ab scheideprozesses zu entfernen, ohne die Lotanschlussflächen zu schädigen, insbesondere, wenn große Scheiben prozessiert werden oder wenn der Abstand zwischen benachbarten Lotflächen klein ist.
  • Obwohl auch eine Maske in dem Elektroplattierungsabscheideverfahren verwendet wird, unterscheidet sich diese Technik von dem Verdampfungsverfahren dahingehend, dass die Maske durch Anwendung von Photolithographie geschaffen wird, um damit die zuvor erkannten Probleme zu vermeiden, die durch die physikalischen Dampfabscheideverfahren hervorgerufen werden. Jedoch erfordert das Elektroplattieren eine zusammenhängende und gleichförmige Stromverteilungsschicht, die an dem Substrat haftet, das im Wesentlichen nicht leitend ist, mit Ausnahme der Anschlussflächen, auf denen die Lothöcker zu bilden sind. Somit muss die Höckerunterseitenmetallisierung strenge Anforderungen im Hinblick auf eine gleichförmige Stromverteilung erfüllen, da Ungleichförmigkeiten während des Plattierungsprozesses die endgültige Konfiguration der Lothöcker und nach dem Verflüssigen der Lothöcker die sich ergebenden Lotkugeln im Hinblick auf beispielsweise ihre Höhenungleichförmigkeiten beeinflussen können, was sich wiederum als entsprechende Schwankungen der schließlich erhaltenen elektrischen Verbindungen und deren mechanischen Integrität auswirken kann.
  • Nach der Herstellung der Lothöcker muss die Höckerunterseitenmetallisierung strukturiert werden, um die einzelnen Lothöcker voneinander elektrisch zu isolieren. Die sich ergebenden Inseln aus Höckerunterseitenmetallisierung, die typischerweise durch äußerst komplexe isotrope Ätzprozesse mit nasschemischen und/oder elektrochemischen Ätzverfahren mit komplexer Chemie erhalten werden, bestimmen ebenfalls wesentlich die Funktionalität und Konfiguration der Lotkugeln, da die Ätzchemie zu einem Unterätzen der Lothöcker führen kann, die während des nasschemischen Ätzprozesses als eine Maske dienen. Folglich kann sich ein variierendes Maß an Unterätzung in einer variierenden Größe der sich ergebenden Höckerunterseitenmetallisierungsinseln, die mit dem jeweiligen Lothöcker verknüpft sind, ergeben, wodurch merklich die Konfiguration der Lotkugeln nach dem Wiederverflüssigen der äußerst benetzbaren Höckerunterseitenmetallisierung beeinflusst wird, die im Wesentlichen das Strömungsverhalten des Lötmaterials und damit die endgültige erhaltene Größe und damit die Höhe der Lotkugel bestimmt. Ferner kann der nasschemische Ätzprozess zur Strukturierung einer oder mehrerer Unterschichten der Höckerunterseitenmetallisierung, etwa einer Titan/Wolfram- (TiW) Schicht, die häufig als die erste, auf dem dielektri schen Material ausgebildete Schicht auf Grund der guten Eigenschaften im Hinblick auf die Barrierenwirkung und die Haftung verwendet wird, eine Ätzrate aufweisen, die von dem Höckermuster abhängig ist. D. h., die Ätzrate kann von der Höckeranordnung innerhalb jedes Chips und den Abständen in der X-Richtung und der Y-Richtung zwischen einzelnen Chips auf dem Substrat abhängen. Somit kann die musterabhängige Ätzrate starke Einschränkungen hinsichtlich der tatsächlich anwendbaren Höckeranordnung vorgeben, wodurch möglicherweise die I/O-Kapazität und/oder die Wärmeableitung des Chips in Bezug auf die tatsächlich verfügbare Chipfläche eingeschränkt werden können.
  • Des weiteren neigen einige nasschemische Ätzprozesse dazu, merklich mit dem Höckermaterial in Wechselwirkung zu treten, wobei das Höckermaterial entfernt werden kann und/oder eine chemische Reaktion kann das Höckermaterial in eine unerwünschte Verbindung umwandeln. Somit kann nach dem nasschemischen Ätzprozess während des nasschemischen Prozesses oder während eines nachfolgenden Reinigungsprozesses zum Entfernen von unerwünschten Verbindungen ein merklicher Anteil des Höckermaterials verloren gehen, was zu erhöhten Herstellungskosten beitragen kann, insbesondere, wenn teure Lotmaterialien, etwa Zinn/Blei mit einer geringen Alphazerfallsrate verwendet werden.
  • Ferner sind auf Grund der Komplexität der Nassätzchemie und der Ätzrezepte anspruchsvolle Endpunkterkennungsverfahren während der Strukturierung der Unterseitenmetallisierung erforderlich, wodurch die Prozesskomplexität weiter ansteigt. In einigen Fällen kann das Bereitstellen der Chemikalien und der erforderlichen Additive für die nasschemischen Prozesse sowie das Entsorgen der nasschemischen Nebenprodukte ebenfalls deutlich zu den Kosten des gesamten Strukturierungsprozesses beitragen, wobei auch die Wartung und der Raumbedarf für die beteiligten Prozessanlagen ein wichtiger Kostenfaktor sein kann.
    •
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik zur Herstellung einer Kontaktschicht mit Lothöckern, wobei eines oder mehrere der zuvor erkannten Probleme vermieden werden oder zumindest deren Auswirkungen deutlich verringert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung einer Kontaktschicht eines mikroelektronischen Chips, der zum direkten Anbringen an einem entsprechenden Trägersubstrat durch Wiederverflüssigen von Höckern, etwa von Lothöckern, ausgebildet ist, die auf und in der Kontaktschicht hergestellt sind, wobei der Prozess zur Strukturierung der Höckerunterseitenmetallisierung einen Trockenätzprozess umfasst, wodurch die Möglichkeit geschaffen wird, eines oder mehrere der Probleme in den nasschemischen Ätzprozessen, die in konventionellen Prozessabläufen häufig eingesetzt werden, zu vermeiden. Ferner wird ein höheres Maß an Flexibilität für die Gestaltung der Kontaktschicht durch die erfindungsgemäße Technik geschaffen, da die Abhängigkeit des Strukturierungsprozesses von der Musterdichte der Höcker auf Grund der Vorteile deutlich reduziert ist, die durch den plasmabasierten Trockenätzprozess geboten werden. Folglich ermöglicht die vorliegende Erfindung die Einsparung von Produktionskosten und/oder das Erhöhen der Produktionsausbeute und/oder das Verbessern des Bauteilverhaltens.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Strukturieren einer ersten Schicht eines Höckerunterseitenmetallisierungsschichtstapels mittels eines elektrochemischen Ätzprozesses in Anwesenheit mehrerer Höcker, die auf dem Höckerunterseitenmetallisierungsschichtstapel gebildet sind. Ferner wird eine zweite Schicht des Höckerunterseitenmetallisierungsschichtstapels mittels eines Trockenätzprozesses strukturiert.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bereitstellen eines Substrats mit einem darauf ausgebildeten Höckerunterseitenmetallisierungsschichtstapels mit mindestens einer ersten Schicht und einer zweiten Schicht und mehreren Höckern, die über den Höckerunterseitenmetallisierungsschichtstapel ausgebildet sind. Des weiteren wird die erste Schicht des Höckerunterseitenmetallisierungsschichtstapels strukturiert, um damit die zweite Schicht freizulegen und die freiliegende zweite Schicht wird dann gereinigt. Ferner umfasst das Verfahren das Trockenätzen der freigelegten zweiten Schicht, während die Höcker als eine Ätzmaske dienen.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1f schematisch Querschnittsansichten eines Halbleiterbauelements in diversen Fertigungsphasen zum Strukturieren einer Höckerunterseitenmetallisierungsschicht gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen; und
  • 1g schematisch eine Draufsicht eines Substrats mit darauf ausgebildeten mehreren Chips zeigt, wovon jeder mehrere Lothöcker aufweist, die entsprechend den bauteilspeziellen Erfordernissen angeordnet sind, was auf Grund der erhöhten Entwurfsflexibilität möglich ist, die durch den Strukturierungsprozess auf der Grundlage eines Trockenätzprozesses gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung ermöglicht wird.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung einer Kontaktschicht, d. h. der Schicht, in und auf der mehrere Höcker, etwa Lothöcker, für eine direkte Verbindung mit einem geeigneten Trägersubstrat ausgebildet sind, indem ein komplexer nasschemischer Ätzprozess während der Strukturierung der Höckerunterseitenmetallisierungsschicht durch einen geeignet gestalteten Trockenätzprozess ersetzt wird, wodurch eine Verbesserung des Bauteilverhaltens und eine Verringerung der Fertigungskosten möglich ist.
  • Mit Bezug zu den 1a bis 1g werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 in einem fortgeschrittenen Herstellungsstadium. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das ein Siliziumvollsubstrat, ein SOI- (Silizium-auf-Isolator) Substrat oder einen beliebigen anderen Träger mit einer oder mehreren geeigneten Halbleiterschichten zur Herstellung von Schaltungselementen darin oder darauf repräsentieren kann. Beispielsweise kann das Substrat 101 einen geeigneten Träger repräsentieren, der darauf ausgebildet eine Silizium/Germanium-Schicht, Siliziumschichten mit unterschiedlichen Kristallorientierungen an speziellen Plätzen, aufweisen kann, oder das Substrat 101 kann eine beliebige Art eines II-VI oder eines III-V-Halbleiterverbindungsmaterials repräsentieren. In speziellen Ausführungsformen kann das Substrat 101 ein Substrat auf Siliziumbasis repräsentieren, wie es für die Herstellung äußerst komplexer integrierter Schaltungen, etwa moderne Mikroprozessoren, Speicherbauelemente, ASICs (anwendungsspezifische IC's) in Kombination mit digitalen und analogen Schaltungen, die möglicherweise Schaltungen für Leistungsanwendungen und dergleichen enthalten, verwendet werden. Der Einfachheit halber sind derartige Schaltungselemente oder andere Mikrostrukturelemente in 1a nicht gezeigt. Das Substrat 101 kann eine Anschlussfläche 102 aufweisen, die aus einem geeigneten Metall hergestellt ist, etwa Kupfer, einer Kupferlegierung, Aluminium oder einer Kombination davon. Die Anschlussfläche 102 repräsentiert ein thermisch und elektrisch leitendes Gebiet, das eine elektrische und/oder thermische Verbindung zu darunter liegenden Bauteilgebieten innerhalb des Substrats 101 herstellt. D. h., das Halbleiterbauelement 100 umfasst eine oder mehrere „Verdrahtungs"-Schichten oder Metallisierungsschichten, die für die elektrische und thermische Verbindung der einzelnen Schaltungselemente sorgen, wobei die Anschlussfläche 102 vorgesehen ist, um als eine „Verbindungsstelle" zwischen der einen oder den mehreren Metallisierungsschichten und einem Trägersubstrat zu fungieren, das für die elektrische Verbindung zu der Peripherie des Halbleiterbauelements sorgt.
  • Über dem Substrat 101 und der Anschlussfläche 102 ist eine Kontaktschicht 108 ausgebildet, die in dieser Fertigungsphase aus einer strukturierten Passivierungsschicht 103 aufgebaut ist, die auf einer dielektrischen Deckschicht 104 der letzten Metallisierungsschicht ausgebildet sein kann. Die Passivierungsschicht 103 und die Deckschicht 104 können aus einem beliebigen geeigneten dielektrischen Material hergestellt sein, wobei in einer speziellen Ausführungsform die Passivierungsschicht 103 aus Polyimid hergestellt sein kann, während in anderen anschaulichen Ausführungsformen andere dielektrische Materialien, etwa Benzozyklobuten verwendet werden können. Über der Passivierungsschicht 103 ist ein Höckerunterseitenmetallisierungsschichtstapel 105 gebildet, der in Anwesenheit eines Höckers 106, etwa eines Lothöckers, eines Höckers aus leitenden oder nicht leitenden Klebematerial, und dergleichen zu strukturieren ist. Der Einfachheit halber werden die Höcker 106 als Lothöcker bezeichnet, da in vielen Fällen die Höcker 106 aus Lotmaterial aufgebaut sind. Somit werden nach dem Strukturieren des Höckerunterseitenmetallisierungsschichtstapels 105 mehrere elektrisch isolierte Lothöcker 106, die auf entsprechenden Höckerunterseitenmetallisierungsinseln ausgebildet sind, erzeugt. Der Höckerunterseitenmetallisierungsschichtstapel 105 kann aus mehreren einzelnen Schichten mit einer unterschiedlichen Materialzusammensetzung aufgebaut sein, wobei der Schichtstapel 105 mindestens eine erste Schicht 105a, die auf einer zweiten Schicht 105b gebildet ist, aufweist, welche wiederum zumindest auf der Passivierungsschicht 103, der Deckschicht 104 und einem freigelegten Bereich der Anschlussfläche 102 ausgebildet ist. Wie zuvor erläutert ist, kann der Schichtstapel 105 aus mehreren einzelnen Schichten aufgebaut sein, um damit die erforderlichen Eigenschaften im Hinblick auf die Haftung, die Diffusionsbarrierenwirkung, die thermische und elektrische Leitfähigkeit bereitzustellen. Somit können eine Vielzahl von Materialzusammensetzungen mit Gold, Silber, Kupfer, Chrom, Palladium, Platin, Wolfram und dergleichen in diversen Kombinationen und als verschiedene Verbindungen angewendet werden, wobei auch die einzelnen Schichtdichten in geeigneter Weise im Hinblick auf die Bauteilerfordernisse ausgewählt werden. In einer speziellen Ausführungsform ist die zweite Schicht 105b des Höckerunterseitenmetallisierungsschichtstapels 105 aus einer Mischung aus Titan und Wolfram aufgebaut, die häufig im Hinblick auf ihre guten Haft- und Diffusionsblockierungseigenschaften ausgewählt wird. In weiteren anschaulichen Ausführungsformen kann die zweite Schicht 105b aus Titan, Tantal, Wolfram und Legierungen dieser Metalle oder Verbindungen dieser Metalle und Legierungen davon mit Stickstoff und/oder Silizium aufgebaut sein. Die erste Schicht 105a kann aus zwei oder mehreren Unterschichten mit einer Materialzusammensetzung aufgebaut sein, die die gewünschte Wirkung in Verbindung mit dem Lotmaterial des Höckers 106 ergibt. In anspruchsvollen Anwendungen wird häufig Kupfer oder eine Kupferlegierung, etwa Kupfer/Chrom, als eine einzelne oder mehrere einzelne Schichten vorgesehen, um damit eine hohe thermische und elektrische Leitfähigkeit zu schaffen, während in einer anschaulichen Ausführungsform zusätzlich eine im Wesentlichen reine Kupferschicht in der Schicht 105a vorgesehen ist, um damit eine Kupfer/Zinn-Phase nach dem Verflüssigen des Lothöckers 106 zu bilden, wenn dieser eine Mischung aus Blei und Zinn aufweist. Es sollte jedoch beachtet werden, dass die erste Schicht 105a aus einem beliebigen anderen geeigneten leitenden Material hergestellt sein kann, abhängig von der Zusammensetzung des Lothöckers 106, um damit die gewünschten thermischen und elektrischen Eigenschaften zu schaffen. Beispielsweise können Gold und Legierungen davon, Silber und Legierungen davon, Platin und Legierungen davon sowie Verbindungen mit Stickstoff und/oder Silizium ebenso verwendet werden.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfasst.
  • Nach der Herstellung von Schaltungselementen und anderen mikrostrukturellen Elementen entsprechend gut etablierter Prozessverfahren können Metallisierungsschichten hergestellt werden, um damit für die erforderliche Zwischenebenen- und Innerebenen-Verbindung der entsprechenden einzelnen Schaltungselemente zu sorgen. In anspruchsvollen Anwendungen können die eine oder die mehreren Metallisierungsschichten auf der Grundlage gut leitender Metalle, etwa Kupfer oder Kupferlegierungen gebildet werden, die in einem dielektrischen Material mit kleinem ε zum Reduzieren der parasitären Kapazitäten eingebettet sind. Anschließend wird die Anschlussfläche 102 beispielsweise als eine Komponente einer letzten Metallisierungsschicht in einer entsprechenden dielektrischen Schicht auf der Grundlage gut etablierter Prozessverfahren hergestellt, wobei, wie zuvor erläutert ist, ähnliche Prozesstechniken eingesetzt werden können, wie sie auch für die Herstellung von Metallisierungsschichten bekannt sind. Z. B. kann die Anschlussfläche 102 auf der Grundlage gut etablierter Damaszener-Verfahren gebildet werden, wenn die Anschlussfläche 102 im Wesentlichen aus Kupfer oder Kupferlegierung aufgebaut ist. Danach kann eine abschließende Metallschicht oder Metallendschicht (nicht gezeigt), etwa Aluminium, auf der Oberseite des Kupfers oder der Kupferlegierung hergestellt werden. Danach kann die Deckschicht 104 auf der Grundlage gut etablierter plasmaunterstützter CVD- (chemische Dampfabscheide-) Techniken abgeschieden und strukturiert werden, woran sich das Abscheiden und Strukturieren des Abschlussmetalls anschließt. Danach kann das Abscheiden der Passivierungsschicht 103 auf der Grundlage von Aufschleudertechniken, CVD-Techniken und dergleichen stattfinden. Danach wird die Passivierungsschicht 103 unter Verwendung gut etablierter Photolithographie- und Ätzverfahren strukturiert, um eine Öffnung zum Freilegen der Anschlussfläche 102 zu schaffen. Anschließend wird der Höckerunterseitenmetallisierungsschichtstapel 105 auf der Grundlage gut etablierter Sputter-Absscheidetechniken hergestellt. Beispielsweise kann die zweite Schicht 105b als eine Ti tan/Wolfram-Mischung abgeschieden werden, da Legierungen mit Titan und Wolfram häufig als Barrierenschichten eingesetzt werden, um Chipbereiche in einer Vielzahl von Anwendungen zu schützen. Auf Grund der Eigenschaften des Titans/Wolframs, d. h. dessen elektrische Leitfähigkeit und die guten Barriereneigenschaften in Bezug auf die Diffusion von beispielsweise Blei (Pb) und Zinn (Sn) Atomen in unter der Titan/Wolfram-Schicht liegende Bereiche, ist dieses Material ein geeigneter Kandidat für die zweite Schicht 105b, die auf der Passierungsschicht 102 ausgebildet ist. In anderen Ausführungsformen können andere Materialien, wie sie zuvor erläutert sind, durch Sputter-Abscheidung oder durch andere geeignete Abscheideverfahren, etwa CVD gebildet werden. Danach kann die erste Schicht 105a beispielsweise auf der Grundlage einer Sputter-Abscheidung, einer elektrochemischen Abscheidung, etwa dem stromlosen Plattieren, und dergleichen aufgebracht werden. Z. B. kann die erste Schicht 105a aus einer Chrom-Kupfer-Schicht aufgebaut sein, die auf der zweiten Schicht 105b hergestellt ist, woran sich eine im Wesentlichen reine Kupferschicht anschließt. Es sollte jedoch beachtet werden, dass eine beliebige andere Schichtzusammenstellung und diverse andere Materialien für die erste Schicht 105a verwendet werden können. Nach der Herstellung des Höckerunterseitenmetallisierungsschichtstapels 105 wird eine Lackmaske (nicht gezeigt) durch Aufbringen einer Photolackschicht und Strukturierung dergleichen mittels gut etablierter Photolithographie- und Ätztechniken gebildet, um damit eine Öffnung zu schaffen, deren Abmessungen im Wesentlichen der Größe und der Form des Lothöckers 106 entsprechen. Danach wird das Substrat 101 einem elektrochemischen Abscheideprozess unterzogen, um den Lothöcker 106 mit einer spezifizierten Materialzusammensetzung zu bilden. Beispielsweise kann ein Elektroplattierungsprozess auf der Grundlage eines Elektrolytbads mit Bleisulfat und Zinnsulfat angewendet werden, um Blei und Zinn in der Öffnung der Lackmaske abzuscheiden. Es sollte beachtet werden, dass die Menge des in der Öffnung der Lackmaske abgeschiedenen Lotmaterials im Wesentlichen die endgültig erhaltene Größe einer Lotkugel bestimmt, so dass ein Entfernen dieses Materials während des nachfolgenden Strukturierens des Höckerunterseitenmetallisierungsschichtstapels 105 in negativer Weise die Gleichförmigkeit der schließlich erhaltenen Lotkugeln auf Grund von Substratungleichförmigkeiten konventioneller nasschemischer Ätzprozesse negativ beeinflussen kann. Ferner kann in anspruchsvollen Anwendungen teueres Bleimaterial verwendet werden, das eine reduzierte Anzahl radioaktiver Isotrope aufweist, die ansonsten zu unerwünschten Programmierfehlern in empfindlichen Halbleiterelementen, etwa Speicherchips, Mikroprozessoren, und dergleichen beitragen können. Daher kann ein wesentlicher Materialabtrag während nachfolgender nasschemi scher Prozesse zu den Produktionskosten beitragen, da die Materialmenge, die anfänglich während der elektrochemischen Abscheidung des Lothöckers 106 vorgesehen ist, in konventionellen Techniken berücksichtigt werden muss. Wie nachfolgend erläutert ist, kann der Strukturierungsprozess, insbesondere der zweiten Schicht 105b mittels plasmagestützter Trockenätztechniken gemäß der vorliegenden Erfindung die Situation des Materialverlusts der Lothöcker 106 in konventionellen Strukturierungsabläufen merklich entschärfen.
  • Nach der Abscheidung des Lothöckers 106 wird die Lackmaske entfernt und das Bauelement 100 wird einem Strukturierungsprozess 107 unterzogen, der in einer anschaulichen Ausführungsform als ein elektrochemischer Abtragsprozess zum Strukturieren der ersten Schicht 105a bei Anwesenheit des Lothöckers 106 gestaltet ist. Beispielsweise kann die erste Schicht 105a, die zwei oder mehrere Teilschichten aufweisen kann, aus Kupfer, Chrom oder einer Mischung davon hergestellt sein, für die gut erprobte elektrochemische Ätzprozesse im Stand der Technik bekannt sind. Zu diesem Zweck kann das Bauelement 100 mit einer geeigneten Elektrolytlösung in Kontakt gebracht werden, die zusätzlich zu anderen Inhaltsstoffen und Additiven geeignete Metallsulfationen der ersten Schicht 105a aufweist, um damit einen Stromfluss zwischen den freigelegten Bereichen der ersten Schicht 105a, die als eine Anode dienen, zu einer Katode (nicht gezeigt) in Gang zu setzen, während ein Materialabtrag des Lothöckers 106 im Wesentlichen vermieden wird, da dieses Metall weniger edel ist als das Metall der ersten Schicht 105a. In anderen Ausführungsformen kann der Strukturierungsprozess 107 als ein nasschemischer Ätzprozess auf der Grundlage geeigneter Ätzchemien ausgeführt werden. In noch weiteren Ausführungsformen kann der Strukturierungsprozess 107 plasmagestützte Ätzprozesse beinhalten, die mit einer Chemie ausgeführt werden, die zum Entfernen des Materials oder der Materialien der ersten Schicht 105a geeignet ist.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der der Strukturierungsprozess 107 merkliche Bereiche der ersten Schicht 105a von freigelegten Bereichen des Bauelements 100 entfernt hat, wobei auch, abhängig von dem Prozess 107, entsprechende Unterätzbereiche 105u als Lücke zwischen der zweiten Schicht 105b und dem Lothöcker 106 an dessen Rand gebildet sind. Ferner können sich während des Strukturierungsprozesses 107 Kontaminationsstoffe in Form von Teilchen und dergleichen ausbilden oder auf der Schicht 105a und/oder 105b abscheiden, abhängig von dem Verlauf des Strukturierungsprozesses 107. Wie in 1b gezeigt ist, sind die freigelegten Bereiche der ersten Schicht 105a im Wesentlichen abgetragen, wobei Teilchen 109 sich auf Bereichen der freigelegten zweiten Schicht 105b ausgebildet oder darauf abgeschieden haben können. Die Teilchen 109, die beispielsweise aus Blei oder Zinn aufgebaut sind, und die typischerweise auf der zweiten Schicht 105b nach Abschluss der Strukturierung der ersten Schicht 105a verbleiben, können eine abschattende Wirkung in dem nachfolgenden Trockenätzprozess ausüben. Da das Entfernen dieser Teilchen 109 nicht in effizienter Weise mittels der plasmabasierten Ätzchemie des nachfolgenden Trockenätzstrukturierungsprozesses zum Strukturieren der zweiten Schicht 105b erreicht werden kann, wird ein zusätzlicher Reinigungsprozess 110 ausgeführt, um die Teilchen 109 zu entfernen oder zumindest deren Anzahl deutlich zu reduzieren. Ansonsten könnte der Isolierabstand zwischen benachbarten Lothöckern 106 verringert werden, wodurch die Wahrscheinlichkeit eines Kurzschlusses zwischen den Höckern und eines Funktionsausfalls des Bauelements 100 größer wird. Ferner können die Teilchen 109 die Haftung eines Unterfütterungsmaterials mit der Passivierungsschicht 103 negativ beeinflussen, wenn das Bauelement 100 mit einem entsprechenden Trägersubstrat auf der Grundlage der Lothöcker 106 verbunden wird und der verbleibende Raum im Wesentlichen mit dem Unterfütterungsmaterial aufgefüllt wird. Eine reduzierte Haftung des entsprechenden Unterfütterungsmaterials zu der darunter liegenden Passivierungsschicht 103 kann jedoch zu Ermüdungsrissen der Lothöcker 106 führen und daher zu funktionellen Ausfällen des Bauelements 100 beitragen. Des weiteren können sich, wie in 1b gezeigt ist, die Unterätzbereiche 105u während des Strukturierungsprozesses 107 auf Grund der isotropen Natur des beispielsweise elektrochemischen Ätzprozesses ausgebildet haben, so dass Reste, etwa die Teilchen 109 auf der zweiten Schicht 105b in dieser Lücke als ein zusätzlicher Benetzungsbereich für das Lothöckermaterial während des Widerverflüssigungsprozesses dienen können, wenn der Höcker 106 in eine entsprechende Lotkugel umgewandelt wird, wobei die erste Schicht 105a, d. h. der nicht entfernte Bereich davon als eine Benetzungsschicht dient, die im Wesentlichen die endgültigen Abmessungen der zu bildenden Lotkugel bestimmt. Somit können Reste in den Unterätzbereich 105u zu einer Ungleichförmigkeit und damit einer nicht runden Form der entsprechenden Lotkugeln führen, wodurch die Ebenheit und damit die Höhenverteilung der Lothöcker innerhalb eines entsprechenden Chipgebiets und über das gesamte Substrat 101 hinweg beeinträchtigt werden kann. Eine merkliche Ungleichförmigkeit der Höhe der Lotkugeln kann zu einem reduzierten Kontakt zu der entsprechenden Anschlussfläche des Trägersubstrats führen, oder eine Lotkugel mit geringerer Höhe kann unter Umständen gar keinen Kontakt zu der entsprechenden Anschlussfläche besitzen.
  • Folglich ist der Reinigungsprozess 110 so gestaltet, um in effizienter Weise die Teilchen 109 zu entfernen oder deren Anzahl zumindest deutlich zu reduzieren. Zu diesem Zwecke umfasst in einer anschaulichen Ausführungsform der Reinigungsprozess 110 einen oder mehrere Teilschritte, die während des Strukturierungsprozesses 107 oder am Ende davon als ein in-situ-Reinigungsverfahren ausgeführt werden. Beispielsweise ist in anschaulichen Ausführungsformen der Strukturierungsprozess 107 als ein elektrochemischer Ätzprozess vorgesehen und der Strukturierungsprozess 107 kann dann entsprechend so modifiziert werden, um einen schnellen Wischvorgang über die Substratoberfläche hinweg durch entsprechende Mittel zu beinhalten, wie sie typischerweise in konventionellen Elektroplattierungs- und Elektroätzanlagen, etwa Bürsten, und dergleichen, vorgesehen sind. Der schnelle Wischvorgang kann ausgeführt werden, während der Strom des elektrochemischen Ätzprozesses zum Entfernen von Material der ersten Schicht 105a aufrecht erhalten wird. Des weiteren können ein oder mehrere Wischvorgänge ausgeführt werden, wobei der Stromfluss unterbrochen ist, wodurch die Teilchen 109 effizient entfernt werden, die sich zwischen benachbarten Lothöckern 106 abgeschieden haben können. In einer anschaulichen Ausführungsform wird zusätzlich oder alternativ mindestens ein weiterer Reinigungsschritt ausgeführt, in welchem deionisiertes Wasser mit einem geeignet hohen Druck auf das Bauelement 100 gerichtet wird, um damit weiter die Effizienz des Reinigungsprozesses 110 zu verbessern. Es sollte beachtet werden, dass andere Reinigungsschritte, etwa ein Bürsten oder Wischen über die freigelegte Oberfläche des Bauelements 100 in Anwesenheit einer geeigneten Flüssigkeit, etwa deionisiertem Wasser, und dergleichen, durchgeführt werden können. Das Zuführen von deionisiertem Wasser kann mittels einer geeigneten Einrichtung ausgeführt werden, die eine geeignet gestaltete Anordnung aus Düsen aufweist, um damit die Teilchen 109 in äußerst effizienter Weise zu lockern und/oder zu entfernen. In einer anschaulichen Ausführungsform umfasst der Reinigungsprozess 110 einen oder mehrere Reinigungsschritte, die in in-situ mit dem Strukturierungsprozess 107 ausgeführt werden, etwa die Wischvorgänge mit und ohne Strom, und wobei auch ein oder mehrere Reinigungsschritte vorgesehen sind, etwa das Verfahren mit dem unter Druck stehenden deionisiertem Wasser, das in einer separaten Prozessanlage ausgeführt werden kann.
  • 1c zeigt schematisch das Halbleiterbauelement 100 während eines separaten Reinigungsschritts des Reinigungsprozesses 110, während dem deionisiertes Wasser den freigelegten Oberflächenbereichen des Bauelements 100 zugeführt wird. In dieser Fertigungs phase wird eine Spülung 110a mit unter hohem Druck stehenden deionisiertem Wasser durchgeführt, so dass in Verbindung mit vorhergehenden Reinigungsschritten, die optional ausgeführt worden sind, beispielsweise während des vorhergehenden Strukturierungsprozesses 107, die Teilchen 109 im Wesentlichen entfernt werden, wodurch das Bauelement 100 für den plasmabasierten Strukturierungsprozess der zweiten Schicht 105b vorbereitet ist.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase, d. h. während des Strukturierens der zweiten Schicht 105b. In dieser Fertigungsphase wird das Bauelement 100 einem Trockenätzprozess 111 unterzogen, der so gestaltet ist, dass Material der zweiten Schicht 105b, das in einer anschaulichen Ausführungsform aus Titan und Wolfram aufgebaut ist, in effizienter Weise abgetragen wird, während in anderen Ausführungsformen andere Materialmischungen verwendet werden können, wie dies zuvor spezifiziert ist. Der plasmabasierte Ätzprozess 111 kann auf der Grundlage einer fluorenthaltenden Chemie ausgeführt werden, wobei Vorstufengase, etwa SF6, CF4, CHF3, NF3 und dergleichen verwendet werden können, um die entsprechende chemische Komponente des Ätzprozesses 111 zur Reaktion mit dem Material der zweiten Schicht 105b bereitzustellen. In einer anschaulichen Ausführungsform wird die Ätzatmosphäre des Prozesses 111 so hergestellt, dass diese auch eine physikalische Komponente aufweist, d. h. eine Komponente, die mit dem Material der Schicht 105b und/oder den Nebenprodukten der chemischen Reaktion der fluorbasierten Chemie im Wesentlichen durch Ionenbeschuss und Sputter-Wirkungen in Wechselwirkung tritt, wodurch im Wesentlichen eine Selbstpassivierung der zweiten Schicht 105b vermieden wird, die auftreten könnte, wenn lediglich die chemische Komponente, d. h. die fluorbasierte Chemie, in dem Strukturierungsprozess 111 verwendet würde. In einer anschaulichen Ausführungsform wird Sauerstoff der reaktiven Fluor-basierten Atmosphäre zugesetzt, um die physikalische Komponente des Strukturierungsprozesses 111 bereitzustellen. Z. B. kann eine geeignete Umgebung für den Strukturierungsprozess 111 in einer geeigneten konventionellen Ätzanlage eingerichtet werden, in der Sauerstoff und Fluor-basierte Vorstufenmaterialien verwendet werden, etwas eines der zuvor angegebenen Gase, wobei Durchflussraten von ungefähr 5 bis 200 sccm bzw. 100 bis 300 sccm mit einem Trägergas, etwa Wasserstoff, Stickstoff und dergleichen mit einer Durchflussrate von ungefähr 700 bis 1500 sccm angewendet werden. Ferner kann eine Radiofrequenz-Leistung von ungefähr 300 bis 2000 Watt für einen standardmäßigen Prozess angewendet werden, wobei eine Temperatur des Substrats 101 bei ungefähr 100 bis 300° C gehalten werden kann und ein Gesamtdruck der Ätzatmosphäre im Bereich von ungefähr 0,1 bis 5,0 Torr liegt. Es können jedoch andere Prozessparameter auf der Grundlage der obigen Lehre in Abhängigkeit von der speziellen Materialzusammensetzung der zweiten Schicht 105b ermittelt werden.
  • Es sollte beachtet werden, dass der plasmabasierte Strukturierungsprozess 111 deutlich weniger von der Musterdichte und der geometrischen Anordnung der Lothöcker 109 im Vergleich zu konventionellen nasschemischen Prozessen zur Strukturierung der zweiten Schicht 105b abhängt. Folglich kann ein hohes Maß an Gleichförmigkeit über das Substrat hinweg des Prozesses 111 beim Entfernen der Schicht 105 erreicht werden, wodurch die Einschränkungen im Hinblick auf die Gestaltung der Kontaktschicht 108 und im Hinblick auf die Anordnung, d. h. den Abstand in der X- und Y-Richtung der gesamten Chipgebiete, die auf dem Substrat 101 ausgebildet sind, verringert werden, wie dies detaillierter mit Bezug zu 1e erläutert ist. Auf Grund der moderat hohen Richtungsabhängigkeit des plasmabasierten Strukturierungsprozesses 111 wird eine hohe Ätzspurtreue erreicht und die zweite Schicht 105b wird so strukturiert, dass diese im Wesentlichen dem Lothöcker 109 entspricht, der als eine Ätzmaske dient, wodurch ein unerwünschtes Unterätzen des Lothöckers 109 vermieden wird. Des weiteren zeigt der Strukturierungsprozess 111 eine deutlich reduzierte Abtragsrate für Material des Lothöckers 109, da, wie zuvor mit Bezugnahme zu dem Reinigungsprozess 110 dargelegt ist, die Fluor-basierte Chemie nicht in effizienter Weise Lotmaterial auf Blei- und Zinnbasis entfernt. Somit kann die Höhengleichförmigkeit der Lothöcker 106 nach dem Wiederverflüssigen im Vergleich zu konventionellen Verfahren verbessert werden, wodurch die Zuverlässigkeit und die Produktionsausbeute der Bauelemente 100 verbessert wird.
  • In der abschließenden Phase des Strukturierungsprozesses 111 wird die Passivierungsschicht 103 zunehmend freigelegt, wobei die von der Passivierungsschicht 103 freigesetzten Nebenprodukte zunehmend in der Abscheideatmosphäre des Prozesses 111 auftreten. In einer anschaulichen Ausführungsform ist die Passivierungsschicht 103 aus Polyimid aufgebaut, das zur Erzeugung flüchtiger Komponenten, etwa Zyanid (Cn) beiträgt, die als ein effizienter Endpunkterkennungsindikator verwendet werden kann, da angeregte Zyanidmoleküle eine ausgeprägte Emissionswellenlänge bei 386/388 nm aufweisen. Diese Wellenlängen können in effizienter Weise durch ein optisches Endpunkterkennungssystem (nicht gezeigt), wie es typischerweise in konventionellen Ätzanlagen vorgesehen ist, erfasst und überwacht werden. Folglich kann der Strukturierungsprozess 111 auf der Grundlage eines Endpunkterkennungssignals, das von Zyanid-Molekülen gewonnen wird, gestoppt werden, wodurch eine unerwünschte Materialabtragung der Passivierungsschicht 103 im Wesentlichen vermieden werden kann. In anderen Ausführungsformen kann ein anderes Material, etwa Benzozyklobuten für die Passivierungsschicht 103 verwendet werden, so dass andere optische Wellenlängen für ein geeignetes Endpunkerkennungssignal ermittelt werden können. Entsprechende optische Endpunkterkennungssignale können auf der Grundlage von Testdurchläufen ermittelt werden, wobei ein oder mehrere Materialschichten durch den Prozess 111 geätzt werden, und es kann eine gewisse Bandbreite optischer Signale, die Wellenlängen in Infrarot- und Ultraviolettbereich beinhalten kann, überwacht werden, um davon eine oder mehrere geeignete individuelle Wellenlänge zu erkennen oder einen geeigneten Wellenlängenbereich zu erkennen. In anderen Ausführungsformen kann ein spezielles Wellenlängengebiet, etwa ein Gebiet von ungefähr 500 bis 800 nm, während des Prozesses 111 überwacht werden, wobei ein signifikanter Abfall der Intensität in diesem Wellenlängenbereich das zunehmende Freilegen der Passivierungsschicht 103 andeutet. In anderen Fällen können ausgeprägte Linien innerhalb des zuvor spezifizierten Wellenlängenbereichs erkannt und überwacht werden, um in zuverlässiger Weise einen signifikanten Intensitätsabfall zu erkennen, der dann ausgenutzt werden kann, um ein geeignetes Ende des Strukturierungsprozesses 111 zu bestimmen.
  • Wie in 1d gezeigt ist, kann während und nach dem Prozess 111 eine Schicht oder Bereiche aus Kohlenstoffabsonderungen 112 auf freigelegten Bereichen der Passivierungsschicht 103 gebildet werden.
  • 1e zeigt schematisch das Halbleiterbauelement 100 während einer Plasmabehandlung 113 zum Entfernen der Kohlenstoffablagerungen 112. Die Plasmabehandlung 113 kann als eine sauerstoffbasierte Plasmabehandlung vorgesehen sein, die auf Prozessrezepten basieren kann, wie sie in konventionellen Prozessabläufen zum Entfernen von Kohlenstoffablagerungen nach der nasschemischen Strukturierung einer Titan/Wolfram-Höckerunterseitenmetallisierungsschicht eingesetzt werden. In einer anschaulichen Ausführungsform kann die Plasmabehandlung 113 mit dem Strukturierungsprozess 111 so kombiniert werden, dass diese beiden Prozessschritte in-situ ausgeführt werden, wobei nach dem Erkennen und Bestimmen des Endpunkts des Strukturierungsprozesses 111 die entsprechende Ätzatmosphäre so modifiziert wird, dass diese die Atmosphäre der Plasmabehand lung 113 repräsentiert. D. h. nachdem der Endpunkt des Strukturierungsprozesses 111 bestimmt ist, wird die Zufuhr jener Vorstufengase, die nicht mehr benötigt werden, beendet, während andere Gase, etwa Sauerstoff und Trägergase zusammen mit einer geeigneten Radiofrequenzleistung bereitgestellt werden. Des weiteren können andere Prozessparameter, etwa die Substrattemperatur, der Druck, und dergleichen so eingestellt werden, dass in zuverlässiger Weise die Kohlenstoffablagerungen 121 entfernt werden, wobei ein unerwünschter Materialabtrag an dem Lothöcker 106 und der Passivierungsschicht 103 vermieden wird. Zu diesem Zweck kann in einer anschaulichen Ausführungsform eine weitere Endpunkterkennung eingebaut werden, um in zuverlässiger Weise einen geeigneten Punkt zum Unterbrechen der Plasmabehandlung 113 zu erkennen. Beispielsweise können eine oder mehrere ausgeprägte Emissionswellenlängen von Kohlenmonoxid und Kohlendioxid benutzt werden, um das Ende der Plasmabehandlung 113 zu identifizieren. Z. B. wird Kohlenstoffoxid während einer Sauerstoffplasmabehandlung gebildet, solange Kohlenstoffablagerungen in effizienter Weise von den freigelegten Bereichen des Bauelements 100 entfernt werden. Nach einem deutlichen Abfall der Intensität einer oder mehrerer spezieller Wellenlängen kann ein geeigneter Zeitpunkt zur Beendigung der Plasmabehandlung 113 ausgewählt werden. In anderen Fällen können jedoch andere flüchtige Materialien erkannt werden, die eine effiziente optische Endpunkterfassung der Plasmabehandlung 113 ermöglichen. Z. b. können andere flüchtige Nebenprodukte, die während des Beschusses mit Sauerstoff oder anderen Ionengattungen zum effzienten Entfernen der Kohlenstoffablagerung 112 erzeugt werden, auf der Grundlage einer entsprechenden Emissionslinie identifiziert werden, die dann als ein geeignetes Endpunkterkennungssignal verwendet werden kann. Entsprechende Endpunkterkennungssignale können auf der Grundlage von Testdurchläufen ermittelt werden, die mit unterschiedlichen Materialien für die Passivierungsschicht 103 und/oder für unterschiedliche Prozessbedingungen der Plasmabehandlung 113 durchgeführt werden.
  • In 1f ist das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase gezeigt. Hier ist das Bauelement 100 einem weiteren Reinigungsprozess 114 ausgesetzt, der so gestaltet ist, dass Reste von dem vorhergehenden Strukturierungsprozess 111, der mit einer Fluor-basierten Chemie ausgeführt wurde, entfernt werden. Zu diesem Zweck kann das Bauelement 100 mit einer geeigneten nasschemischen Chemie, etwa einer wässrigen Säure, und dergleichen, gespült werden, wobei der Prozess 114 in einer anschaulichen Ausführungsform als ein in-situ-Prozess in einer Nasschemieprozesskammer einer geeigneten konventionellen Prozessanlage ausgeführt wird, während in anderen Ausführungsformen eine entsprechende Prozesssequenz in einer Aufsprüh- oder Eintauchanlage zum Aufbringen einer oder mehrerer geeigneter Chemikalien ausgeführt wird, wobei ein oder mehrere Spülschritte ausgeführt werden können.
  • Danach kann die weitere Bearbeitung in konventioneller Weise fortgesetzt werden, d. h. bei Bedarf kann der Lothöcker 106 mittels Wiederverflüssigen des Lotmaterials in eine Lotkugel gebildet werden, wobei das Material des Lothöckers 106 sich durch Oberflächenspannung auf der ersten Schicht 105a zurückziehen kann, die wiederum eine Verbindung oder eine Legierung mit dem verflüssigten Lotmaterial bilden kann. Da der vorhergehende Strukturierungsprozess, d. h. insbesondere der plasmabasierte Strukturierungsprozess 111, eine deutlich reduzierte Abtragsrate für das Material des Lothöckers 106 aufweist, können die Produktionskosten deutlich reduziert werden, insbesondere, wenn ein äußerst teures strahlungsarmes Blei verwendet wird, während andererseits eine verbesserte Höhengleichförmigkeit der resultierenden Lothöcker erreicht werden kann.
  • 1g zeigt schematisch eine Draufsicht des Substrats 101, das eine Vielzahl an Chipgebieten 120 aufweist, wovon jedes ein oder mehrere Halbleiterbauelemente 100 enthalten kann, deren Herstellung mit Bezug zu den 1a bis 1f beschrieben ist. Somit besitzen die Chipgebiete 120, die in einem gitterartigen Feld angeordnet und in der X-Richtung und in der Y-Richtung mit entsprechenden Abständen zu den benachbarten Chipgebieten 120 ausgerichtet sind, jeweils eine Vielzahl von Lothöckern 106. Die mehren Lothöcker 106 können auf jedem der Chipgebiete 120 entsprechend bauteilspezifischen Erfordernissen angeordnet sein anstatt entsprechend den Rahmenbedingungen, wie sie durch einen nasschemischen Strukturierungsprozess vorgegeben sind, wie dies in der zuvor beschriebenen konventionellen Technik der Fall ist. Wie zuvor erläutert ist, ist der plasmabasierte Strukturierungsprozess 113 im Wesentlichen von der Art des für die Anordnung der mehreren Lothöcker 106 verwendeten Musters unabhängig und ist im Wesentlichen auch von der speziellen Größe und Form der Lothöcker 106 unabhängig. Folglich kann die Anordnung der mehreren Lothöcker 106 auf der Grundlage von Randbedingungen im Hinblick auf elektrische, thermische und mechanische Aspekte ausgewählt werden, so dass eine verbesserte Flexibilität für das Gestalten der Konfiguration der Kontaktschicht 108 erreicht wird. Somit kann ein verbessertes Bauteilverhalten zusätzlich zu einer vergrößerten Entwurfsflexibilität gewonnen werden, da der Entwurfsingenieur die Lothöcker so anordnen kann, dass bei spielsweise das Herausführen von Signalen verbessert und/oder die Wärmeableitung in Bereichen mit hoher Schaltungsaktivität erhöht ist, indem beispielsweise eine erhöhte Dichte an Lothöckern vorgesehen wird, und dergleichen. Des weiteren kann ein Abstand zwischen den einzelnen Chipgebieten 120 in der X- und Y-Richtung auf der Grundlage anderer Bauteil- und Prozesserfordernisse eingestellt werden, wodurch möglicherweise die Anzahl der Chips pro Substrat vergrößert werden kann.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik zum Strukturieren eines Höckerunterseitenmetallisierungsschichtstapels bereit, wobei mindestens die Schicht, die mit der Passivierungsschicht in Berührung ist, mittels eines Trockenätzprozesses strukturiert wird, wodurch viele der Probleme vermieden werden, die mit äußerst komplexen nasschemischen Ätzprozessen zum Strukturieren einer entsprechenden Höckerunterseitenmetallisierungsschicht einhergehen. In anschaulichen Ausführungsformen wird diese Schicht häufig als eine Titan/Wolfram-Schicht bereitgestellt, die einen äußerst komplexen nasschemischen Ätzprozess erfordern kann, der zu erhöhten Produktionskosten und einer moderaten Ausbeute auf Grund der Ätzreste, etwa unverbundene Titan/Wolfram-Ringe als Folge des konventionellen nasschemischen Ätzprozesses führen, was wiederum zu einer reduzierten Höhengleichförmigkeit der Lotkugeln führen kann. Der plasmabasierte Strukturierungsprozess für die letzte Höckerunterseitenmetallisierungsschicht zeigt eine deutlich reduzierte Abhängigkeit von der Musterdichte und der Höckergröße, wodurch eine erhöhte Entwurfsflexibilität ermöglicht wird, um damit in effizienterer Weise bauteilspezifische Erfordernisse, etwa elektrische, thermische und mechanische Eigenschaften der Lothöcker zu berücksichtigen. Andererseits können flächenabhängige Effekte des plasmabasierten Ätzprozesses, etwa die Menge des freigelegten Titan/Wolfram-Materials oder eines anderen Materials der letzten Höckerunterseitenmetallisierungsschicht einfach berücksichtigt werden, indem entsprechend das plasmabasierte Ätzrezept angepasst wird, indem z. B. die Gesamtprozesszeit entsprechend eingestellt wird, wobei äußerst effiziente Endpunkterkennungsprozeduren angewendet werden können, um in zuverlässiger Weise den plasmabasierten Strukturierungsprozess zu beenden. Somit können deutliche Kosteneinsparungen im Hinblick auf die Chemikalien erreicht werden, die konventioneller Weise für einen äußerst komplexen nasschemischen Ätzprozess erforderlich sind, wobei ein geringerer Aufwand im Hinblick auf analytische Verfahren erforderlich ist, die für gewöhnlich beim Steuern und Überwachen der konventionellen Ätzprozesse beteiligt sind. Des weiteren wird im Allgemeinen eine reduzierte Prozesszeit durch Anwendung des plasmabasierten Strukturie rungsprozesses erreicht. Des weiteren können die Lothöcker im Allgemeinen präziser hergestellt werden auf Grund einer Reduzierung der Ätzratenvariationen, die in konventionellen Techniken von der Höckerkonfiguration und der Höckergröße abhängen können, wodurch schließlich eine besser gesteuerte Haftung der Lotkugeln in Bezug auf die Chipfläche erhalten werden kann. Da ferner der plasmabasierte Strukturierungsprozess im Wesentlichen unabhängig ist von der Höckergröße, der Anordnung und dem Höckerabstand kann eine weitere Größenreduzierung der Bauteile erreicht werden, wobei der Höckerabstand sowie die Höckergröße so reduziert werden können, wie dies für künftige Bauteilgenerationen geeignet ist.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise dese Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (34)

  1. Verfahren mit: Strukturieren einer ersten Schicht eines Höckerunterseitenmetallisierungsschichtstapels durch einen elektrochemischen Ätzprozess in Anwesenheit mehrerer Höcker, die auf dem Höckerunterseitenmetallisierungsschichtstapel gebildet sind; und Strukturieren einer zweiten Schicht des Höckerunterseitenmetallisierungsschichtstapels durch einen Trockenätzprozess.
  2. Verfahren nach Anspruch 1, das ferner Reinigen der zweiten Schicht vor dem Strukturieren der zweiten Schicht umfasst.
  3. Verfahren nach Anspruch 2, wobei Reinigen der zweiten Schicht Entfernen von Teilchen von der zweiten Schicht umfasst.
  4. Verfahren nach Anspruch 3, wobei Reinigen der zweiten Schicht mindestens einen ersten Reinigungsprozess und einen zweiten Reinigungsprozess umfasst.
  5. Verfahren nach Anspruch 4, wobei der erste Reinigungsprozess während des elektrochemischen Prozesses ausgeführt wird.
  6. Verfahren nach Anspruch 5, wobei der zweite Reinigungsprozess einen Nassreinigungsprozess umfasst, der nach dem elektrochemischen Ätzprozess ausgeführt wird.
  7. Verfahren nach Anspruch 1, wobei Strukturieren der zweiten Schicht umfasst: Einrichten einer Plasmaumgebung mit einer chemisch reaktiven Komponente und einer physikalischen Komponente zum Beschießen der zweiten Schicht.
  8. Verfahren nach Anspruch 7, wobei die Plasmaumgebung Fluor und Sauerstoff als eine chemische reaktive bzw. eine physikalische Komponente aufweist.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Ausführen eines Plasmareinigungsprozesses nach dem Strukturieren der zweiten Schicht, um Kohlenstoffreste von einer Passivierungsschicht zu enffernten, die unter dem Höckerseitenmetallisierungsschichtstapel liegt.
  10. Verfahren nach Anspruch 9, wobei der Plasmareinigungsprozess in-situ zu dem Trockenätzprozess zum Strukturieren der zweiten Schicht ausgeführt wird.
  11. Verfahren nach Anspruch 1, das ferner umfasst: Ausführen eines abschließenden nasschemischen Reinigungsprozesses zum Entfernen von Nebenprodukten des vorhergehenden Trockenätzprozesses.
  12. Verfahren nach Anspruch 1, wobei die zweite Schicht Titan und Wolfram aufweist.
  13. Verfahren nach Anspruch 1, wobei die zweite Schicht wenigstens eines der folgenden Materialien aufweist: Titan, Tantal, Wolfram, Legierungen davon, Stickstoffverbindungen davon, Siliziumverbindungen davon und Stickstoff/Silizium-Verbindungen davon.
  14. Verfahren nach Anspruch 1, wobei die erste Schicht Kupfer und/oder Chrom aufweist.
  15. Verfahren nach Anspruch 1, das ferner optisches Erfassen eines Endpunkts des Trockenätzprozesses umfasst.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Bestimmen einer geeigneten Überwachungswellenlänge mindestens einer flüchtigen Komponente, die beim Ätzen in eine darunter liegende Passivierungsschicht gebildet wird.
  17. Verfahren nach Anspruch 9, das ferner optisches Erfassen eines Endpunkts des Plasmareinigungsprozesses umfasst.
  18. Verfahren mit: Bereitstellen eines Substrats mit einem darauf ausgebildeten Höckerunterseitenmetallisierungsschichtstapels mit mindestens einer ersten und einer zweiten Schicht und mehreren Höckern, die über dem Höckerunterseitenmetallisierungsschichtstapel gebildet sind; Strukturieren des Höckerunterseitenmetallisierungsschichtstapels, um die zweite Schicht freizulegen; Reinigen der freigelegten zweiten Schicht; und Trockenätzen der freigelegten zweiten Schicht, wobei die Höcker als eine Ätzmaske verwendet werden.
  19. Verfahren nach Anspruch 18, wobei Strukturieren der ersten Schicht Ätzen der ersten Schicht mittels eines elektrochemischen Ätzprozesses umfasst.
  20. Verfahren nach Anspruch 18, wobei Reinigen der zweiten Schicht Entfernen von Teilchen von der zweiten Schicht umfasst.
  21. Verfahren nach Anspruch 20, wobei Reinigen der zweiten Schicht mindestens einen ersten Reinigungsprozess und einen zweiten Reinigungsprozess umfasst.
  22. Verfahren nach Anspruch 21, wobei der erste Reinigungsprozess während des Strukturierens der ersten Schicht ausgeführt wird.
  23. Verfahren nach Anspruch 22, wobei der zweite Reinigungsprozess einen Nassreinigungsprozess umfasst, der nach dem Strukturieren der ersten Schicht ausgeführt wird.
  24. Verfahren nach Anspruch 18, wobei Strukturieren der zweiten Schicht umfasst: Einrichten einer Plasmaumgebung mit einer chemisch reaktiven Komponente und einer physikalischen Komponente zum Beschießen der zweiten Schicht.
  25. Verfahren nach Anspruch 24, wobei die Plasmaumgebung Fluor bzw. Sauerstoff als eine chemisch reaktive bzw. eine physikalische Komponente aufweist.
  26. Verfahren nach Anspruch 18, das ferner umfasst: Ausführen eines Plasmareinigungsprozesses nach dem Trockenätzen der zweiten Schicht, um Kohlenstoffreste von einer Passivierungsschicht zu entfernen, die unter dem Höckerunterseitenmetallisierungsschichtstapel liegt.
  27. Verfahren nach Anspruch 26, wobei der Plasmareinigungsprozess in-situ mit dem Trockenätzen der zweiten Schicht ausgeführt wird.
  28. Verfahren nach Anspruch 18, das ferner Ausführen eines abschließenden nasschemischen Reinigungsprozesses zum Entfernen von Nebenprodukten des vorhergehenden Trockenätzprozesses umfasst.
  29. Verfahren nach Anspruch 18, wobei die zweite Schicht Titan und Wolfram aufweist.
  30. Verfahren nach Anspruch 18, wobei die zweite Schicht mindestens eines der folgenden Materialien umfasst: Titan, Tantal, Wolfram, Legierungen davon, Stickstoffverbindungen davon, Siliziumverbindungen davon und Stickstoff/Silizium-Verbindungen davon.
  31. Verfahren nach Anspruch 18, wobei die erste Schicht Kupfer und/oder Chrom aufweist.
  32. Verfahren nach Anspruch 18, das ferner optisches Erfassen eines Endpunkts während des Trockenätzens der zweiten Schicht umfasst.
  33. Verfahren nach Anspruch 32, das ferner umfasst: Bestimmen einer geeigneten Überwachungswellenlänge mindestens einer flüchtigen Komponente, die beim Ätzen in die darunter liegende Passivierungsschicht gebildet wird.
  34. Verfahren nach Anspruch 27, das ferner optisches Erfassen eines Endpunkts des Plasmareinigungsprozesses umfasst.
DE102005035772A 2005-07-29 2005-07-29 Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses Withdrawn DE102005035772A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102005035772A DE102005035772A1 (de) 2005-07-29 2005-07-29 Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
US11/382,135 US7585759B2 (en) 2005-07-29 2006-05-08 Technique for efficiently patterning an underbump metallization layer using a dry etch process
CNB2006800278504A CN100559562C (zh) 2005-07-29 2006-07-20 使用干式刻蚀工艺以有效率地图案化凸块下金属化层的技术
EP06787978A EP1915776B1 (de) 2005-07-29 2006-07-20 Technik zum effizienten strukturieren einer underbump-metallisierungsschicht unter verwendung eines zweistufigen reinigungsverfahrens
PCT/US2006/028194 WO2007015938A2 (en) 2005-07-29 2006-07-20 Method for patterning an underbump metallizattion layer using a dry etc process
JP2008523978A JP2009503852A (ja) 2005-07-29 2006-07-20 ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
KR1020087005191A KR101186347B1 (ko) 2005-07-29 2006-07-20 건식 식각 공정을 이용하여 언더범프 금속화 층을효율적으로 패터닝하는 기술
DE602006019266T DE602006019266D1 (de) 2005-07-29 2006-07-20 Technik zum effizienten strukturieren einer underbump-metallisierungsschicht unter verwendung eines zweistufigen reinigungsverfahrens
TW095127694A TWI397957B (zh) 2005-07-29 2006-07-28 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005035772A DE102005035772A1 (de) 2005-07-29 2005-07-29 Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses

Publications (1)

Publication Number Publication Date
DE102005035772A1 true DE102005035772A1 (de) 2007-02-01

Family

ID=37650364

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102005035772A Withdrawn DE102005035772A1 (de) 2005-07-29 2005-07-29 Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
DE602006019266T Active DE602006019266D1 (de) 2005-07-29 2006-07-20 Technik zum effizienten strukturieren einer underbump-metallisierungsschicht unter verwendung eines zweistufigen reinigungsverfahrens

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE602006019266T Active DE602006019266D1 (de) 2005-07-29 2006-07-20 Technik zum effizienten strukturieren einer underbump-metallisierungsschicht unter verwendung eines zweistufigen reinigungsverfahrens

Country Status (8)

Country Link
US (1) US7585759B2 (de)
EP (1) EP1915776B1 (de)
JP (1) JP2009503852A (de)
KR (1) KR101186347B1 (de)
CN (1) CN100559562C (de)
DE (2) DE102005035772A1 (de)
TW (1) TWI397957B (de)
WO (1) WO2007015938A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200735198A (en) * 2006-03-01 2007-09-16 Advanced Semiconductor Eng The method for removing the residual flux
JP2007317979A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
JP2008262953A (ja) * 2007-04-10 2008-10-30 Sharp Corp 半導体装置の製造方法
TWI446843B (zh) * 2007-12-11 2014-07-21 Unimicron Technology Corp 線路板及其製程
US20090200675A1 (en) 2008-02-11 2009-08-13 Thomas Goebel Passivated Copper Chip Pads
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US9773744B2 (en) * 2011-07-12 2017-09-26 Globalfoundries Inc. Solder bump cleaning before reflow
WO2017221807A1 (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 被処理体を処理する方法
EP3729496A4 (de) * 2017-12-19 2021-11-03 INTEL Corporation Barrierematerialien zwischen erhebungen und pads
US10490448B2 (en) * 2017-12-29 2019-11-26 Texas Instruments Incorporated Method of using a sacrificial conductive stack to prevent corrosion
TW201930646A (zh) * 2018-01-05 2019-08-01 頎邦科技股份有限公司 具凸塊結構之半導體裝置及其製造方法
CN110416248B (zh) * 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US11973050B2 (en) 2021-02-02 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an upper conductive structure having multilayer stack to decrease fabrication costs and increase performance
US11990369B2 (en) 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030166330A1 (en) * 2002-03-01 2003-09-04 Ho-Ming Tong Bump fabrication process
US20040013804A1 (en) * 2002-01-12 2004-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for pretreating a substrate prior to electroplating

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1029673A (en) * 1906-05-16 1912-06-18 American Steel & Wire Co Rod-mill.
GB1029673A (en) 1962-08-21 1966-05-18 Nat Res Dev Improvements in or relating to photo-sensitive electronic cells
JPS5826013A (ja) * 1981-08-03 1983-02-16 Oki Electric Ind Co Ltd 窒化シリコン膜のエツチング方法
JPH0562982A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd バンプ電極の製造方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
JPH06232103A (ja) * 1993-02-01 1994-08-19 Fujitsu Ltd 洗浄方法
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
JPH1041283A (ja) 1996-07-23 1998-02-13 Sony Corp エッチングの終点検出方法およびエッチングの終点検出装置
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
TW556293B (en) 2002-02-21 2003-10-01 Advanced Semiconductor Eng Bump process
JP2003347279A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置の製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US6893799B2 (en) 2003-03-06 2005-05-17 International Business Machines Corporation Dual-solder flip-chip solder bump
US20040235299A1 (en) * 2003-05-22 2004-11-25 Axcelis Technologies, Inc. Plasma ashing apparatus and endpoint detection process
JP2004358338A (ja) * 2003-06-04 2004-12-24 Densho Engineering Co Ltd 複合導電精密洗浄方法
US6900142B2 (en) * 2003-07-30 2005-05-31 International Business Machines Corporation Inhibition of tin oxide formation in lead free interconnect formation
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding
AU2003294403A1 (en) 2003-11-18 2005-07-14 International Business Machines Corporation I/o sites for probe test and wire bond
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps
US7229907B2 (en) * 2004-09-15 2007-06-12 Tom Wu Method of forming a damascene structure with integrated planar dielectric layers
DE102005004360A1 (de) * 2005-01-31 2006-08-17 Advanced Micro Devices, Inc., Sunnyvale Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
US7381634B2 (en) * 2005-04-13 2008-06-03 Stats Chippac Ltd. Integrated circuit system for bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013804A1 (en) * 2002-01-12 2004-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for pretreating a substrate prior to electroplating
US20030166330A1 (en) * 2002-03-01 2003-09-04 Ho-Ming Tong Bump fabrication process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Widmann,D. et al.: Springer 1996, ISBN: 3-540- 59357-8, S.187, 190, 264 *

Also Published As

Publication number Publication date
EP1915776A2 (de) 2008-04-30
WO2007015938A3 (en) 2007-03-29
US20070023928A1 (en) 2007-02-01
US7585759B2 (en) 2009-09-08
CN100559562C (zh) 2009-11-11
EP1915776B1 (de) 2010-12-29
KR20080038199A (ko) 2008-05-02
KR101186347B1 (ko) 2012-09-26
CN101248521A (zh) 2008-08-20
JP2009503852A (ja) 2009-01-29
WO2007015938A2 (en) 2007-02-08
TWI397957B (zh) 2013-06-01
TW200713444A (en) 2007-04-01
DE602006019266D1 (de) 2011-02-10

Similar Documents

Publication Publication Date Title
DE102005035772A1 (de) Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
CN102623392A (zh) 半导体器件的制造方法及半导体器件
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102008016427A1 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
US7541275B2 (en) Method for manufacturing an interconnect
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102021114956B4 (de) Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertigungskosten zu senken und leistung zu steigern, sowie verfahren zum bilden eines integrierten chips
US5788869A (en) Methodology for in situ etch stop detection and control of plasma etching process and device design to minimize process chamber contamination
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
US6221752B1 (en) Method of mending erosion of bonding pad
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE102016119676A1 (de) Verfahren und Halbleiterchipvorrichtung
US6967165B2 (en) Method for fabricating multilayer interconnect and method for checking the same
DE102011005642A1 (de) Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht
US6174819B1 (en) Low temperature photoresist removal for rework during metal mask formation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120201