DE102005004360A1 - Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern - Google Patents

Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern Download PDF

Info

Publication number
DE102005004360A1
DE102005004360A1 DE102005004360A DE102005004360A DE102005004360A1 DE 102005004360 A1 DE102005004360 A1 DE 102005004360A1 DE 102005004360 A DE102005004360 A DE 102005004360A DE 102005004360 A DE102005004360 A DE 102005004360A DE 102005004360 A1 DE102005004360 A1 DE 102005004360A1
Authority
DE
Germany
Prior art keywords
solder
layer
solder bumps
substrate
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005004360A
Other languages
English (en)
Inventor
Gotthard Jungnickel
Frank Kuechenmeister
Daniel Richter
Marcel Wieland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005004360A priority Critical patent/DE102005004360A1/de
Priority to US11/204,279 priority patent/US7491556B2/en
Publication of DE102005004360A1 publication Critical patent/DE102005004360A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01007Nitrogen [N]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die vorliegende Erfindung stellt eine neue technologische Lösung zur Herstellung einer Kontaktschicht in einem mikroelektronischen Chip bereit, der mehrere Lothöcker enthält, die direkt mit einem entsprechend gestalteten Trägersubstrat zu verbinden sind. In dem Prozessablauf wird ein Prozess auf Plasmabasis zur Strukturierung der Lothöckerunterseitenmetallisierungsschicht in Verbindung mit Prüfung und Montage des Bauteils angewendet, wodurch ein hohes Maß an Prozessflexibilität und/oder Kostenreduzierung und/oder Bauteilleistung erreicht wird.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Prozessablauf zur Herstellung einer Kontaktschicht mit Lothöckern, die verwendet wird, um Kontaktbereiche zum direkten Anbringen eines geeignet ausgebildeten Gehäuses oder Trägersubstrats an einem Chipbereich, der eine integrierte Schaltung enthält, bereitzustellen.
  • Hintergrund der Erfindung
  • Bei der Herstellung integrierter Schaltungen ist es für gewöhnlich notwendig, einen Chip in ein Gehäuse einzubringen und Anschlussleitungen und Anschlüsse zum Verbinden der Chipschaltung mit der Peripherie bereitzustellen. Bei einigen Techniken zum Einbringen in ein Gehäuse können Chips, Chipgehäuse oder andere geeignete Einheiten mittels Lotkugeln verbinden werden, die aus sogenannten Lothöckern hergestellt werden, die wiederum auf einer entsprechenden Schicht, die hierin im Weiteren als Kontaktschicht bezeichnet wird, mindestens einer der Einheiten beispielsweise auf einer dielektrischen Passivierungsschicht des mikroelektronischen Chips ausgebildet sind. Um den mikroelektronischen Chip mit dem entsprechenden Träger zu verbinden, weisen die Oberflächen zweier entsprechender Einheiten, die zu verbinden sind, d. h. eines Mikrochips, der beispielsweise mehrere integrierte Schaltungen aufweist, und eines entsprechenden Gehäuses, darauf ausgebildet adäquate Kontaktflächenanordnungen auf, um die beiden Einheiten nach dem erneuten Verflüsigen der Lothöcker, die zumindest auf einer der Einheiten vorgesehen sind, beispielsweise auf dem mikroelektronischen Chip, elektrisch zu verbinden. Gemäß anderer Techniken sind Lothöcker herzustellen, die mit entsprechenden Verdrahtungen zu verbinden sind, oder die Lothöcker können mit entsprechenden Kontaktflächenbereichen eines weiteren Substrats, das als eine Wärmesenke dient, in Kontakt gebracht werden. Folglich kann es notwendig sein, eine große Anzahl an Lothöckern herzustellen, die über die gesamte Chipfläche verteilt sein können, wodurch beispielsweise die I/O-Kapazität bereitgestellt wird, die für moderne mikroelektronische Chips erforderlich ist, die für gewöhnlich eine komplexe Schaltung, etwa Mikroprozessoren, Speicherschaltungen und dergleichen enthalten und/oder mehrere integrierte Schaltungen aufweisen, die ein vollständiges komplexes Schaltungssystem bilden.
  • Um Hunderte oder Tausende mechanisch gut befestigter Lothöcker auf entsprechenden Kontaktflächen vorzusehen, erfordert das Befestigungsverfahren der Lothöcker eine sorgsame Gestaltung, da das gesamte Bauteil bei einem Ausfall lediglich einer der Lothöcker unter Umständen nicht mehr gebrauchsfähig ist. Daher werden eine oder mehrere sorgfältig ausgewählte Schichten im Allgemeinen zwischen den Lothöckern und dem darunter liegenden Substrat oder der Scheibe, auf welcher die Kontaktflächenanordnung enthalten ist, angeordnet. Zu der wichtigen Rolle, die diese Zwischenschicht, die im Weiteren auch als Unterseitenlothöckermetallisierungsschicht bezeichnet wird, einnehmen kann, um eine ausreichende mechanische Haftung des Lothöckers mit der darunter liegenden Kontaktfläche und dem umgebenden Passivierungsmaterial zu erreichen, muss die Lothöckerunterseitenmetallisierung weitere Erfordernisse hinsichtlich den Diffusionseigenschaften und der Stromleitfähigkeit erfüllen. Hinsichtlich dem zuerst genannten Aspekt müssen die Lothöckerunterseitenmetallisierungsschichten eine ausreichende Diffusionsbarriere bereitstellen, um zu verhindern, dass das Lotmaterial, das häufig eine Mischung aus Blei (Pb) und Zinn (Sn) ist, die weiter unten liegende Metallisierungsschichten des Chips angreifen und dabei deren Funktion zerstören oder negativ beeinflussen. Ferner muss das Wandern von Lotmaterial, etwa von Blei, zu anderen empfindlichen Bauteilgebieten, beispielsweise in das Dielektrikum, in welchem ein radioaktiver Zerfall von Blei auch deutlich das Bauteilverhalten beeinflussen kann, in äußerst effizienter Weise durch die Lothöckerunterseitenmetallisierung unterdrückt werden. Hinsichtlich der Stromleitfähigkeit muss die Lothöckerunterseitenmetallisierung, die als eine Verbindung zwischen den Lothöckern und der darunter liegenden Metallisierungsschicht des Chips dient, eine Dicke und einen spezifischen Widerstand aufweisen, die nicht in ungeeigneter Weise den Gesamtwiderstand des Systems aus Metallisierungsfläche/Lothöcker vergrößert. Zudem dient die Lothöckerunterseitenmetallisierung als eine Stromverteilungsschicht während des Elektroplattierens des Lothöckermaterials. Elektroplattieren ist gegenwärtig die bevorzugte Abscheidetechnik, da die physikalische Dampfabscheidung des Lothöckermaterials, das gegenwärtig auch im Stand der Technik eingesetzt wird, eine komplexe Maskentechnologie erfordert, um Fehljustierungen auf Grund der thermischen Ausdehnung der Maske beim Kontakt mit den heißen Metalldämpfen zu vermeiden. Des weiteren ist es äußerst schwierig, die Metallmaske nach Beendigung des Abscheideprozesses ohne Beschädigung der Lotflächen zu entfernen, insbesondere wenn große Scheiben verarbeitet werden oder wenn der Abstand zwischen benachbarten Lotflächen klein ist.
  • Obwohl eine Maske auch bei dem Elektroplattierungsabscheideverfahren verwendet wird, unterscheidet sich diese Technik von dem Verdampfungsverfahren dahingehend, dass die Maske unter Verwendung von Photolithographie erzeugt wird, um damit die oben genannten Probleme, die durch die physikalischen Dampfabscheidetechniken hervorgerufen werden, zu vermeiden. Das Elektroplattieren erfordert jedoch eine zusammenhängende und gleichförmige Stromverteilungsschicht, die auf dem Substrat aufgebracht ist, das ansonsten im Wesentlichen isolierend ist, mit Ausnahme der Kontaktflächen, auf denen die Lothöcker zu bilden sind. Somit muss die Lothöckerunterseitenmetallisierung auch strikt festgelegte Anforderungen im Hinblick auf eine gleichförmige Stromverteilung erfüllen, da Ungleichförmigkeiten während des Plattierungsprozesses die schließlich erhaltene Konfiguration der Lothöcker und nach dem erneuten Verflüssigen der Lothöcker die sich ergebenden Lotkugeln beispielsweise in Hinsicht auf Ungleichförmigkeiten in der Höhe beeinflussen können, was sich wiederum in entsprechenden Schwankungen der schließlich erhaltenen elektrischen Verbindungen und deren mechanischen Integrität ausdrücken kann.
  • Nach der Herstellung der Lothöcker ist die Lothöckerunterseitenmetallisierung so zu strukturieren, dass die einzelnen Lothöcker voneinander elektrisch isoliert sind. Die sich ergebenden Inseln der Lothöckerunterseitenmetallisierung, die durch äußerst komplexe isotrope Ätzprozesse einschließlich nasschemischer und/oder elektrochemischer Ätzprozeduren mit komplexen Chemikalien erhalten werden, beeinflussen ebenso deutlich das Funktionsverhalten und die Konfiguration der Lotkugeln, da die Ätzchemie zu einem Unterätzen der Lothöcker führen kann, die während des nasschemischen Ätzprozesses als eine Ätzmaske dienen. Daher kann ein variierendes Maß an Unterätzung zu einer variierenden Größe der sich ergebenden Lothöckerunterseitenmetallisierungsinseln führen, die mit jedem Lothöcker verknüpft ist, wodurch die Konfiguration der Lotkugel nach dem erneuten Schmelzen deutlich beeinflusst wird, da die gut benetzbare Lothöckerunterseitenmetallisierung im Wesentlichen das Fließverhalten des Lotmaterials und damit die schließlich erhaltene Größe und somit die Höhe der Lotkugel bestimmt. Ferner sind auf Grund der Komplexität der Nassätzchemie und der Ätzrezepte mehrere Reinigungsschritte während des Strukturierens der Lothöckerunterseitenmetallisierung erforderlich, wodurch die Gesamtherstellungskosten ansteigen. Nach der Strukturierung der Lothöckerunterseitenmetallisierung wird ein abschließender Reinigungsprozess ausgeführt, um Kontaminationsstoffe und Nebenprodukte der vorhergehenden Ätzprozesse aus dem Lothöcker vor dem erneuten Verflüssigen des Lothöckers zu entfernen. Nach dem erneuten Verflüssigen und Testen der Lotkugeln kann das Bauteil zusammengefügt werden, indem dieses an einem entsprechend gestalteten Träger angebracht wird.
  • 1 zeigt detaillierter einen konventionellen Prozessablauf 100 zur Herstellung einer Kontaktschicht und zum Anbringen komplexer mikroelektronischer Chips direkt an einem Trägersubstrat.
  • Im Schritt 110 wird eine Lothöckerunterseitenmetallisierungsschicht 114 auf einer Passivierungsschicht 113 hergestellt, die über einem Substrat 111 ausgebildet ist, wobei die Passivierungsschicht 113 eine Öffnung aufweist, um eine Kontaktfläche 112 freizulegen. Typischerweise umfasst die Lothöckerunterseitenmetallisierungsschicht 114 mehrere einzelne Schichten, etwa eine Titanschicht, eine Titan/Wolframschicht und dergleichen, um die erforderlichen Haftungseigenschaften bereitzustellen, woran sich eine Barrierenschicht, etwa eine Chromschicht, eine Chrom/Kupfer-Schicht, eine Nickelschicht, eine Nickel/Vanadium-Schicht anschließt, um die diffusionsblockierende Wirkung zu erzielen, woran sich wiederum beispielsweise eine abschließende Kupferschicht anschließt, die als eine Stromverteilungsschicht dienen kann. Hierbei werden die Dicken der einzelnen Schicht der Lothöckerunterseitenmetallisierung 114 im Allgemeinen so gewählt, um das Spannung-/Dickenprodukt, die Diffussionseigenschaften und die mechanische Integrität des gesamten Schichtstapels zu optimieren. Die einzelnen Schichten der Lothöckerunterseitenmetallisierungsschicht 114 werden typischerweise durch Sputterabscheidung oder chemische Dampfabscheidung hergestellt, abhängig von der Art des verwendeten Materials.
  • Als nächstes wird im Schritt 120 ein Lithographieprozess ausgeführt, um eine Lackmaske 121 über der Lothöckerunterseitenmetallisierungsschicht 114 zu bilden, wobei die Lackmaske 121 darin eine Öffnung aufweist, um die Abmessungen und die Form eines darin gebildeten Lothöckers zu definieren. Im Schritt 120 wird ein Lothöcker 131 mittels der Lackmaske 121 beispielsweise durch Elektroplattieren gebildet, wobei zumindest die oberste Schicht der Lothöckerunterseitenmetallisierungsschicht 114 als eine effiziente Stromverteilungsschicht dient, wie dies bereits zuvor beschrieben ist. Danach wird im Schritt 140 die Lackmaske 121 durch gut bekannte nasschemische Abstreifverfahren oder Trockenätztechniken entfernt. Anschließend wird im Schritt 150 die Lothöckerunterseitenmetallisierungsschicht 114 mittels nasschemischer oder elektrochemischer Ätztechniken strukturiert, wobei eine äußerst komplexe Ätzchemie auf Grund der Unterschiedlichkeit der Materialien erforderlich ist, die individuell für sich bereits jeweils komplexe Ätzprozeduren erfordern können. Ferner sind auf Grund der Komplexität der Prozessschritte und der Ätzchemie diverse Reinigungsschritte für gewöhnlich erforderlich, um Nebenprodukte zu entfernen, die während der einzelnen Ätzprozeduren erzeugt wurden. Auf Grund des isotropen Verhaltens des Ätzprozesses kann ein gewisses Maß an Unterätzung, das als 151 bezeichnet ist, auftreten, das von bauteilspezifischen Eigenschaften, etwa der Musterdichte, der Gleichförmigkeit der individuellen Ätz- und Reinigungsprozesse und dergleichen abhängen kann. Insbesondere nasschemische oder elektrochemische Ätzprozesse und entsprechende Reinigungsprozesse, die mit der Strukturierung von Chrom und Legierungen davon verknüpft sind, erfordern äußerst anspruchsvolle Techniken, um sicherzustellen, dass im Wesentlichen keine Reste auf der Passivierungsschicht 121 zurückbleiben, um damit Ausbeuteverluste auf Grund eines Lothöckerkurzschlusses gering zu halten. Da ferner das Maß an Unterätzung 151 deutlich die Konfiguration der schließlich erhaltenen Lothöckereigenschaften, etwa Lothöckerhöhe, Koplanarität und dergleichen, beeinflussen, sind strenge Layout-Einschränkungen auf Substratebene und selbst auf Chipebene zur Positionierung der Lothöcker 121 zu erfüllen, um damit die Gesamtgleichförmigkeit des nasschemischen oder elektrochemischen Ätzprozesses 150 zu verbessern.
  • Anschließend wird im Schritt 160 ein abschließender Reinigungsprozess ausgeführt, um Kontaminationsstoffe und Nebenprodukte aus dem vorhergehenden Schritt 150 von dem Lothöcker 131 zu entfernen, wodurch dieser für einen nachfolgenden Wiederverflüssigungsprozess im Schritt 170 vorbereitet wird, um damit eine abgerundete Lotkugel 171 zu bilden. Während des erneuten Verflüssigens des Lotmaterials kann insbesondere das darin enthaltene Zinn eine intermetallische Phase mit dem Kupfer auf der obersten Teilschicht der Lothöckerunterseitenmetallisierungsschicht 114 bilden, wodurch eine zuverlässige Metallisierungsgrenzfläche geschaffen wird. Im Schritt 180 können die Lotkugeln 171 im Hinblick auf das elektrische und/oder mechanische Funktionsverhalten getestet werden. Schließlich kann im Schritt 190 das Bauteil, das durch das Substrat 111 repräsentiert ist, zusammengestellt werden, d. h. es kann an einem entsprechenden Substrat angebracht werden, das darauf entsprechende Kontaktflächen ausgebildet aufweist, die mit den Lotkugeln 171 durch erneutes Verflüssigen der Lotkugeln 171 in Kontakt gebracht werden.
  • Folglich sind in dem typischen konventionellen Prozessablauf 100 eine Reihe äußerst komplexer Schritte beteiligt, die eine anspruchsvolle Prozesssteuerung und Kontrolle der Chemikalien erfordern, wodurch Herstellungskosten hoch bleiben, während gleichzeitig der Prozessablauf 100 wenig flexibel ist, insbesondere im Hinblick auf das Verringern der Größe und des Abstands der Lothöcker, wie dies in äußerst komplexen mikroelektronischen Chips erforderlich sein kann.
  • Angesichts der zuvor beschriebenen Sachlage besteht ein Bedarf für eine verbesserte Technik zur Herstellung einer Kontaktschicht mit Lothöckern, wobei eines oder mehrere der oben erkannten Probleme gelöst oder deren Auswirkungen zumindest deutlich verringert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zur Herstellung einer Kontaktschicht eines mikroelektronischen Chips, die ausgebildet ist, um direkt mit einem entsprechenden Trägersubstrat durch erneutes Verflüssigen von Lothöckern verbunden zu werden, die auf und in der Kontaktschicht gebildet sind, wobei ein erhöhtes Maß an Flexibilität beim Ausführen des Prozessablaufs erreicht wird, wodurch die Möglichkeit geboten wird, Herstellungskosten einzusparen und/oder die Produktionsausbeute zu erhöhen und/oder das Bauteilverhalten zu verbessern. Zu diesem Zweck wird die Lothöckerunterseitenmetallisierung nach der Herstellung mehrerer Lothöcker vollständig durch einen an sich bekannten Plasmaätzprozess strukturiert, der mit vorhergehenden und/oder nachfolgenden Prozessen zur Herstellung der Kontaktschicht und Zusammenbauen des Bauelements kombiniert wird, wodurch deutlich die Gesamtprozesskomplexität verringert wird, und auch eine erhöhte Prozessflexibilität der vorhergehenden und nachfolgenden Prozessschritte bei der Herstellung der Kontaktschicht und beim Anbringen dieser an dem Trägersubstrat geboten wird.
  • In einer anschaulichen Ausführungsform der vorliegenden Erfindung wird ein Verfahren bereitgestellt, dass das Bereitstellen eines Substrats mit einer darauf ausgebildeten Lothöckerunterseitenmetallisierungsschicht und mehreren Lothöckern, die über der Lothöckerunterseitenmetallisierungsschicht gebildet sind, umfasst. Das Verfahren umfasst ferner das Strukturieren der Lothöckerunterseitenmetallisierungsschicht durch einen Plasmaätzprozess, um eine Kontaktschicht zu bilden, um damit die Kontaktschicht mit einem zweiten Substrat in Kontakt zu bringen, und umfasst ferner das Testen der Kontaktschicht im Hinblick auf das elektrische und/oder mechanische Funktionsverhalten.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1 schematisch einen Prozessablauf zur Herstellung einer Kontaktschicht gemäß einer typischen konventionellen Technik zeigt; und
  • 2a bis 2d schematisch Prozessabläufe zur Herstellung einer Kontaktschicht mit verbesserter Prozessablaufsflexibilität zeigen, wobei ein Plasmaätzprozess zur Strukturierung der Lothöckerunterseitenmetallisierungsschicht gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung eingesetzt wird.
  • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung beruht auf dem Konzept, dass die Herstellung einer Kontaktschicht mit mehreren Lothöckern und das Testen und das Anbringen der Kontaktschicht an einem geeigneten Trägersubstrat deutlich im Hinblick auf die Prozessablaufflexibilität und/oder die Produktionskosteneinsparungen und/oder die Produktionsausbeute und/oder das Bauteilverhalten verbessert werden kann, indem der Prozessablauf unter der Voraussetzung umgestaltet wird, dass der konventionelle Lothöckerunterseitenmetallisierungsstrukturierungsvorgang, der nasschemische Prozesse oder elektrochemische Prozesse beinhaltet, durch einen auf Plasma beruhenden Ätzprozess ersetzt wird, der aus Strukturierungsabläufen zur Herstellung von Photolithographiemasken mit hoher Genauigkeit und minimaler Abhängigkeit von der Musterdichte bekannt ist. D. h., viele Herstellungsprozesse für Photolithographiemasken, in denen das Strukturieren einer Chromschicht, die auf einem Quarzsubstrat ausgebildet ist, gemäß einem spezifizierten Layout entsprechend einer speziellen Bauteilschicht erforderlich ist, werden häufig als ein Trockenätzprozess auf der Grundlage eines Argonplasmas ausgeführt, wodurch ein hohes Maß an Anisotropie des Ätzprozesses erreicht wird. Somit sind Unterätzungen der Chromstrukturelemente, wie sie in nasschemischen Chromätzprozessen beobachtet werden, verringert. Somit ermöglichen entsprechend gestaltete Trockenätzprozesse zum Abtragen von Chrom und Chromlegierungen die Herstellung präzise definierter Metallstrukturelemente mit Abmessungen, die vergleichbar sind zu den Strukturgrößen, die auch bei der Herstellung von Kontaktschichten mit Lothöckern für mikroelektronische Chips angetroffen werden. Wie zuvor erläutert ist, enthalten Lothöckerunterseitenmetallisierungsschichten, die für die Herstellung zuverlässiger Kontaktschichten mit Lothöckern erforderlich sind, häufig Chrom und Chromlegierungen und Kupfer, deren Strukturierung konventioneller Weise komplexe nasschemische Ätzprozesse und damit in Verbindung stehende Reinigungsschritte erfordert, wobei das isotrope Ätzverhalten dieser Prozesse stark von den strukturellen Eigenheiten, etwa der Musterdichte der Lothöcker, und dergleichen abhängen kann. Folglich müssen in konventionellen Lösungen ätzspezifische Eigenschaften in Betracht gezogen werden und repräsentieren wesentliche Entwurfsaspekte bei der Herstellung der Lothöckerunterseitenmetallisierungsschicht und beim Anordnen der Lothöcker, um damit die erforderliche Ätzgleichförmigkeit über das Substrat hinweg zu erhalten. Beispielsweise kann das Ätzverhalten deutlich von der Lothöckerdichte innerhalb eines spezifischen Substratbereichs abhängen, so dass ein Maß an Unterätzung entsprechend der Musterdichte variieren kann. Als Folge davon kann in der konventionellen Vorgehensweise die schließlich angewendete Lothöckeranordnung nicht nur auf der Basis bauteilspezifischer Bedingungen, etwa geometrischer Aspekte, beispielsweise einem gewünschten geringen Abstand zu benachbarten Lothöckern, die Größe und Form der Lothöcker, die Position von Lothöckern in Bezug auf die Leitungsherausführungseigenschaften des Trägesubstrats, die Position und die Materialzusammensetzung in Bezug auf das Gesamtverhalten des gesamten Metallisierungsstapels des mikroelektronischen Chips, die elektrische Leitfähigkeit, die Wärmeableitfähigkeiten, und dergleichen ausgewählt werden, sondern stattdessen ist eine Lothöckeranordnung konventioneller Weise ein Kompromiss zwischen diesen bauteilspezifischen Erfordernissen, etwa den geometrischen, elektrischen Anforderungen und den Anforderungen hinsichtlich der Wärmeableitung, und dem äußerst komplexen Ätzrezept, wodurch deutlich die Gesamtleistung des Bauteils beeinträchtigt wird, da eine oder mehrere der obigen bauteilspezifischen Erfordernisse nicht in der gewünschten Weise berücksichtigt werden können. Ferner können durch das Strukturieren der Lothöckerunterseitenmetallisierungsschicht vollständig durch Ätzprozesse auf Plasmabasis auch die dem Strukturierungsprozess nachgeordneten Prozessschritte umgestaltet und damit mit höherer Flexibilität und/oder höherer Effizienz ausgeführt werden, da beispielsweise die Lothöcker präziser gebildet werden können, so dass der Wiederverflüssigungsprozess vor dem Testen der Funktionsweise der Lothöcker in einigen Ausführungsformen nicht mehr notwendig ist.
  • Mit Bezug zu den 2a bis 2d werden nun weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch einen Prozessablauf 200, der äußerst effizient ist, da Wiederverflüssigungs- und Reinigungsschritte reduziert oder vermieden werden können. Im Schritt 210 wird eine Lothöckerunterseitenmetallisierungsschicht 214 über einem Substrat 211 gebildet, das eine Kontaktfläche 212 aufweist, die aus einem geeigneten Metall, etwa Aluminium, Kupfer, Kupferlegierungen und dergleichen aufgebaut sein kann. Ferner ist eine Passivierungsschicht 213, die aus zwei oder mehreren Teilschichten mit Materialien, etwa Siliziumdioxid, Siliziumnitrid, Polyimid, und dergleichen aufgebaut sein kann, auf dem Substrat 211 so gebildet, um die Kontaktfläche 212 freizulassen. Die Lothöckerunterseitenmetallisierungsschicht 214, die in dieser Ausführungsform so gezeigt ist, dass sie aus einer Haftschicht 215, einer Barrierenschicht 216 und einer Stromverteilungsschicht 217 aufgebaut ist, ist so gestaltet, dass die Erfordernisse hinsichtlich der Haftung, der diffusionsblockierenden Wirkung, den Spannungseigenschaften und der Stromverteilungseigenschaften erfüllt sind. Es sollte erwähnt werden, dass andere Konfigurationen für die Lothöckerunterseitenmetallisierungsschicht 214 verwendet werden können, solange die obigen Erfordernisse erfüllt sind. In einigen anschaulichen Ausführungsformen kann eine der Schichten 216 und 217 Chrom oder eine Chromlegierung auf Grund der guten Eigenschaften hinsichtlich der Diffusionsblockierung von Blei, Zinn, und anderen Lotmaterialien, die auf der Lothöckenanterseitenmetallisierungsschicht 214 abzuscheiden sind, enthalten. Die Lothöckerunterseitenmetallisierungsschicht 214 kann durch einen oder mehrere Abscheideprozesse hergestellt werden, etwa Sputter-Abscheideprozesse und/oder Verdampfungsprozesse, abhängig von den Materialeigenschaften der betrachteten Schicht.
  • Im Schritt 220 wird ein Lithographieprozess ausgeführt, um eine Lackmaske 221 zu bilden, die den Bereich der Lothöckerunterseitenmetallisierungsschicht 214 freilegt, auf welchem Lotmaterial abzuscheiden ist. Beispielsweise kann die Lackmaske 221 im Wesentlichen denjenigen Bereich der Lothöckerunterseitenmetallisierungsschicht 214 freilegen, der in der Öffnung in der Passivierungsschicht 213 ausgebildet ist. In anderen Ausführungsformen kann die Größe der Öffnung in der Lackmaske 221 größer gewählt werden als die Größe der Öffnung in der Passivierungsschicht 213, wie dies beispielsweise in Bezug zu 1 im Schritt 120 gezeigt ist. Prozesstechniken zur Herstellung der Lackmaske 221 entsprechend den Entwurfserfordernissen sind gut etabliert und daher werden diese Techniken nicht detailliert hierin beschrieben.
  • Im Schritt 230 kann Lotmaterial durch Elektroplattieren abgeschieden werden, wobei zumindest die Stromverteilungsschicht 217 mit einer entsprechenden Stromquelle verbunden wird, während das Substrat 211 der Einwirkung einer geeigneten Plattierungslösung ausgesetzt wird, die Ionen der abzuscheidenden Materialien aufweist. Beispielsweise werden Blei und Zinn häufig als Lotmaterialien in diversen Mischungen verwendet, um damit eutektische oder hochschmelzende Lothöcker zu bilden. In anderen anschaulichen Ausführungsformen können bleifreie Lotmaterialien mit beispielsweise Zinn, Zinn/Silber, Gold, Zinn/Gold und dergleichen verwendet werden. Durch entsprechendes Steuern von Prozessparametern, etwa der Plattierungszeit bei bekannter Abscheiderate, kann die Höhe eines Lothöckers 231 so eingestellt werden, dass diese im Wesentlichen einem vorbestimmten Sollwert entspricht. Es sollte noch beachtet werden, dass die Größe und Form des Lothöckers 231 sowie der Abstand zu benachbarten Lothöckern (nicht gezeigt) entsprechend den Bauteilerfordernissen gewählt werden können, etwa dem Wärmeableitungsvermögen, dem Stromtreibervermögen, der Anzahl erforderlicher elektrischer Verbindungen, und dergleichen, anstatt dass eine Gestaltung für die Konfiguration mehrerer Lothöcker 231 auf der Grundlage ätzspezifischer Eigenschaften erfolgt, wie dies in dem konventionellen Prozessablauf 100 der Fall ist, der mit Bezug zu 1 beschrieben ist.
  • Im Schritt 240 wird die Lackmaske 221 durch gut etablierte Techniken, etwa Trockenätzung auf der Grundlage eines Sauerstoffplasmas und/oder gut etablierter nasschemischer Lackabtrageprozesse entfernt. Daher weist das Substrat 211 nunmehr mehrere Lothöcker 231 mit spezifizierter Form und Höhe auf (wovon lediglich einer in 2a gezeigt ist).
  • Im Schritt 250 wird ein Plasmaätzprozess 251 ausgeführt, um die Lothöckerunterseitenmetallisierungsschicht 214 entsprechend einem spezifizierten Layout zu strukturieren, um damit eine Kontaktschicht 252 zu bilden, die mehrere Lothöcker 231 aufweist und die auf entsprechenden Lothöckerunterseitenmetallisierungsinseln gebildet sind, deren Größe durch den Plasmaätzprozess 251 definiert ist. In einer anschaulichen Ausführungsform wird der Plasmaätzprozess 251 ohne zusätzliche Ätzmaske ausgeführt, so dass auf Grund der äußerst anisotropen Natur des Prozesses 251 die Größe und Form der strukturierten Insel der Lothöckerunterseitenmetallisierung 214 im Wesentlichen der Größe des Lothöckers 231 entspricht, ohne dass eine merkliche Unterätzung auftritt, anders als dies im konventionellen Prozessablauf der Fall ist. Da typischerweise die Schicht 216 und/oder 217 der Lothöckerunterseitenmetallisierungsschicht 214 Chrom, Kupfer oder Legierungen davon aufweisen kann, kann ein erster Schritt des Plasmaätzprozesses 251 auf der Grundlage von Rezepten ausgeführt werden, wie sie auch beim Trockenätzen von Chromphotolithographiemasken angewendet werden. In diesen anisotropen Ätzprozessen wird ein Plasma auf Argonbasis über den gesamten Ätzprozess hinweg mittels einer geeigneten Kammerkonfiguration aufrecht erhalten, um in effizienter Weise Chrom und Chromlegierungen sowie Kupfer zu entfernen. In einigen Ausführungsformen kann der Ätzprozess 251 einen zweiten unterschiedlichen Plasmaätzschritt zum Entfernen der Haftschicht 215 aufweisen, die aus Titan, Titanwolfram und dergleichen aufgebaut sein kann. Zu diesem Zweck können gut etablierte Ätzprozesse auf der Grundlage von Wasserstoff, Stickstoff, Sauerstoff, Schwefelfluorid und Kohlenstofffluorid angewendet werden, um freigelegte Bereiche der Haftschicht 215 abzutragen. Nach der Strukturierung der Haftschicht 215 kann in einigen anschaulichen Ausführungsformen der Plasmaätzprozess 251 fortgesetzt werden, um Kontaminationsstoffe von dem Lothöcker 231, etwa organische Reste des Photolacks, metallische Kontaminationsstoffe, die während des Abtragens der freigelegten Bereiche der Lothöckerunterseitenmetallisierungsschicht 214 abgeschieden wurden, oder andere Nebenprodukte, die während des Ätzprozesses 251 geschaffen wurden, zu entfernen. In einigen Ausführungsformen kann die Ätzchemie des Plasmaätzprozesses 251, zumindest während einer abschließenden Phase, eingestellt werden, um die gewünschte Reinigungswirkung zu erreichen. Beispielsweise kann eine Ätzchemie, wie sie zuvor zum Entfernen der Haftschicht 215 angegeben wurde, verwendet werden, die sich von der während des Ätzens der Barrierenschicht 216 und/oder der Schicht 217 verwendeten Chemie unterscheidet, und der Ätzprozess mit dieser Chemie kann fortgesetzt werden, bis die gewünschte Reinigungswirkung erreicht ist. In einigen Ausführungsformen können zwei oder mehr der einzelnen Plasmaätzschritte des Prozesses 251 als in-situ-Prozesse ausgeführt werden, wodurch eine hohe Anlagenausnutzung in Verbindung mit geringen Produktionskosten erreicht wird.
  • Im Schritt 280 kann die Kontaktschicht 252 hinsichtlich ihrer elektrischen und/oder mechanischen Eigenschaften getestet werden, um die Produktzuverlässigkeit abzuschätzen und um ferner fehlerhafte Lothöcker zu erkennen. Somit können gemäß der in 2a gezeigten Ausführungsform die Lothöcker 231 entsprechenden Testverfahren in einer Konfiguration unterzogen werden, in der sie nicht verflüssigt sind, wobei in einer speziellen Ausführungsform sogar zusätzliche Reinigungsschritte nach dem Schritt 250 weggelassen werden. Somit kann im Vergleich zu dem in 1 gezeigten konventionellen Prozessablauf eine deutliche Reduktion der Prozesskomplexität zusätzlich zu den Vorteilen erreicht werden, die sich durch die Anwendung des Plasmaätzprozesses 250 und die Möglichkeit der Gestaltung der Kontaktschicht 252 im Wesentlichen ohne Einschränkungen durch nasschemische Ätzprozesse ergeben. Es sollte ferner beachtet werden, dass die Lothöcker 231 so gestaltet sein können, dass wesentliche Bereiche der Seitenwände zumindest durch die Haftschicht 215 bedeckt bleiben, selbst wenn eine Reaktion zwischen dem Lotmaterial und den Schichten 216 und/oder 217 in Gang gesetzt wurde, um eine intermetallische Phase zu bilden. Somit kann während der weiteren Substrathandhabung oder der weiteren Untersuchung der Kontaktschicht 252 und nachfolgenden Prozessen oder nach dem Zusammenfügen eine Beeinträchtigung der Lothöcker, die beispielsweise durch Oxidation hervorgerufen wird, deutlich verringert werden.
  • Im Schritt 290 wird ein Bauteil zusammengefügt, indem ein Trägersubstrat 291 mit darauf entsprechenden ausgebildeten Kontaktflächen 292 an der Kontaktschicht 252 angebracht wird, wobei die Lothöcker 231 zu den Kontaktflächen 292 ausgerichtet sind. Zum Zusammenfügen der Substrat 211 und 291 wird das Trägersubstrat 291 mit der Kontaktschicht 252 in Kontakt gebracht und die Lothöcker 231 sind verflüssigt, um eine direkte Verbindung zu den Kontaktflächen 292 zu bilden. Abhängig von der anfänglichen Konfiguration der Lothöcker 231 können die Seitenwände der sich ergebenden Lotkugeln im Wesentlichen durch die Haftschicht 215 und die Barrierenschicht 216 bedeckt bleiben, wodurch eine Abwanderung von Lotmaterialkomponenten, die beispielsweise auf der Kontaktfläche 292 vorhanden sein können, in empfindliche Bauteilbereiche unterdrückt wird. Ferner verbessert das hohe Maß an Form – „Treue" der Lothöcker auf Grund des Fehlens von Reinigungsprozessen und der Wiederverflüssigung in Verbindung mit dem besseren Ätzverhalten auch die Zuverlässigkeit des Montageprozesses, wenn die Lothöcker 231 mit den Kontaktflächen 292 in Verbindung gebracht werden. Als Folge davon können die Lothöcker 231 in der nicht gereinigten und nicht verflüssigten Konfiguration getestet werden, wobei dennoch ein äußerst zuverlässiger Montageprozess erreicht wird. Ferner kann ein hohes Maß an Flexibilität bei der Gestaltung des Layouts der Kontaktschicht 252 verwirklicht werden. Somit können eine hohe Kosteneffizienz in Verbindung mit Leistungsverbesserungen erreicht werden.
  • 2b zeigt schematisch die Sicht von oben des Substrats 211, wobei die Kontaktschicht 252 dem Betrachter zugewandt ist. Mehrere Lothöcker 231 sind entsprechend einer spezifizierten geometrischen Konfiguration dargestellt. Hierbei ist der Begriff geometrische Konfiguration als die Position der einzelnen Lothöcker 231 in der Kontaktschicht 252 und/oder die Größe der einzelnen Lothöcker 231, d. h. ihre lateralen Abmessungen, beispielsweise ein Durchmesser 231c, sowie ihre Höhe zu verstehen. Ferner sind in der gezeigten beispielhaften Ausführungsform mehrere unterschiedliche Abstände 231a, 231b dargestellt, um eine sich lokal ändernde „Musterdichte" anzudeuten. Die beispielhafte Anordnung der mehreren Lothöcker 231 kann, im Gegensatz zu konventionellen Lösungen, vollständig in Übereinstimmung mit den Bauteilerfordernissen erstellt und gestaltet werden, anstatt auf der Grundlage von Rahmenbedingungen, die durch den äußerst komplexen nasschemischen oder elektrochemischen Ätzprozess zur Strukturierung einer Lothöckerunterseitenmetallisierungsschicht in konventioneller Weise auferlegt sind. D. h., die Anordnung und damit das Layout der Kontaktschicht 252 kann auf der Grundlage der Strom- und Wärmeleitfähigkeitseigenschaften der Lothöcker 231 und/oder auf der Grundlage der Eigenschaften eines Metallisierungsschichtstapels (nicht gezeigt), der unter der Kontaktschicht 252 ausgebildet ist, um damit eine elektrische Verbindung zumindest zu einigen der Lothöckern 231 bereitzustellen, und/oder auf der Grundlage der Komplexität der Leitungswege auf dem Trägersubstrat 219 (siehe 2a), mit denen elektrische Verbindungen zu externen Elementen bereitgestellt werden, wenn sie an dem Substrat 211 angebracht werden, und/oder auf der Grundlage von Abstands- und Größenerfordernissen für die einzelnen Lothöcker 231 und dergleichen ausgewählt werden. Wenn beispielsweise ein gewisser Bereich der Kontaktschicht 252 eine hohe Dichte an Lothöckern 231 erfordert, beispielsweise auf Grund der Notwendigkeit einer erhöhten Anzahl an I/O- (Eingangs/Ausgangs-) Anschlüssen für diesen Schaltungsbereich, so kann eine spezielle Leitungsanordnung des zugehörigen Bereichs des Metallisierungsschichtstapels so gestaltet werden, das im Hinblick auf das Bauteilleistungsverhalten, beispielsweise die Signalausbreitungsverzögerung und dergleichen, ein spezifiziertes Sollverhalten erreicht wird. Dies kann eine gewisse Anordnung von Lothöckern innerhalb der Kontaktschicht 252 erfordern, die gemäß anschaulicher Ausführungsformen im Wesentlichen ohne Einschränkungen im Hinblick auf die Prozesserfordernisse während des Prozessablaufs 200 festgelegt werden können, wie dies beispielsweise mit Bezug zu 2a beschrieben ist. In ähnlicher Weise kann die Anordnung der mehreren Lothöcker 231 auf der Grundlage einer oder mehrerer Bauteilerfordernisse, wie sie oben spezifiziert sind, ausgewählt werden, um damit ein verbessertes Gesamtbauteilverhalten zu erreichen. Somit kann die Gestaltung des Metallisierungsschichtstapels, der Kontaktschicht 252 und des Trägersubstrats 291 und selbst der einzelnen Lothöcker 231 in flexiblerer Weise durchgeführt werden, wobei bauteilspezifische Erfordernisse, die sich direkt in einer Leistungsverbesserung zeigen, berücksichtigt werden. Somit können in speziellen Ausführungsformen der vorliegenden Erfindung Metallisierungsschichten und/oder Kontaktschichten und/oder die individuelle Konfiguration von Lothöckern bestehender mikroelektronischer Chipentwürfe auf der Grundlage der vorhergehenden Anmerkungen umgestaltet werden, um damit ein verbessertes Bauteilleistungsverhalten zu erreichen. In anderen Ausführungsformen kann der Entwurf von mikroelektronischen Schaltungschip neu auf der Grundlage der oben erkannten Kriterien von Beginn an entwickelt werden, wodurch die Möglichkeit zum Erhalten äußerst effizienter Schaltungsanordnungen gegeben ist. Beispielsweise können in vielen Fällen äußerst empfindliche Schaltungsbereiche, die beispielsweise für die Signalverarbeitung vorgesehen sind, mit Leistungsanwendungen kombiniert werden, die das Handhaben moderat hoher Ströme erfordern, und können effizienter so gestaltet werden, um entsprechende Bereiche innerhalb der Kontaktschicht 252 vorzusehen, die ein geeignetes Strom- und Wärmeleitungsverhalten aufweisen, während andere Bereiche der Kontaktschicht 252 daraufhin zugeschnitten werden können, um ein verbessertes Signalverarbeitungsverhalten zu erreichen. Es sollte beachtet werden, dass das Vorsehen einer angepassten Gestaltung des Metallisierungsschichtstapels und/oder der Kontaktschicht 252 und/oder der einzelnen Lothöcker 231 eine entsprechende Anpassung der Lithographie 220 und auch eine Anpassung des Schritts 280 zum Testen der Kontaktschicht 252 erfordert. Während die Anpassung des Lithographieschritts 220 typischerweise nicht mit einem Anstieg der Prozesskomplexität einhergeht, da lediglich die Lithographiemaske an den neuen Entwurf angepasst werden muss, kann beim Testen 280 in einigen Ausführungsformen sogar eine geringere Prozesskomplexität auftreten, da die Testprozeduren als Bauteilerfordernisse betrachtet werden können, die auch in Betracht gezogen werden können, wenn eine entsprechende Anordnung der schließlich erhaltenen Anordnung der Lothöcker 231 umgestaltet oder gestaltet wird. Beispielsweise kann die Anordnung der Lothöcker 231 auch im Hinblick auf die Verbindbarkeit mit Testgeräten und dergleichen erstellt werden.
  • 2c zeigt schematisch den Prozessablauf 200 gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung. Nach dem Schritt zum Strukturieren der Lothöckerunterseitenmetallisierungsschicht 214 durch den Plasmaätzprozess 250 kann ein weiterer zusätzlicher Reinigungsschritt 260 ausgeführt werden, um Kontaminationsstoffe und Ätznebenprodukte von Oberflächenbereichen der Kontaktschicht 252 und insbesondere von Oberflächenbereichen der Lothöcker 231 zu entfernen. Der Reinigungsschritt 260 muss nicht notwendigerweise als ein Trockenätzprozess vorgesehen sein, sondern kann nasschemische und/oder trockenchemische Ätzprozesse enthalten, wie sie erforderlich sind, um Lackreste, metallische Kontaminationsstoffe und dergleichen vor dem Ausführen des Testschritts 280 an den Lothöckern 231 in der gereinigten Konfiguration zu entfernen. Folglich kann durch Hinzufügen des zusätzlichen Reinigungsschritts 260 die Zuverlässigkeit der Lothöcker 231 deutlich verbessert werden, wobei trotzdem die Gesamtprozesskomplexität des Prozessablaufs 200, wie er in 2c gezeigt ist, geringer im Vergleich zu dem konventionellen Prozessablauf 100 ist. In einigen Ausführungsformen können die Lothöcker 231 so gestaltet sein, dass deren Seitenwände im Wesentlichen vollständig durch die Lothöckerunterseitenmetallisierungsschicht 214 bedeckt sind, wie dies zuvor mit Bezug zu 2a beschrieben ist, wodurch das Verwenden äußerst effektiver Reinigungsverfahren möglich ist, ohne unnötig die Lothöcker 231 zu beeinflussen, da in diesen Ausführungsformen lediglich die obere Fläche der reaktiven Reinigungsumgebung ausgesetzt ist.
  • 2d zeigt schematisch den Prozessablauf 200 gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung. Hierbei werden die Lothöcker 231, die im Prozessschritt 260 einem vorhergehenden Reinigungsprozess unterzogen wurden, einem nachfolgenden Verflüssigungsprozess im Schritt 270 unterzogen, um eine intermetallische Phase zumindest mit einem Teil der Lothöckerunterseitenmetallisierungsschicht 214, etwa der Schicht 217, zu bilden und damit eine mechanisch zuverlässige Verbindung zu der darunter liegenden Kontaktfläche 212 zu schaffen. Ferner kann abhängig von der Anfangsgröße und Form der Lothöcker 231 der Wiederverflüssigungsschritt 270 die Lothöcker 231 in einer neu formierten Konfiguration bereitstellen, wodurch die neu geformten Lotkugeln 271 gebildet werden. Folglich kann die nachfolgende Testprozedur 280 auf der Grundlage der Lotkugeln 271 ausgeführt werden, die im Wesentlichen das gleiche Stromtreiberverhalten und Wärmeabfuhrverhalten zeigen, wie dies nach dem abschließenden Montageschritt 290 der Fall ist, in welchem ein weiterer Wiederverflüssigungsschritt ausgeführt wird, um die Lotkugeln 271 mit den entsprechenden Kontaktflächen 292 des Trägersubstrats 291 zu verbinden. Somit kann die Zuverlässigkeitsabschätzung der Lotkugeln 271 während des Testprozesses 280 verbessert werden, wobei dennoch eine verbesserte Prozesseffizienz zusätzlich zu den gesamten Flexibilitätsvorteilen hinsichtlich der Gestaltung der Kontaktschicht erreicht werden.
  • Es gilt also: die vorliegende Erfindung stellt einen neuen Prozessablauf bereit, in welchem die neuartige Kombination von Prozessen, wie sie in diversen Gebieten der Halbleiterindustrie angewendet werden, etwa plasmabasierte Ätzprozeduren für Chrom, Chromlegierungen, Kupfer und dergleichen, und Prozessen zur Herstellung einer Kontaktschicht und zur Montage dieser an einem Trägersubstrat zu einem Gesamtprozessablauf führt, der äußerst unabhängig von strukturellen Eigenschaften, etwa der Musterdichte ist. Folglich wird ein hohes Maß an Verringerung der Prozesskomplexität und ein hohes Maß an Gestaltungsflexibilität bei der Herstellung von Kontaktschichten von mikroelektronischen Chips und das Anbringen eines Trägersubstrats an Lothöckern oder Lotkugeln, die auf der Kontaktschicht ausgebildet sind, erreicht. Auf Grund der äußerst anisotropen Natur des Strukturierungsprozesses auf Plasmabasis für die Lothöckerunterseitenmetallisierungsschicht und auf Grund eines hohen Maßes an Unabhängigkeit des Ätzverhaltens von der Lothöckeranordnung können Substrat- und Chiplayoutbeschränkungen, die dem konventionellen Prozessablauf auferlegt sind, reduziert werden, wodurch die Möglichkeit für eine deutliche Kostenreduzierung der Lothöckertechnologie und/oder eine deutliche Verbesserung des Bauteilverhaltens gegeben ist, da die Kontaktschichtgestaltung auf der Grundlage von Bauteilerfordernissen stattfinden kann, anstatt Erfordernisse zu berücksichtigen, die durch konventionelle komplexe nasschemische oder elektrochemische Ätzverfahren auferlegt werden. Ferner können in einigen Ausführungsformen äußerst kosteneffiziente Lösungen realisiert werden, in denen keine zusätzlichen Reinigungsschritte nach dem Strukturieren der Lothöckerunterseitenmetallisierungsschicht erforderlich sind, wobei selbst Wiederverflüssigungsprozesse nicht vor dem Testen und dem Zusammenfügen des Bauelements ausgeführt werden. Des weiteren können in einigen Ausführungsformen deutliche Verbesserungen im Hinblick auf das Leistungsverhalten und die Verarbeitung erreicht werden, wenn die Seitenwände des Lothöckers oder der Lotkugel mit der Lothöckerunterseitenmetallisierungsschicht oder zumindest einer oder mehreren Teilschichten davon bedeckt bleiben. Somit kann eine weitere Beeinträchtigung der Lothöckeroberfläche, d. h. Oxidierung, im Wesentlichen verhindert werden. Somit können gut bekannte Zuverlässigkeitsprobleme, etwa das Aufsteigen von Lotmaterial, etwa von Zinn, das eine Komponente des Gehäusekontaktflächenlotmaterials darstellt, deutlich reduziert werden, da das Abdecken der Seitenwände des Lothöckers in effizienter Weise das Hochsteigen des Lotmaterials unterdrücken kann. Ferner kann in äußerst effizienten Ausführungsformen ohne einen zusätzlichen Reinigungsschritt nach dem Strukturieren der Lothöckerunterseitenmetallisierungsunterschicht die oberste Fläche des Lothöckers äußerst effizient während des Trockenätzprozesses auf Plasmabasis, der zum Strukturieren der Lothöckerunterseitenmetallisierungsschicht verwendet wird, gereinigt werden. Während dieses Strukturierungsprozesses können organische Reste von vorhergehenden Prozessschritten, etwa vom Aufbringen und Entfernen von Photolack, vom Elektroplattieren und dergleichen, effizient entfernt werden. Damit kann selbst ohne zusätzliche Reinigungsschritte ein hohes Maß an Zuverlässigkeit der sich ergebenden elektrischen Verbindung erreicht werden. Des weiteren ist die technische Lösung der vorliegenden Erfindung im Hinblick auf Lothöckerabstände und Größen äußerst effizient skalierbar.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise zum Ausführen der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (12)

  1. Bereitstellen eines Substrats, das darauf ausgebildet eine Lothöckerunterseitenmetallisierungsschicht und mehrere Lothöcker, die über der Lothöckerunterseitenmetallisierungsschicht ausgebildet sind, aufweist; Strukturieren der Lothöckerunterseitenmetallisierungsschicht durch einen Plasmaätzprozess, um eine Kontaktschicht für den Kontakt mit einem zweiten Substrat zu bilden; und Testen der Kontaktschicht hinsichtlich einer elektrischen und/oder mechanischen Funktionsweise.
  2. Verfahren nach Anspruch 1, wobei die Lothöckerunterseitenmetallisierungsschicht eine Haftschicht und eine Barrierenschicht aufweist und wobei der Plasmaätzprozess einen ersten Plasmaätzschritt zum Entfernen der Barrierenschicht und einen zweiten Plasmaätzschritt zum Entfernen eines freigelegten Bereichs der Haftschicht umfasst.
  3. Verfahren nach Anspruch 1, wobei die mehreren Lothöcker als eine Ätzmaske während des Strukturierens der Lothöckerunterseitenmetallisierungsschicht verwendet werden.
  4. Verfahren nach Anspruch 1, das ferner Reinigen der mehreren Lothöcker und Wiederverflüssigen der gereinigten Lothöcker umfasst, um Lotkugeln vor dem Testen der Kontaktschicht zu bilden.
  5. Verfahren nach Anspruch 4, das ferner Anbringen der Kontaktschicht an einem zweiten Substrat umfasst, indem die Lotkugeln mit entsprechenden Kontaktbereichen des zweiten Substrats in Kontakt gebracht werden und indem die Lotkugeln wieder verflüssigt werden.
  6. Verfahren nach Anspruch 1, das ferner Reinigen der mehreren Lothöcker und Testen der Kontaktschicht durch Testen der gereinigten Lothöcker in einer nicht wieder verflüssigten Konfiguration umfasst.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Anbringen der Kontaktschicht an einem zweiten Substrat durch in Kontakt bringen der Lothöcker in ihrer nicht wieder verflüssigten Konfiguration mit entsprechenden Kontaktbereichen des zweiten Substrats und Wiederverflüssigen der Lothöcker.
  8. Verfahren nach Anspruch 1, wobei Testen der Kontaktschicht ausgeführt wird, wobei die Lothöcker in einer Konfiguration sind, wie sie durch das Strukturieren der Lothöckerunterseitenmetallisierungsschicht erreicht wird.
  9. Verfahren nach Anspruch 8, das ferner umfasst: nach dem Testen der Kontaktschicht Anbringen der Kontaktschicht an einem zweiten Substrat durch in Kontakt bringen der Lothöcker mit entsprechenden Kontaktbereichen des zweiten Substrats und Wiederverflüssigen der Lothöcker.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Erstellen einer Layoutkonfiguration für die mehreren Lothöcker durch Berücksichtigen lediglich geometrischer, elektrischer und Wärmeabführerfordernisse bei der Positionierung der mehreren Lothöcker; und Bilden der mehreren Lothöcker gemäß der Layoutkonfiguration.
  11. Verfahren nach Anspruch 10, wobei die geometrischen, elektrischen und Wärmeabfuhrerfordernisse zumindest eines der folgenden aufweisen: eine Anzahl erforderlicher Lothöcker; einen Sollabstand zwischen benachbarten Lothöckern; eine minimale Größe der Lothöcker; eine Komplexität der Leitungsverlegung in einem zweiten Substrat, das an der Kontaktschicht zur elektrischen Verbindung der Kontaktschicht mit einem externen Gerät anzubringen ist; eine Komplexität der Leitungsverlegung in einem Metallisierungsschichtstapel des Substrats, wobei der Metallisierungsschichtstapel zumindest mit einigen der mehreren Lothöcker elektrisch verbunden ist; eine Wärmeabführfähigkeit zumindest einiger der mehreren Lothöcker; und eine Stromtreiberfähigkeit zumindest einiger der mehreren Lothöcker.
  12. Verfahren nach Anspruch 1, wobei der Plasmaätzprozess zwei oder mehr Ätzschritte mit unterschiedlichen Ätzchemien umfasst, wobei mindestens zwei der Ätzschritte als in-situ-Prozesse ausgeführt werden.
DE102005004360A 2005-01-31 2005-01-31 Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern Ceased DE102005004360A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005004360A DE102005004360A1 (de) 2005-01-31 2005-01-31 Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
US11/204,279 US7491556B2 (en) 2005-01-31 2005-08-15 Efficient method of forming and assembling a microelectronic chip including solder bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005004360A DE102005004360A1 (de) 2005-01-31 2005-01-31 Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern

Publications (1)

Publication Number Publication Date
DE102005004360A1 true DE102005004360A1 (de) 2006-08-17

Family

ID=36745867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005004360A Ceased DE102005004360A1 (de) 2005-01-31 2005-01-31 Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern

Country Status (2)

Country Link
US (1) US7491556B2 (de)
DE (1) DE102005004360A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993936B2 (en) 2006-12-29 2011-08-09 Advanced Micro Devices, Inc. System and method for controlling an electrochemical etch process

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035772A1 (de) * 2005-07-29 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
JP4091647B2 (ja) * 2006-07-21 2008-05-28 三菱電機株式会社 半導体光素子の製造方法
JP2008262953A (ja) * 2007-04-10 2008-10-30 Sharp Corp 半導体装置の製造方法
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US8304909B2 (en) * 2007-12-19 2012-11-06 Intel Corporation IC solder reflow method and materials
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
US20130087463A1 (en) 2011-10-05 2013-04-11 Globalfoundries Inc. Method and System for Metal Deposition in Semiconductor Processing
JP6722760B2 (ja) * 2016-06-20 2020-07-15 東京エレクトロン株式会社 被処理体を処理する方法
FR3084659B1 (fr) * 2018-07-31 2022-06-24 Commissariat Energie Atomique Procede de caracterisation d’un empilement de couches au moyen de mesures electriques et de spectrometrie de photoelectrons induits par rayons x sous tension, empilement de couches pour la mise en œuvre du procede, procede de fabrication de l’empilement de couches selon l’invention
GB201817370D0 (en) * 2018-10-25 2018-12-12 Spts Technologies Ltd A method of fabricating integrated circuits
US11309222B2 (en) * 2019-08-29 2022-04-19 Advanced Micro Devices, Inc. Semiconductor chip with solder cap probe test pads
US11990369B2 (en) 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951069A1 (de) * 1998-04-17 1999-10-20 Interuniversitair Microelektronica Centrum Vzw Herstellungsverfahren für eine Mikrostruktur mit Innenraum
JP2003023022A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd バンプ電極の導通試験構造
US20040110364A1 (en) * 2002-11-29 2004-06-10 Chi-Long Tsai Method for making UBM pads and bumps on wafer
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US6624060B2 (en) * 2002-01-12 2003-09-23 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for pretreating a substrate prior to electroplating
US7329951B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Solder bumps in flip-chip technologies
US7348210B2 (en) * 2005-04-27 2008-03-25 International Business Machines Corporation Post bump passivation for soft error protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951069A1 (de) * 1998-04-17 1999-10-20 Interuniversitair Microelektronica Centrum Vzw Herstellungsverfahren für eine Mikrostruktur mit Innenraum
JP2003023022A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd バンプ電極の導通試験構造
US20040110364A1 (en) * 2002-11-29 2004-06-10 Chi-Long Tsai Method for making UBM pads and bumps on wafer
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993936B2 (en) 2006-12-29 2011-08-09 Advanced Micro Devices, Inc. System and method for controlling an electrochemical etch process
DE102006062037B4 (de) * 2006-12-29 2013-10-31 Advanced Micro Devices, Inc. Verfahren zum Steuern eines elektrochemischen Ätzprozesses und System mit einer elektrochemischen Ätzanlage

Also Published As

Publication number Publication date
US20060172444A1 (en) 2006-08-03
US7491556B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
EP0004289B1 (de) Verfahren zum Verbinden einer ersten integrierten Schaltungsvorrichtung mit einer Anzahl von Verbindungspunkten mit einer zweiten integrierten Schaltungsvorrichtung
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102005035772A1 (de) Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102014111533A1 (de) Chipanordnung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE102009023397A1 (de) Halbleiterbauelement
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20141202