JP2008262953A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008262953A
JP2008262953A JP2007102449A JP2007102449A JP2008262953A JP 2008262953 A JP2008262953 A JP 2008262953A JP 2007102449 A JP2007102449 A JP 2007102449A JP 2007102449 A JP2007102449 A JP 2007102449A JP 2008262953 A JP2008262953 A JP 2008262953A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
film
bump
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007102449A
Other languages
English (en)
Inventor
Norimitsu Futae
則充 二江
Masahiro Horio
正弘 堀尾
Keiichi Sawai
敬一 澤井
Yuji Watanabe
裕二 渡辺
Yasuhiro Koyama
康弘 小山
Katsuji Kawakami
克二 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007102449A priority Critical patent/JP2008262953A/ja
Priority to US12/098,610 priority patent/US20090149014A1/en
Priority to TW097112664A priority patent/TW200908174A/zh
Priority to CNA2008101003406A priority patent/CN101286465A/zh
Publication of JP2008262953A publication Critical patent/JP2008262953A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】半導体装置の信頼性を高めることができ、且つ、製造コストの上昇を防ぐことができる半導体装置の製造方法を提供する。
【解決手段】ステップＳ１０１で、半導体素子の表面上に形成された表面保護膜およびパッド電極を覆うように、ＴｉＷ膜をスパッタ法で形成する。引き続いて、ＴｉＷ膜上にＡｕ膜を形成する。ステップＳ１０３で、Ａｕ膜をメッキ用電極として用いて、Ａｕ膜上にＡｕバンプを形成する。ステップＳ１０５で不要なＡｕ膜を除去して、ステップＳ１０６で不要なＴｉＷ膜を除去する。ステップＳ１０７で、不要なＴｉＷ膜が除去された領域に残留するヨウ素を除去する。
【選択図】図３

Description

本発明は、例えば半導体集積回路に使用される半導体装置を製造する半導体装置の製造方法に関する。
半導体素子は、微細化の進展と共にそのサイズは縮小し、かつ、高機能化の追及によりパッド電極数は増加する傾向にある。その結果、上記パッド電極の配置ピッチは縮小する傾向にあり、５０μｍ以下２０μｍ程度のピッチが現実のものとなっている。
また、上記半導体素子の実装技術としては、パッド電極上にＡｕバンプを形成し、このＡｕバンプを介してテープに半導体素子を実装し、例えば大型ＴＦＴ（薄膜トランジスタ）パネルモジュールなどの各種機器に組み込む技術が確立しており、その技術が主流になっている。
このような状況下において、Ａｕバンプを狭ピッチで形成する技術は今後ますます重要になってきている。
上記Ａｕバンプを形成する技術において、スパッタ法で形成したＡｕ膜をメッキ用電極として用いて、そのＡｕ膜上にＡｕバンプをメッキ法で形成した後、不要となるＡｕ膜を除去するが、この除去で使用するエッチャントとして、ヨウ素を含有したヨウ素溶液が提案されている。
特開２００１−１４８４０１号公報においては、メッキ後に不要となるメッキ用電極の除去処理で、ヨウ化カリウムまたはヨウ化アンモニウムの溶液をエッチャントとして用いている。
特開平５−６７６２０号公報においては、メッキ後に不要となるメッキ用電極をエッチングした後、残存エッチング液によって、素子実装後経年変化でＡｕバンプの直下のメッキ用電極メッキ用電極のエッチングが進行し、ついにはＡｕバンプが剥がれるという現象を見出している。
そこで、特開平５−６７６２０号公報では、信頼性の向上を目的としてエッチャントの残留を避けるため、Ａｕバンプ形成プロセスを変更することによる対策が提案がなされている。
以下、上記対策について具体的に説明する。
上記対策では、まず、複数の半導体素子を含むウェハの全表面にメッキ用電極をスパッタリングにより被着した後、メッキ用電極の全表面に感光性レジストを塗布する。
次に、上記感光性レジストを所定の形状にパターニングする。このパターニングは、不要となるメッキ用電極が露出するように行う。
次に、上記パターニングされた感光性レジストをマスクとして用いて、不要となるメッキ用電極をエッチングした後、感光性レジストを除去して、ウェハを純水で洗浄する。
次に、上記ウェハの全面に感光性ポリイミドを塗布した後、メッキ用電極の一部が露出するように、感光性ポリイミドをパターンニングする。
次に、上記感光性ポリイミドから露出したメッキ用電極の一部上に、湿式メッキ法によりＡｕバンプを形成する。
次に、上記ウェハを所定の温度で熱焼成して、感光性ポリイミドをポリイミド化すると共に、その感光性ポリイミドの膜厚を半減させる。これにより、上記ポリイミド化した感光性ポリイミドから、Ａｕバンプの一部が突出する。
このように、上記対策では、不要となるメッキ用電極を除去して、純水による洗浄を行った後、Ａｕバンプの形成を行っている。
しかしながら、上記対策は、従来のＡｕバンプ形成プロセスからＡｕバンプ形成プロセスを大きく変更させることになり、且つ、従来では用いないポリイミド膜を使用するため、製造コストが増大するという問題がある。
特開２００１−１４８４０１号公報 特開平５−６７６２０号公報
そこで、本発明の目的は、半導体装置の信頼性を高めることができ、且つ、製造コストの上昇を防ぐことができる半導体装置の製造方法を提供することにある。
上述したように、Ａｕバンプ形成後の半導体素子の表面にヨウ素が残留していること、および、この事象を課題として言及し、簡単な洗浄方法を追加することで半導体製造装置表面から除去することに関する提案はこれまでなされていない。
また、半導体素子とテープとの実装方法に関しては、テープに密着したリードを用いた実装が主流になっており、半導体素子とテープとの隙間に樹脂を封止する方式が主流となっている。
近年、パッド電極の狭ピッチ化が進み、図１に示すように、半導体素子１とテープ９との実装方法として、テープ９に密着したリード８を用いた実装方法が主流となっている。
上記半導体素子１はパッド電極２を表面に有する。このパッド電極２上には、ＴｉＷ膜４、Ａｕ膜５およびＡｕバンプ７が形成されている。
上記テープ９と表面保護膜３との間には樹脂１０が充填されている。
図２に示すように、半導体素子１とテープ９との隙間が狭くなることで、この隙間に充填される樹脂１０の厚みが薄くなり、半導体素子１とテープ９の間に噛みこんだ異物などに起因して樹脂１０が半導体素子１の表面から剥離した場合に、水分が容易にテープ９と樹脂１０を透過し、樹脂１０の剥離した空間１１に溜まる。これにより、上記表面保護膜３に付着残存していたヨウ素を含んだ溶液ができてしまう。
その状態において、上記半導体素子１の動作時にＡｕバンプ７同士の間に電界がかかることで、電解と水分とハロゲン（ヨウ素）により、Ａｕのマイグレーション反応が起こり、Ａｕ１２がＡｕバンプ７同士の間に成長し、Ａｕバンプ７同士の間の電気的短絡を引き起こし、半導体素子１が本来の機能を果たせなくなり、信頼性を著しく低下させることになる問題を本発明者が初めて見出した。
上記問題を解決して、上記目的を達成するため、本発明の半導体装置の製造方法は、
電極パッドを表面に有する半導体素子を含む半導体装置の製造方法において、
上記半導体素子の表面と上記パッド電極との上に金属膜を形成する工程と、
上記金属膜上に、上記パッド電極と重なるようにバンプを形成する工程と、
上記パッド電極と重ならない上記金属膜をウェットエッチングで除去する工程と、
上記金属膜が除去された領域のハロゲン元素を除去する工程と
を備えたことを特徴としている。
上記構成の半導体装置の製造方法によれば、上記パッド電極と重ならない上記金属膜をウェットエッチングで除去した後、金属膜が除去された領域のハロゲン元素を除去する。これにより、上記半導体素子の動作時に、バンプを構成する金属原子のマイグレーションが起こらないようにすることができる。
したがって、上記バンプの電気的短絡を防いで、半導体装置の信頼性を高めることができる。
また、上記パッド電極と重ならない金属膜、つまり、不要となる金属膜を除去した後で、ハロゲン元素の除去を行うことによって、従来のＡｕバンプ形成プロセスからＡｕバンプ形成プロセスを大きく変更させなくてもよいので、製造コストの増大を防ぐことができる。
一実施形態の半導体装置の製造方法では、
上記金属膜はＡｕ膜を含む。
上記実施形態の半導体装置の製造方法によれば、上記金属膜はＡｕ膜を含むので、パッド電極とバンプとの間の電気抵抗を低くすることができる。
一実施形態の半導体装置の製造方法では、
上記金属膜をメッキ用電極として用いて、上記バンプを電解メッキ法で形成する。
上記実施形態の半導体装置の製造方法によれば、上記金属膜をメッキ用電極として用いて、バンプを電解メッキ法で形成するので、バンプを所望の位置に容易且つ確実に形成することができる。
一実施形態の半導体装置の製造方法では、
上記バンプをＡｕで形成する。
上記実施形態の半導体装置の製造方法によれば、上記バンプをＡｕで形成するので、バンプの電気抵抗を下げることができる。
一実施形態の半導体装置の製造方法では、
上記ハロゲン元素をＰＨ９以上ＰＨ１２以下のアルカリ性の薬液で除去する。
上記実施形態の半導体装置の製造方法によれば、上記ハロゲン元素をＰＨ９以上ＰＨ１２以下のアルカリ性の薬液で除去するので、ハロゲン元素の除去を確実に行うことができる。
上記薬液のＰＨが９未満だと、ハロゲン元素の除去を十分に行うことができず、バンプを構成する金属原子のマイグレーションの防止効果が低くなってしまう。
上記薬液のＰＨが１２を越えると、Ａｕバンプの半導体製造装置との密着性が著しく低下してしまう等の悪影響を及ぼしてしまう。
一実施形態の半導体装置の製造方法では、
上記ハロゲン元素を５０℃以上７５℃以下の純水で除去する。
上記実施形態の半導体装置の製造方法によれば、上記ハロゲン元素を５０℃以上７５℃以下の純水で除去するので、ハロゲン元素の除去を確実に行うことができる。
また、上記純水は薬液に比べて取り扱いが容易であるので、ハロゲン元素の除去に関する作業性が悪くなるのを防ぐことができる。
上記純水の温度が５０℃未満だと、ハロゲン元素の除去を十分に行うことができず、バンプを構成する金属原子のマイグレーションの防止効果が低くなってしまう。
上記純水の温度が７５℃を越えると、高温の純水が半導体素子に悪影響を及ぼしてしまう。
一実施形態の半導体装置の製造方法では、
上記ハロゲン元素の除去は、上記金属膜が除去された領域のハロゲン元素が３００ｎｇ／ｃｍ２以下となるように行う。
上記実施形態の半導体装置の製造方法によれば、上記金属膜が除去された領域のハロゲン元素が３００ｎｇ／ｃｍ２以下となるように行うので、バンプを構成する金属原子のマイグレーションを確実に防ぐことができる。
本発明の半導体装置の製造方法によれば、パッド電極と重ならない金属膜をウェットエッチングで除去した後、金属膜が除去された領域のハロゲン元素を除去することによって、バンプの電気的短絡を防いで、半導体装置の信頼性を高めることができる。
また、上記パッド電極と重ならない金属膜を除去した後で、ハロゲン元素の除去を行うことによって、従来のＡｕバンプ形成プロセスからＡｕバンプ形成プロセスを大きく変更させなくてもよいので、製造コストの増大を防ぐことができる。
以下、本発明の半導体装置の製造方法を図示の実施の形態により詳細に説明する。
図３に、本発明の一実施の形態の半導体装置の製造方法のフローチャートを示す。また、図４Ａ〜図４Ｇのそれぞれに、上記半導体装置の製造方法の一工程の模式断面図を示す。なお、図４Ａ〜図４Ｇでは、１つのパッド電極１０２しか図示していないが、実際には、半導体素子１０１の表面に数百のパッド電極１０２が形成される。
上記半導体装置の製造方法では、まず、図４Ａに示すように、半導体素子１０１の表面上にパッド電極１０２および表面保護膜１０３を形成する。この表面保護膜１０３には開口が形成されており、この開口からパッド電極１０２の表面の一部が露出している。
次に、図３のステップＳ１０１で、ＵＢＭ（Under Bump Metal)スパッタを行う。つまり、図４Ｂに示すように、上記パッド電極１０２および表面保護膜１０３上に、ＴｉＷ膜１０４およびＡｕ膜１０５をスパッタ法で順次形成して、ＴｉＷ膜１０４およびＡｕ膜１０５によって、パッド電極１０２および表面保護膜１０３を覆う。なお、上記Ａｕ膜１０５が金属膜の一例である。
次に、図３のステップＳ１０２で、フォトレジスト加工を行う。つまり、上記Ａｕ膜の表面にレジストを塗布した後、レジストに露光および現像を順次行って、図４Ｃに示すように、Ａｕ１０５膜上に所定形状のレジスト１０４を形成する。このレジスト１０４には、Ａｕ膜１０５の一部が露出するように開口が形成されている。
より詳しくは、上記Ａｕ膜１０５の全表面にレジスト材料を塗布して、パターンを刻印したマスクを用いて露光を行った後、レジスト材料に現像液を塗布する。これにより、上記パッド電極１０２上のレジスト材料のみが除去され、Ａｕ膜１０５の表面の一部が露出する。
次に、図３のステップＳ１０３で、Ａｕメッキを行う。つまり、上記Ａｕ膜１０５をメッキ液に浸漬し、Ａｕ膜１０５をメッキ用電極として用いて、図４Ｄに示すように、レジスト１０６から露出するＡｕ膜１０５上にＡｕバンプ１０７を形成する。なお、上記Ａｕバンプ１０７がバンプの一例である。
次に、図３のステップＳ１０４で、レジスト除去を行う。つまり、上記レジスト１０６を除去して、図４Ｅに示すような状態にする。これにより、上記Ａｕバンプ１０７と重ならないＡｕ膜１０５が露出する。
次に、図３のステップＳ１０５で、スパッタＡｕ膜除去を行う。 つまり、上記露出したＡｕ膜１０５をヨウ素溶液に浸漬して除去して、図４Ｆに示すように、Ａｕバンプ１０７下に位置するＡｕ膜２０５を得る。
次に、図３のステップＳ１０６で、スパッタＴｉＷ膜除去を行う。つまり、過酸化水素水溶液をエッチャントして用いて、Ａｕバンプ１０７と重ならないＴｉＷ膜１０４を除去して、図４Ｇに示すように、Ａｕ膜２０５下に位置するＴｉＷ膜２０４を得る。これにより、上記Ａｕバンプ１０７と重ならない表面保護膜１０３が露出する。このとき、上記表面保護膜の表面を分析すると、３０〜４５０ｎｇ／ｃｍ２のヨウ素が残留していた。
次に、図３のステップＳ１０７で、ヨウ素除去洗浄を行う。つまり、上記表面保護膜１０３の表面に残存するヨウ素を除去するための洗浄を行う。このとき、上記洗浄にＰＨ９のアルカリ現像液を用いる。なお、上記アルカリ現像液が薬液の一例である。
より具体的には、上記半導体素子１０１の全表面にＰＨ９のアルカリ現像液を滴下して１０分間放置した後、半導体素子１０１を回転させて、表面保護膜１０３の表面からアルカリ現像液を降り飛ばす。その後、上記表面保護膜１０３の表面に純水を滴下しながら、半導体素子１０１を回転させた状態を所定時間維持した後、純水の滴下を止め、表面保護膜１０３の表面から純水を振り飛ばして、表面保護膜１０３の表面を乾燥させた。
このように、上記アルカリ現像液によって、表面保護膜１０３の表面に残存するヨウ素を除去すると、表面保護膜１０３の表面に残留するヨウ素の濃度は３ｎｇ／ｃｍ２となった。
また、上記図３のステップＳ１０１〜Ｓ１０７を経た半導体素子１０１をテープ実装した場合、半導体素子１０１を動作させても、Ａｕバンプ１０７同士の間の電気的短絡は確認されなかった。
また、上記半導体素子１０１の表面におけるヨウ素の残留濃度が３００ｎｇ／ｃｍ２を超えると、Ａｕバンプ１０７同士の間の電気的短絡が起こった。
したがって、上記図３のステップＳ１０７では、ヨウ素の残留濃度が３００ｎｇ／ｃｍ２以下とすることにより、Ａｕバンプ１０７同士の間の電気的短絡を確実に防ぐことができる。
また、上記アルカリ現像液の代わりに、ハロゲン元素をＰＨ９以上ＰＨ１２以下のアルカリ性の薬液、または、５０℃以上７５℃以下の純水を用いても、半導体素子１０１の表面における残留濃度を３〜２０ｎｇ／ｃｍ２とすることができ、テープ実装後におけるＡｕバンプ１０７同士の間の電気的短絡を防ぐことができる。
すなわち、上記アルカリ現像液でなくても、ハロゲン元素を除去し得る液体であれば、その液体を用いてもよい。
また、上記半導体素子１０１の表面へのアルカリ現像液の供給は、滴下に制限されるわけではなく、滴下以外の方法で行ってもよい。
また、上記アルカリ現像液を滴下して放置する時間は、１０分間に限定されず、１０分以外の時間であってもよい。
上記実施の形態において、ヨウ素以外のハロゲン元素を含むエッチャントを用いて、Ａｕ膜１０５の一部を除去してもよい。
上記実施の形態では、図３に示すように、ステップＳ１０６のスパッタＴｉＷ膜除去を行った後に、ステップＳ１０７のヨウ素除去洗浄を行っていたが、図５に示すように、ステップＳ２０６のヨウ素除去洗浄を行った後に、ステップＳ２０７のスパッタＴｉＷ膜除去を行ってもよい。
なお、図５のステップＳ２０１〜Ｓ２０５は図３のステップＳ１０１〜Ｓ１０５と同じ処理を行い、また、図５のステップＳ２０６は図３のステップＳ１０７と同じ処理を行い、また、図５のステップＳ２０７は図３のステップＳ１０６と同じ処理を行うので、ステップＳ２０１〜Ｓ２０７の説明は省略する。
本発明の半導体製造装置の製造方法で製造された半導体装置は、例えば、電極配置のピッチが狭い大型ＴＦＴ液晶モニター用ドライバに用いることができる。
図１は本発明の半導体装置の製造方法を説明するための模式断面図である。 図２は本発明の半導体装置の製造方法を説明するための模式断面図である。 図３は本発明の一実施の形態の半導体装置の製造方法のフローチャートである。 図４Ａは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図４Ｂは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図４Ｃは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図４Ｄは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図４Ｅは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図４Ｆは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図４Ｇは上記実施の形態の半導体装置の製造方法の一工程の模式断面図である。 図５は本発明の他の実施の形態の半導体装置の製造方法のフローチャートである。
符号の説明
１，１０１ 半導体素子
２，１０２ パッド電極
３，１０３ 表面保護膜
４，１０４，２０４ ＴｉＷ膜
５，１０５，２０５ Ａｕ膜
６ フォトレジスト
７，１０７ Ａｕバンプ
８ リード
９ テープ
１０ 樹脂
１１ 空間
１２ Ａｕ

Claims (7)

  1. 電極パッドを表面に有する半導体素子を含む半導体装置の製造方法において、
    上記半導体素子の表面と上記パッド電極との上に金属膜を形成する工程と、
    上記金属膜上に、上記パッド電極と重なるように金属製のバンプを形成する工程と、
    上記パッド電極と重ならない上記金属膜をウェットエッチングで除去する工程と、
    上記金属膜が除去された領域のハロゲン元素を除去する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    上記金属膜はＡｕ膜を含むことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    上記金属膜をメッキ用電極として用いて、上記バンプを電解メッキ法で形成することを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    上記バンプをＡｕで形成することを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    上記ハロゲン元素をＰＨ９以上ＰＨ１２以下のアルカリ性の薬液で除去することを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    上記ハロゲン元素を５０℃以上７５℃以下の純水で除去することを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    上記ハロゲン元素の除去は、上記金属膜が除去された領域のハロゲン元素が３００ｎｇ／ｃｍ２以下となるように行うことを特徴とする半導体装置の製造方法。
JP2007102449A 2007-04-10 2007-04-10 半導体装置の製造方法 Pending JP2008262953A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007102449A JP2008262953A (ja) 2007-04-10 2007-04-10 半導体装置の製造方法
US12/098,610 US20090149014A1 (en) 2007-04-10 2008-04-07 Method for producing a semiconductor device
TW097112664A TW200908174A (en) 2007-04-10 2008-04-08 Manufacturing method of semiconductor device
CNA2008101003406A CN101286465A (zh) 2007-04-10 2008-04-10 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007102449A JP2008262953A (ja) 2007-04-10 2007-04-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008262953A true JP2008262953A (ja) 2008-10-30

Family

ID=39985233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007102449A Pending JP2008262953A (ja) 2007-04-10 2007-04-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20090149014A1 (ja)
JP (1) JP2008262953A (ja)
CN (1) CN101286465A (ja)
TW (1) TW200908174A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856458A (zh) * 2011-06-28 2013-01-02 夏普株式会社 光半导体元件以及光半导体元件的制造方法
JP2021052371A (ja) * 2018-12-19 2021-04-01 株式会社村田製作所 電子部品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP5394461B2 (ja) * 2011-06-28 2014-01-22 シャープ株式会社 光半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575740A (en) * 1967-06-08 1971-04-20 Ibm Method of fabricating planar dielectric isolated integrated circuits
US4375984A (en) * 1980-08-14 1983-03-08 Bahl Surinder K Recovery of gold from bromide etchants
US5431806A (en) * 1990-09-17 1995-07-11 Fujitsu Limited Oxygen electrode and temperature sensor
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
AU5935501A (en) * 2000-05-03 2001-11-12 Caliper Techn Corp Multi depth substrate fabrication processes
WO2002035602A1 (fr) * 2000-10-23 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Procede et dispositif de formation de bosses
US6800141B2 (en) * 2001-12-21 2004-10-05 International Business Machines Corporation Semi-aqueous solvent based method of cleaning rosin flux residue
DE102005004360A1 (de) * 2005-01-31 2006-08-17 Advanced Micro Devices, Inc., Sunnyvale Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
DE102005035772A1 (de) * 2005-07-29 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
US7320937B1 (en) * 2005-10-19 2008-01-22 The United States Of America As Represented By The National Security Agency Method of reliably electroless-plating integrated circuit die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856458A (zh) * 2011-06-28 2013-01-02 夏普株式会社 光半导体元件以及光半导体元件的制造方法
JP2021052371A (ja) * 2018-12-19 2021-04-01 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US20090149014A1 (en) 2009-06-11
TW200908174A (en) 2009-02-16
CN101286465A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
JP2010079302A (ja) 液晶表示装置のアレイ基板の製造方法
JP2007019161A (ja) パターン形成方法及び被膜形成装置
JP2008262953A (ja) 半導体装置の製造方法
JP2006209121A (ja) フォトレジストストリッパー組成物及びこれを用いた半導体素子の製造方法
CN104600024B (zh) 半导体装置及其制造方法
JP2008004880A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP4840020B2 (ja) 基板の処理方法
KR100785107B1 (ko) 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법
JP2005163070A (ja) エッチング液およびエッチング方法
CN110337710B (zh) 用于铂图案化的牺牲层
CN104078413B (zh) 接触孔的制造方法
CN103996626B (zh) 引线孔的返工方法
CN108535963B (zh) 边缘曝光装置、晶圆结构及其形成方法
JP2010062175A (ja) 半導体装置の製造方法
JP2019087768A (ja) 半導体装置
JP2005197455A (ja) 半導体デバイス製造プロセスにおける現像処理方法およびこれを実施する現像処理装置
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
JP2008244323A (ja) ステンシルマスク
KR100641518B1 (ko) 반도체 패턴 공정에서의 현상 방법
KR20050034952A (ko) 금속배선 형성을 위한 에천트 및 이를 이용한 금속배선형성방법
JP2001027812A (ja) 基板表面のレジストまたは異物の除去方法
JP2006253437A (ja) 半導体装置の製造方法
JP6255334B2 (ja) フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法
US8962403B2 (en) Manufacturing method for switch and array substrate using etching solution comprising amine
JP4971960B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208