JP2021052371A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2021052371A
JP2021052371A JP2019227235A JP2019227235A JP2021052371A JP 2021052371 A JP2021052371 A JP 2021052371A JP 2019227235 A JP2019227235 A JP 2019227235A JP 2019227235 A JP2019227235 A JP 2019227235A JP 2021052371 A JP2021052371 A JP 2021052371A
Authority
JP
Japan
Prior art keywords
layer
thickness
electrode
electronic component
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019227235A
Other languages
English (en)
Inventor
隆太 山田
Ryuta Yamada
隆太 山田
豊田　泰之
Yasuyuki Toyoda
泰之 豊田
正晴 藤屋
Masaharu Fujiya
正晴 藤屋
徹 竹下
Toru Takeshita
徹 竹下
島田　昌明
Masaaki Shimada
昌明 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2021052371A publication Critical patent/JP2021052371A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02826—Means for compensation or elimination of undesirable effects of adherence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02944—Means for compensation or elimination of undesirable effects of ohmic loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H03H9/14541—Multilayer finger or busbar electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H2003/0071—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of bulk acoustic wave and surface acoustic wave elements in the same process

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】低損失であり、Ａｕ層とＡｕバンプとの接合強度の低下が生じ難い、電子部品を提供する。【解決手段】配線電極９上にパッド電極１２が設けられており、パッド電極１２上にＡｕバンプ４が設けられており、配線電極９の最上層が第１のＴｉ層８であり、パッド電極１２の最上層がＡｕ層１１であり、平面視で少なくともＡｕバンプ４と重なる部分における第１のＴｉ層８の厚みが、平面視でＡｕバンプ４と重ならない部分の内の少なくとも一部のＴｉ層の厚みより大きい、電子部品１。【選択図】図１

Description

本発明は、配線電極上に、パッド電極及びＡｕバンプが積層されている構造を有する電子部品に関する。
下記の特許文献１には、配線電極上に、パッド電極及びＡｕバンプが積層されている構造が示されている。ここでは、配線電極の最上層がＴｉからなる。配線電極上に設けられたパッド電極は、下から順に、Ｔｉ層、Ｐｔ層及びＡｕ層を有する。Ａｕ層上に、Ａｕバンプが接合されている。
特開２００２−１００９５１号公報
特許文献１に記載の電子部品では、配線電極の最上層に位置しているＴｉ層が厚いと、配線電極の抵抗値が高くなる。そのため、損失が大きくなるという問題があった。他方、配線電極の最上層のＴｉ層が薄いと、Ａｕ層上にＴｉが析出する量が多くなることを本願発明者は見出した。そのため、Ａｕ層とＡｕバンプとの接合強度が低くなることがあった。
本発明の目的は、低損失であり、かつＡｕ層とＡｕバンプとの接合強度の低下が生じ難い、電子部品を提供することにある。
本発明に係る電子部品は、配線電極と、前記配線電極上に設けられたパッド電極と、前記パッド電極上に設けられたＡｕバンプとを備え、前記配線電極の最上層が第１のＴｉ層であり、前記パッド電極の最上層がＡｕ層であり、平面視で、少なくともＡｕバンプと重なる部分における前記第１のＴｉ層の厚みが、平面視で前記Ａｕバンプと重ならない部分の内の少なくとも一部の前記第１のＴｉ層の厚みよりも大きい。
本発明によれば、低損失であり、Ａｕ層とＡｕバンプとの接合強度が十分に高い電子部品を提供することができる。
本発明の第１の実施形態に係る電子部品の要部を説明するための正面断面図である。 本発明の第１の実施形態の電子部品を説明するための正面断面図である。 第１のＴｉ層の厚みが０ｎｍであり、第１のＴｉ層が設けられていない比較例の弾性波装置における電極積層構造を示すＥＤＸ写真である。 （ａ）は、第１のＴｉ層の厚みが５０ｎｍである実施例の電子部品における電極積層構造のＥＤＸ写真であり、（ｂ）は、Ｔｉのみを析出したときのＥＤＸ写真である。 （ａ）は、第１のＴｉ層の厚みが２００ｎｍである実施例の電子部品における電極積層構造のＥＤＸ写真であり、（ｂ）は、Ｔｉのみを析出したときのＥＤＸ写真である。 （ａ）は、第１のＴｉ層の厚みが３００ｎｍである実施例の電子部品における電極積層構造のＥＤＸ写真であり、（ｂ）は、Ｔｉのみを析出したときのＥＤＸ写真である。 第１の実施形態の電子部品の変形例を説明するための正面断面図である。 第１の実施形態の電子部品の他の変形例を説明するための正面断面図である。 第１の実施形態の電子部品のさらに他の変形例を説明するための正面断面図である。 本発明の電子部品における電極積層構造の製造方法を説明するための正面断面図である。 本発明の電子部品における電極積層構造の製造方法を説明するための正面断面図であり、レジストを形成した状態を示す図である。 本発明の電子部品における電極積層構造を形成する工程において、Ａｕ層を削った工程と、第１のＴｉ層の一部をエッチングにより除去した後の状態を示す正面断面図である。 図１２に示す工程を経て得られた電子部品の電極構造を示す正面断面図である。 第２の実施形態に係る電子部品の電極積層構造を説明するための正面断面図である。 第３の実施形態に係る電子部品の電極積層構造を説明するための正面断面図である。 第２の実施形態についての実施例１の電極積層構造のＳＴＥＭ写真である。 第３の実施形態についての実施例２の電極積層構造のＳＴＥＭ写真である。 第４の実施形態に係る電子部品の要部を説明するための正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
図１は、本発明の第１の実施形態の電子部品の要部を説明するための正面断面図であり、図２は、この電子部品を説明するための正面断面図である。図２に示すように、電子部品１は、基板２を有する。基板２上に機能電極３が設けられている。機能電極３は、電子部品１を電子部品として機能させるための電極である。上記基板２及び機能電極３の組み合わせは特に限定されず、例えば基板２として圧電基板を用い、機能電極３としてＩＤＴ電極を用いることができる。この場合には、電子部品１として弾性波装置を構成することができる。もっとも、本発明において基板２及び機能電極３は、特に限定されるものではない。
電子部品１では、プリント回路基板などに面実装するために、Ａｕバンプ４が設けられている。より具体的には、基板２上に配線電極９が設けられている。図２では、配線電極９は、機能電極３と分離されているが、図示されていない部分において、機能電極３に電気的に接続されている。配線電極９上に、パッド電極１２が設けられている。パッド電極１２上に、Ａｕバンプ４が接合されている。
平面視において、パッド電極１２よりも配線電極９が大きく、配線電極９は、パッド電極１２の外側に位置している部分を有する。
配線電極９の最上層は、第１のＴｉ層８である。本実施形態では、配線電極９は、第３のＴｉ層５、Ａｌ層６、ＡｌＣｕ層７及び第１のＴｉ層８を有する。ＡｌＣｕ層７の材料は、Ａｌを主体とするＡｌＣｕ合金である。この合金の組成比は特に限定されないが、本実施形態では、Ａｌ１００重量％に対し、１０重量％のＣｕが含まれているＡｌＣｕ合金が用いられている。
また、本実施形態では、パッド電極１２は、第２のＴｉ層１０と、第２のＴｉ層１０上に積層されたＡｕ層１１とを有する。Ａｕ層１１は、Ａｕからなるため、Ａｕバンプ４を接合した場合、両者の接合強度は十分に高い。
Ａｌ層６及びＡｌＣｕ層７により導電性が高められている。第１のＴｉ層８は、ＡｌＣｕ層７やＡｌ層６からのＡｌのパッド電極１２側への拡散を抑制するために設けられている。
もっとも、第１のＴｉ層８の厚みが厚いと、損失が大きくなる。そこで、第１のＴｉ層８において、Ａｕバンプ４と重ならない部分の少なくとも一部の厚みが、Ａｕバンプ４と重なる部分における第１のＴｉ層８の厚みよりも薄くされている。より具体的には、第１のＴｉ層８において、上面に段差Ａが設けられている。この段差Ａは、特に限定されないが、本実施形態では、パッド電極１２の外周縁に連なるように設けられている。この段差Ａの外側、すなわちパッド電極１２の外側に位置している第１のＴｉ層８部分の厚みが薄くされている。それによって、抵抗損失の増大の抑制が図られている。
他方、本願発明者は、配線電極９の最上層に位置する第１のＴｉ層８の厚みが薄いと、パッド電極１２の上面、すなわちＡｕ層１１の上面に多くのＴｉが析出することを見出した。逆に、第１のＴｉ層８の厚みが厚いと、パッド電極１２の上面、すなわちＡｕ層１１の上面におけるＴｉの析出が少なくなることを見出した。これを、以下の実験例に基づき説明する。
基板２としてＬｉＮｂＯ３基板を用い、以下の配線電極９及びパッド電極１２を真空蒸着法により成膜し、電極積層構造を得た。この場合、成膜後に、２７５℃の温度で、１時間程度の熱処理が行われている。
（実験例１）
配線電極９：
第３のＴｉ層５の膜厚：１００ｎｍ
Ａｌ層６の膜厚：１２００ｎｍ
ＡｌＣｕ層７の膜厚：１０００ｎｍ
第１のＴｉ層８の段差Ａの内側の膜厚：０ｎｍ、５０ｎｍ、２００ｎｍまたは３００ｎｍ
段差Ａの外側における第１のＴｉ層８の膜厚：０ｎｍ、３０ｎｍ、１８０ｎｍまたは２８０ｎｍ
パッド電極１２：
第２のＴｉ層１０の膜厚：１５０ｎｍ
Ａｕ層１１の膜厚：２５０ｎｍ
上記のように、第１のＴｉ層８の段差Ａの内側の膜厚を、０ｎｍ、５０ｎｍ、２００ｎｍまたは３００ｎｍとした。この場合、０ｎｍとは、第１のＴｉ層８が設けられていないことを意味する。従って、段差Ａの内側の膜厚が０ｎｍである構造は、比較例である。
図３は、この比較例の電極積層構造のＥＤＸ写真である。図４（ａ）、図５（ａ）、及び図６（ａ）は、それぞれ、第１のＴｉ層８の段差Ａの内側の部分の膜厚が、５０ｎｍ、２００ｎｍまたは３００ｎｍの場合の電極積層構造のＥＤＸ写真である。また、図４（ｂ）、図５（ｂ）及び図６（ｂ）は、Ｔｉのみを析出したときのＥＤＸ写真である。
ＥＤＸ写真はカラーで撮影されているが、図３〜図６では、モノクロ写真で示す。成膜後に熱が加わるため、第１のＴｉ層８及び第２のＴｉ層１０中のＴｉが、パッド電極１２のＡｕ層１１の上面に析出している。特に、矢印で示すように、第１のＴｉ層８の膜厚が５０ｎｍである場合、Ａｕ層１１上におけるＴｉ析出量が多いことがわかる。他方、図５（ｂ）及び図６（ｂ）に示すように、第１のＴｉ層８の膜厚が厚くなるにつれて、Ｔｉの析出量が少なくなっていることがわかる。このように、第１のＴｉ層８の厚みが厚くなると、Ａｕ層１１上に析出するＴｉ量が少なくなる理由は明確ではない。本願発明者は、第１のＴｉ層８の厚みを厚くすれば、図６（ｂ）に示すように、Ａｕ層１１上に析出するＴｉ量が飛躍的に少なくなることを実験的に見出したものである。
よって、第１のＴｉ層８の、少なくともＡｕバンプ４と重なる部分において、第１のＴｉ層８の厚みを相対的に厚くすることにより、Ａｕ層１１上に析出するＴｉの量を少なくすることができる。そのため、Ａｕバンプ４とＡｕ層１１との接合強度を高めることができる。
従って、１）第１のＴｉ層８の相対的に厚みの薄い部分を設けることにより低損失化を図ることができ、かつ２）上記のように、Ａｕバンプ４と重なる部分においては、第１のＴｉ層８の厚みを相対的に厚くすることにより、Ａｕバンプ４とＡｕ層１１との接合強度を高めることができる。
本実施例においては配線電極９にＡｌ層６とＡｌＣｕ層７を用いたが、図７に示すように、Ａｌ層６とＡｌＣｕ層７の代わりにそれぞれ第１のＡｌＣｕ層（Ｃｕ濃度１％）、第２のＡｌＣｕ層（Ｃｕ濃度１０％）を用いてもよい。また、図８に示すように、第１のＡｌＣｕ層（Ｃｕ濃度１０％）、第２のＡｌＣｕ層（Ｃｕ濃度１０％）を用いても良い。
さらに、図９に示すように第１のＡｌＣｕ層と第２のＡｌＣｕ層がそれぞれ基板２から離れるほどＣｕ濃度が高くなっていても良い。
本発明においては、好ましくは、第１のＴｉ層８の厚みは、第２のＴｉ層１０の厚みよりも大きくされる。この場合、第１のＴｉ層８の厚みとは、第１のＴｉ層８において、少なくともＡｕバンプ４と重なる部分の厚み、より好ましくは、Ａｕ層１１と重なる部分の厚みとなる。第１のＴｉ層８の厚みが、第２のＴｉ層１０の厚みより小さいときはＡｕ層１１上へのＴｉの析出量が大きくなってしまうが、第１のＴｉ層８の厚みが、第２のＴｉ層１０の厚みより大きいときはＡｕ層１１上へのＴｉの析出量を少なくすることができる。
なお、段差Ａの外側では、第１のＴｉ層８の厚みは薄くなっている。この厚みが相対的に薄い部分はＡｕ層１１と重なっていない。従って、この厚みが相対的に薄い部分の存在は、Ａｕ層１１の上面へのＴｉ析出量の減少を阻害するものではない。
また、図３の比較例では、最上部のＡｕ層１１の一部が、Ｔｉ層を貫通し、ＡｌＣｕ層７に至っている部分がかなり存在している。すなわち、Ａｕ層１１のＡｕが下方のＡｌＣｕ層７に至り、ＡｕＡｌ合金化が進行していると考えられる。
これに対して、図４〜図６では、Ａｕ層１１のＡｕが下方のＡｌＣｕ層７に至っていないことがわかる。すなわち、第１のＴｉ層８が設けられていることにより、第１のＴｉ層８により、Ａｕの拡散防止効果が高められている。従って、Ａｕ層１１の合金化を抑制し得ることがわかる。これは、第１のＴｉ層８上に第２のＴｉ層１０が積層されていることによると考えられる。すなわち、第１のＴｉ層８上に第２のＴｉ層１０が直接積層されているため、結晶状態の界面が形成され、Ａｕの第１のＴｉ層８及び第２のＴｉ層１０内への拡散が抑制されていると考えられる。
加えて、第１のＴｉ層８上に直接第２のＴｉ層１０が積層されているため、異種金属挿入による表面荒れも抑制される。従って、パッド電極１２の上面、すなわちＡｕ層１１の上面の表面平滑性も高められる。よって、Ａｕバンプ４とＡｕ層１１との接合強度も十分大きくなる。
本発明の電子部品における電極積層構造の製造方法は特に限定されないが、一例を、図１０〜図１３を参照して説明する。
図１０に示すように、ＬｉＮｂＯ３基板上に、第３のＴｉ層５、ＡｌＣｕ層７及びＴｉ層８Ａをこの順序で成膜した。ここでは、Ｔｉ層８Ａに段差Ａは設けられていない。
次に、配線電極９上に、第２のＴｉ層１０及びＡｕ層１１Ａを積層し、パッド電極１２を形成した。なお、成膜は真空蒸着法で行った。この場合、室温〜３５０℃の温度に、０〜５時間程度の時間の熱処理が伴った。各層の膜厚は、以下の通りとした。
第３のＴｉ層５：１００ｎｍ
ＡｌＣｕ層７の膜厚：２６００ｎｍ
Ｔｉ層８Ａの膜厚：４５０ｎｍ
第２のＴｉ層１０の膜厚：１５０ｎｍ
Ａｕ層１１Ａの膜厚：１５０ｎｍ
次に、図１０に示すように、上記電極積層構造を保護膜４１で被覆した。この保護膜４１としては、７０ｎｍの膜厚のＳｉＮ膜を設けた。しかる後、図１１に示すように、レジスト層４２を設けた。しかる後、レジスト層４２で覆われていない部分の保護膜４１をエッチングにより除去した。このエッチングに際し、Ａｕ層１１Ａの表面がエッチングされて、Ａｕ層１１Ａの厚みが薄くなるようにエッチングを施した。このようにして、図１２に示すＡｕ層１１を形成した。図１２において削られたＡｕ層部分を一点鎖線Ｂで示す。Ａｕ層１１の膜厚は、１５０ｎｍよりも薄くなっている。
また、上記Ａｕ層１１を形成するためのエッチングと同様にして、Ｔｉ層８Ａの上面に露出している部分もエッチングし、図１２に示す段差を設けた。エッチングにより除された部分を一点鎖線Ｃで示す。この段差を設けて、第１のＴｉ層８を形成した。このようにして、図１３に示す電子部品５１を得た。
上記段差を有するように、Ｔｉ層８Ａをエッチングする工程は、上記Ａｕ層１１を形成するためのエッチング工程と同時に行ってもよく、さらにレジストを付与し、別工程で行ってもよい。
上記製造方法は、本発明の電子部品における電極積層構造の製造方法の一例であり、この製造方法に限定されるものではない。
図１４は、第２の実施形態に係る電子部品の電極積層構造を説明するための正面断面図であり、図１５は、第３の実施形態に係る電子部品の電極積層構造を説明するための正面断面図である。
図１４に示すように、第２の実施形態の電子部品２１では、ＬｉＮｂＯ３からなる基板２上に、配線電極９及びパッド電極１２が積層されている。配線電極９は、最上部に第１のＴｉ層８を有する。パッド電極１２は最下層に第２のＴｉ層１０を有する。パッド電極１２では第２のＴｉ層１０上にＡｕ層１１が積層されている。
配線電極９では、第３のＴｉ層５上にＡｌＣｕ層７及び第１のＴｉ層８がこの順序で積層されている。従って、第１の実施形態におけるＡｌ層６は積層されていない。電子部品２１の電極積層構造は上記の点を除いては、第１の実施形態の電子部品１における電極積層構造と同様である。ここでも、第１のＴｉ層８に段差Ａが設けられている。従って、第１のＴｉ層８のパッド電極１２の外側において、第１のＴｉ層８の厚みが薄くされている。
Ａｕバンプ４は、パッド電極１２上に接合されている。
図１５に示す第３の実施形態の電子部品３１では、配線電極９では、基板２側から順に、第３のＴｉ層５、ＡｌＣｕ層７、第４のＴｉ層３２、Ｐｔ層３３及び第１のＴｉ層８がこの順序で積層されている。その他の構成は、電子部品３１は、電子部品２１と同様である。ここで、第４のＴｉ層３２は、Ｐｔ層３３とＡｌＣｕ層７との間の拡散防止層として設けられている。
第２，第３の実施形態の電子部品２１，３１においても、第１のＴｉ層８に段差が設けられている。従って、パッド電極１２の外側で、第１のＴｉ層８の厚みが薄くなっているため、低損失化を図ることができる。また、Ａｕバンプ４と重なる部分において、第１のＴｉ層８の厚みが相対的に厚くされている。従って、第１の実施形態の場合と同様に、ＴｉのＡｕ層１１の表面における析出量を少なくすることができる。それによって、Ａｕバンプ４とＡｕ層１１との接合強度を高めることができる。
そして、第２の実施形態及び第３の実施形態のいずれにおいても、第１のＴｉ層８上に、第２のＴｉ層１０が直接積層されているため、Ａｕの第２のＴｉ層１０及び第１のＴｉ層８内への拡散を効果的に抑制することができる。従って、Ａｕ層１１とＡｕバンプ４との接合強度を高めることができる。
もっとも、第２の実施形態の電子部品２１では、第３の実施形態の電子部品３１よりも、Ａｕバンプ４とＡｕ層１１との接合強度をより効果的に高めることができる。これは、第２の実施形態の電子部品２１がＰｔ層３３を有しないことによる。これを、具体的な実験例に基づき説明する。
図１６は、第２の実施形態についての実施例１の電極積層構造のＳＴＥＭ写真である。図１７は、第３の実施形態についての実施例２の電極積層構造のＳＴＥＭ写真である。実施例１及び実施例２の積層構造の膜厚は以下の通りとした。
（実施例１）
配線電極９：第３のＴｉ層５の膜厚：１０ｎｍ
ＡｌＣｕ層７の膜厚：２６００ｎｍ
第１のＴｉ層８の段差Ａの内側の膜厚：４５０ｎｍ
段差Ａの外側における第１のＴｉ層８の膜厚：４３０ｎｍ
パッド電極１２：第２のＴｉ層１０の膜厚：１５０ｎｍ
Ａｕ層１１の膜厚：１５０ｎｍ
（実施例２）
配線電極９：第３のＴｉ層５の膜厚：１０ｎｍ
ＡｌＣｕ層７の膜厚：２６００ｎｍ
第１のＴｉ層８の段差Ａの内側の膜厚：１５０ｎｍ
段差Ａの外側における第１のＴｉ層８の膜厚：１２０ｎｍ
Ｐｔ層３３の膜厚：１００ｎｍ
第４のＴｉ層３２の膜厚：３００ｎｍ
パッド電極１２：第２のＴｉ層１０の膜厚：１５０ｎｍ
Ａｕ層１１の膜厚：１５０ｎｍ
従って、実施例２では、第１のＴｉ層８と、第４のＴｉ層３２の膜厚の合計は４５０ｎｍであり、実施例１の第１のＴｉ層８の膜厚４５０ｎｍと同等である。
図１６では、Ａｕ層１１の表面が比較的平滑であるのに対し、図１７では、Ａｕ層１１の表面がかなり荒れていることがわかる。
上記実施例１及び実施例２における表面粗さを、ＪＩＳ−Ｒ１６８３に基づき測定した。その結果、実施例１では、表面粗さＲａ値は８．１ｎｍであるのに対し、実施例２では、表面粗さＲａ値は２０．４ｎｍであった。
従って、上記のように、第１のＴｉ層８中に、Ｐｔ層３３のような異種金属層を設けないことがより望ましいことがわかる。それによって、Ａｕ層の表面平滑性が高められ、Ａｕバンプ４とＡｕ層１１との接合強度がより一層高められる。加えて、配線電極９中のＡｌと、パッド電極１２中のＡｕとの拡散もむしろ効果的に抑制される。それによっても、Ａｕ層１１とＡｕバンプ４との接合強度を高めることができる。
図１８は、第４の実施形態に係る電子部品の要部を示す正面断面図である。電子部品６１では、第１のＴｉ層８にテーパーが付与されている。この第１のＴｉ層の構造を除いては、電子部品６１は、電子部品１と同様である。
図１８に示すように、第１のＴｉ層８には、配線電極９側からパッド電極１２側に向かうにつれて、細くなるように、テーパーが付与されている。このテーパーが付与されている部分は、パッド電極１２の外側の第１のＴｉ層８部分である。従って、テーパーが付与されていることにより、平面視において、パッド電極１２の外側における第１のＴｉ層８の厚みよりも、Ａｕバンプ４と重なっている部分における第１のＴｉ層８の厚みが大きくされている。従って、第４の実施形態の電子部品６１においても、低損失であり、かつＡｕ層１１とＡｕバンプ４との接合強度の低下は生じがたい。
１…電子部品
２…基板
３…機能電極
４…Ａｕバンプ
５…第３のＴｉ層
６…Ａｌ層
７…ＡｌＣｕ層
８…第１のＴｉ層
８Ａ…Ｔｉ層
９…配線電極
１０…第２のＴｉ層
１１…Ａｕ層
１１Ａ…Ａｕ層
１２…パッド電極
２１…電子部品
３１…電子部品
３２…第４のＴｉ層
３３…Ｐｔ層
４１…保護膜
４２…レジスト層
５１，６１…電子部品

Claims (9)

  1. 配線電極と、
    前記配線電極上に設けられたパッド電極と、
    前記パッド電極上に設けられたＡｕバンプとを備え、
    前記配線電極の最上層が第１のＴｉ層であり、
    前記パッド電極の最上層がＡｕ層であり、
    平面視で、少なくともＡｕバンプと重なる部分における前記第１のＴｉ層の厚みが、平面視で前記Ａｕバンプと重ならない部分の内の少なくとも一部の前記第１のＴｉ層の厚みよりも大きい、電子部品。
  2. 平面視において、前記パッド電極よりも、前記配線電極が大きく、平面視で前記パッド電極の外側に位置している前記第１のＴｉ層の少なくとも一部の厚みよりも、前記Ａｕバンプと重なっている部分における前記第１のＴｉ層の厚みが大きい、請求項１に記載の電子部品。
  3. 平面視において、前記パッド電極の外側における前記第１のＴｉ層の厚みよりも、前記Ａｕバンプと重なっている部分における前記第１のＴｉ層の厚みが大きい、請求項２に記載の電子部品。
  4. 前記第１のＴｉ層に、前記配線電極側から前記パッド電極側に至るにつれて細くなるように前記パッド電極の外側においてテーパーが付与されており、前記パッド電極の外側における前記第１のＴｉ層の厚みより、前記Ａｕバンプと重なっている部分における前記第１のＴｉ層の厚みが大きくされている、請求項３に記載の電子部品。
  5. 前記第１のＴｉ層に段差が設けられており、平面視において前記段差の内側の厚みに比べて、前記段差の外側の厚みが薄くされている、請求項１〜４のいずれか１項に記載の電子部品。
  6. 前記配線電極がＡｌ層を有し、
    前記パッド電極が第２のＴｉ層を有し、前記第２のＴｉ層が、前記配線電極の前記第１のＴｉ層上に積層されている、請求項１〜５のいずれか１項に記載の電子部品。
  7. 前記第２のＴｉ層が、前記第１のＴｉ層上に直接積層されている、請求項６に記載の電子部品。
  8. 前記配線電極の前記第１のＴｉ層の厚みが、前記パッド電極の前記第２のＴｉ層の厚みよりも薄い、請求項１〜７のいずれか１項に記載の電子部品。
  9. 前記配線電極の前記第１のＴｉ層の厚みが、前記パッド電極の前記第２のＴｉ層の厚みよりも厚い、請求項１〜７のいずれか１項に記載の電子部品。
JP2019227235A 2018-12-19 2019-12-17 電子部品 Pending JP2021052371A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018236994 2018-12-19
JP2018236994 2018-12-19
JP2019170015 2019-09-19
JP2019170015 2019-09-19

Publications (1)

Publication Number Publication Date
JP2021052371A true JP2021052371A (ja) 2021-04-01

Family

ID=71097896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019227235A Pending JP2021052371A (ja) 2018-12-19 2019-12-17 電子部品

Country Status (4)

Country Link
US (1) US11005445B2 (ja)
JP (1) JP2021052371A (ja)
KR (1) KR102353680B1 (ja)
CN (1) CN111341743B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100846A (ja) * 1998-09-17 2000-04-07 Fujitsu Ltd バンプおよびその製造方法
JP2002100951A (ja) * 2000-07-19 2002-04-05 Murata Mfg Co Ltd 表面波装置
JP2005150440A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2008262953A (ja) * 2007-04-10 2008-10-30 Sharp Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244414A (ja) * 2007-02-27 2008-10-09 Opnext Japan Inc 半導体光装置
JP5032187B2 (ja) 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8263878B2 (en) 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
CN101810063B (zh) 2008-09-30 2012-10-10 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
JP5262553B2 (ja) 2008-10-14 2013-08-14 株式会社村田製作所 弾性波装置
WO2015178227A1 (ja) * 2014-05-20 2015-11-26 株式会社村田製作所 弾性波デバイス及びその製造方法
JP6401285B2 (ja) * 2014-09-26 2018-10-10 東芝ホクト電子株式会社 発光モジュールの製造方法
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100846A (ja) * 1998-09-17 2000-04-07 Fujitsu Ltd バンプおよびその製造方法
JP2002100951A (ja) * 2000-07-19 2002-04-05 Murata Mfg Co Ltd 表面波装置
JP2005150440A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2008262953A (ja) * 2007-04-10 2008-10-30 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US11005445B2 (en) 2021-05-11
CN111341743A (zh) 2020-06-26
CN111341743B (zh) 2024-04-16
KR20200076621A (ko) 2020-06-29
US20200204152A1 (en) 2020-06-25
KR102353680B1 (ko) 2022-01-19

Similar Documents

Publication Publication Date Title
US10424715B2 (en) Elastic wave device and manufacturing method for same
JP4611943B2 (ja) 半導体装置
JP5842415B2 (ja) 半導体装置及びその製造方法
JP2003031576A (ja) 半導体素子及びその製造方法
JP6406975B2 (ja) 半導体素子および半導体装置
JP2006352430A (ja) 圧電デバイスとその製造方法
US20190058453A1 (en) Elastic wave device
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
JP4604641B2 (ja) 半導体装置
JP2021052371A (ja) 電子部品
JP2010081086A (ja) 弾性波装置及びその製造方法
JP6884062B2 (ja) 配線基板
US20100116531A1 (en) Component with Mechanically Loadable Connecting Surface
JP6029829B2 (ja) 弾性波デバイス
JPH03101234A (ja) 半導体装置の製造方法
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP5561057B2 (ja) 電子部品及びその製造方法
US11985903B2 (en) Wiring electrode
US20050046307A1 (en) Surface acoustic wave device and method for manufacturing the same
JP4387731B2 (ja) 薄膜多層基板の製造方法
JPH05114599A (ja) 半導体装置及びその製造方法
JPS61156825A (ja) 半導体装置
JP2003100800A (ja) シリコンチップの電極構造
JP2000299349A (ja) 半導体装置の製造方法
JPH0357222A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231128