CN102856458A - 光半导体元件以及光半导体元件的制造方法 - Google Patents

Abstract

本发明提供光半导体元件以及光半导体元件的制造方法。光半导体元件(10)包括：第1半导体层(12)，由第1导电型的半导体组成；第2半导体层(13)，由第2导电型的半导体组成，并且在第1半导体层的上面的一部分上形成；第1电极(14a)，在第1半导体层的上面中的另一部分上形成；第2电极(14b)，在第2半导体层的上面形成，并且具有位于比第1电极的上面还要高的位置的上面；第1连接电极(52)，在第1电极的上面形成；第2连接电极(51)，在第2电极的上面形成；以及保护膜(15)，是覆盖第1半导体层的表面和第2半导体层的表面的绝缘性的保护膜，并且具有使第1半导体层的表面的一部分露出的开口部(21)。

Description

光半导体元件以及光半导体元件的制造方法

技术领域

本发明涉及具有适合倒装片(flip chip)安装的连接电极的光半导体元件、以及光半导体元件的制造方法。

背景技术

以白色化的实现以及发光效率的急速上升等的技术性发展为背景，发光二极管(LED)被广泛且普遍地使用。作为例子可举出一般家庭用的照明以及汽车用的头灯等。

从发光效率、制造效率以及制造成本等的观点来看，当前成为主流的LED的构造为如下的构造。在绝缘性透明基板(蓝宝石(sapphire)基板等)上层叠n型以及p型的氮化镓系列化合物半导体。然后，通过腐蚀(etching)p型层的一部分从而形成n型层以及p型层的表面具有高度差的状态。在n型层以及p型层的表面上形成电极，并进行倒装片封装。从LED射出的光透过绝缘性透明基板而照射。

对于LED而言，p极以及n极的导通状态均匀对于减少功耗以及提高持久性都很重要。因此，在进行倒装片封装的LED中，连接电极的形成技术是重要的技术。在专利文献1中公开了通过真空蒸镀法和剥离，在具有高度差的LED芯片上形成电极的技术。在专利文献2中公开了利用无电解质电镀在具有高度差的光半导体元件上形成电极的技术。

[专利文献1]日本公开特许公报“特开平9-232632号公报(1997年9月5日公开)”

[专利文献2]日本公开特许公报“特开2004-103975号公报(2004年4月2日公开)”

[专利文献3]日本公开特许公报“特开平10-64953号公报(1998年3月6日公开)”

但是，由于专利文献1和2都形成膜厚度相同的电极，因此无法消除LED以及光半导体元件具有的高度差。因而，采用以下方法：形成膜厚度较厚的电极从而在倒装片封装时挤压电极，或者，利用相对于上述高度差更大的锡球来吸收高度差等。在这些方法中，虽然能够吸收上述高度差而进行倒装片封装，但无法让导通状态均匀。

另一方面，在专利文献3中公开了利用在进行电镀时所形成的电镀层的厚度与开口直径之间存在相关关系的情况的技术。在表面高度不同的半导体基板中，通过改变支柱(pillar)形成部的开口直径，从而形成高度不同的支柱。由此，抵消半导体基板表面上的高度差而进行倒装片封装。但是，在该技术中，虽然能够吸收半导体基板表面上的高度差，但是为了吸收半导体基板表面上的高度差，导致导电性支柱(连接电极)受到制约。

发明内容

本发明鉴于上述课题而完成，其目的在于提供一种具有适合倒装片封装的相互之间没有高度差的第1连接电极以及第2连接电极的光半导体元件。此外，本发明的其他目的在于提供一种光半导体元件的制造方法，其能够在各个连接电极的尺寸不受制约的前提下形成适合倒装片封装的相互之间没有高度差的第1连接电极以及第2连接电极。

本发明的一个方式的光半导体元件，为了解决上述课题，其特征在于，包括：

第1半导体层，由第1导电型的半导体组成；

第2半导体层，由第2导电型的半导体组成，并且在上述第1半导体层的上面的一部分上形成；

第1电极，在上述第1半导体层的上面中的另一部分上形成；

第2电极，在上述第2半导体层的上面形成，并且具有位于比上述第1电极的上面还要高的位置的上面；

第1连接电极，在上述第1电极的上面形成；

第2连接电极，在上述第2电极的上面形成；以及

保护膜，是覆盖上述第1半导体层的表面和上述第2半导体层的表面的绝缘性的保护膜，并且具有使上述第1半导体层的表面的一部分露出的开口部。

本发明的一个方式的光半导体元件的制造方法，为了解决上述课题，其特征在于，包括：

在光半导体基板的上面的整体面上形成导电性的电流薄膜的工序，其中，该光半导体基板包括：基板；第1半导体层，在该基板的上面形成，并且由第1导电型的半导体组成；第2半导体层，由第2导电型的半导体组成，并且在上述第1半导体层的上面的一部分上形成；第1电极，在上述第1半导体层的上面中的另一部分上形成；第2电极，在上述第2半导体层的上面形成，并且具有位于比上述第1电极的上面还要高的位置的上面；保护膜，是覆盖上述第1半导体层的表面和上述第2半导体层的表面的绝缘性的保护膜，并且具有使上述第1半导体层的表面的一部分露出的开口部；以及

在形成了上述电流薄膜之后，通过对上述光半导体基板进行电镀，从而在上述第1电极的上面形成第1连接电极，并且在上述第2电极的上面形成第2连接电极的工序。

根据上述结构，在本发明的一个方式的光半导体元件中，保护膜覆盖第1半导体层的表面和第2半导体层的表面。此外，保护膜具有使第1半导体层的表面的一部分露出的开口部。

在制造该结构的光半导体元件时，通过利用电镀从而形成第1连接电极以及第2连接电极。具体地说，在光半导体基板的上面的整体面上形成电流薄膜，接着形成在第1以及第2电极上开口的光致抗蚀剂图案，然后将电镀电流施加到光半导体元件。

这里，第1电极和电流薄膜直接导通。此外，与第1电极导通的第1半导体层通过保护膜的开口部与电流薄膜导通。由此，从第1电极向电流薄膜以及第1半导体层的双方流过电镀电流。

另一方面，第2电极与电流薄膜直接导通，但与第2电极导通的第2半导体层不会与电流薄膜导通。由此，从第2电极仅向电流薄膜流过电镀电流。

如上所述，在对光半导体基板进行电镀时，流过的电镀电流成为第1电极侧＞第2电极侧。其结果，通过控制流过光半导体元件的电镀电流的参数，能够形成吸收了第1电极和第2电极的高度差的、相互没有高度差的第1连接电极以及第2连接电极。这时，只要控制电镀电流的参数即可，因此第1连接电极以及第2连接电极的尺寸不受任何制约。

因此，根据本发明的一个方式的光半导体元件的制造方法，能够在各个连接电极的尺寸不受制约的前提下形成适合倒装片封装的相互没有高度差的第1连接电极以及第2连接电极。此外，根据本发明的一个方式的光半导体元件，能够实现具备了适合倒装片封装的相互没有高度差的第1连接电极以及第2连接电极的光半导体元件。

本发明的其他目的、特征以及优点通过以下所示的记载会变得清楚。此外，本发明的优点通过参照了附图的以下说明会变得明白。

本发明提供能够在各个连接电极的尺寸不受制约的前提下形成适合倒装片封装的相互没有高度差的第1连接电极以及第2连接电极的光半导体元件的制造方法。此外，根据本发明的一个方式的光半导体元件，能够实现具备了适合倒装片封装的相互没有高度差的第1连接电极以及第2连接电极的光半导体元件。

附图说明

图1是表示本发明的一实施方式的光半导体元件的概略的截面图。

图2的(a)～(g)是表示本发明的一实施方式的光半导体元件的制造方法的概略的截面图。

图3是表示在本发明的一实施方式的光半导体元件的制造方法中通过电镀来形成凸起(bump)时的电镀电流电路的等效电路的图。R_cf表示电流薄膜(current film)的电阻值、R₁表示第1导电型半导体层的电阻值、R_op表示开口部中的电流薄膜和第1导电型半导体层的连接电阻，并且，R_bath表示电镀液的电阻值。

图4是表示n极中的电镀率与p极中的电镀率之比的、脉冲周期依赖性的图。掏空的圆圈表示实测值。波状线是作为对实测值进行拟合的结果而得到的曲线。实线表示在利用了直流的电镀电流时所得到的电镀率比。

图5是表示通过直流电镀形成的凸起的形状的截面图。

图6是表示本发明的一实施方式的电镀率比的开口部的面积比依赖性的图。

图7是表示本发明的一实施方式的电镀率比的电流密度依赖性的图。

图8是表示测定了本发明的一实施方式的电流薄膜33的片状电阻和电镀率比之间的关系的实验结果的图。

图9是表示本发明的一实施方式的光半导体元件的概略的截面图。

图10的(a)～(g)是表示本发明的另一实施方式的光半导体元件的制造方法的概略的截面图。

标号说明

10 光半导体元件

11 蓝宝石基板(绝缘性透明基板)

12n 型层(第1导电型半导体层)

13p 型层(第2导电型半导体层)

14an 极电极(第1电极)

14bp 极电极(第2电极)

15 保护膜

21 开口部

22 沟

30 阴极

31 下层电流薄膜

32 上层电流薄膜

33 电流薄膜

41 光致抗蚀剂(photoresist)

42 凸起形成图案

51p 极凸起(第2连接电极)

52n 极凸起(第1连接电极)

60 光半导体元件

62n 型层(第1导电型半导体层)

80 阳极

81 阴极板

152n 极凸起

具体实施方式

以下，参照图1～图8详细说明本发明的一实施方式。

[实施方式1]

(光半导体元件10的结构)

参照图1说明本发明的一实施方式的光半导体元件10。

图1中示出表示本发明的一实施方式的光半导体元件10的结构的概略图。光半导体元件10在绝缘性透明基板11的上面形成了第1导电型半导体层12。进而，在第1导电型半导体层12的上面的一部分中形成了第2导电型半导体层13。在本实施方式中，作为绝缘性透明基板11而使用蓝宝石基板11。在本实施方式中，第1导电型半导体层12以及第2导电型半导体层13由n型以及p型的氮化镓系列化合物半导体组成。因此，第1导电型半导体层12为n型层12，第2导电型半导体层13为p型层13。在本实施方式中，将在蓝宝石基板11上形成了由氮化镓系列化合物半导体组成的n型层以及p型层的光半导体基板称为p-n结晶片。

在n型层12以及p型层13的上面的一部分中，设置有在n型层12的上面的一部分具有开口部21的绝缘性的保护膜15。进而，在n型层12中与开口部21对应的区域上形成了沟22(参照图1)。

在n型层12的上面的一部分以及p型层13的上面的一部分中设置了n极电极(第1电极)14a以及p极电极(第2电极)14b。n极电极14a以及p极电极14b由相同金属构成，具有相同的厚度。由于在n型层12的上面形成了p型层13，因此n型层12以及p型层13的上面具有高度差。因此，n极电极14a以及p极电极14b的上面也具有高度差。

在制造光半导体元件10的过程中，在包含n极电极14a以及p极电极14b的上面的上述p-n结晶片的整个面上设置了由两层构成的电流薄膜33(参照图2的(b)～(f))。电流薄膜33具有导电性，在通过电镀形成凸起时，作为用于流过电镀电流的导电层而发挥作用。电流薄膜33由下层电流薄膜31以及上层电流薄膜构成。

经由电流薄膜33在n极电极14a以及p极电极14b中流过电镀电流，在n极电极14a以及p极电极14b的上面，通过电镀形成n极凸起52(第1连接电极)以及p极凸起51(第2连接电极)。n极凸起52的厚度比p极凸起51的厚度更厚，消除n型层12以及p型层13的上面所具有的高度差。从而，n极凸起52以及p极凸起51的上面形成为同一高度。

由于n极凸起52以及p极凸起51的上面形成为同一高度，因此本发明的一实施方式的光半导体元件10能够适合进行倒装片封装。详细内容在后面叙述，但n极凸起52以及p极凸起51的厚度能够不依赖n极电极14a以及p极电极14b的面积而进行控制。因此，在光半导体元件10中，能够在n极电极14a以及p极电极14b上形成的n极凸起52以及p极凸起51的尺寸不受制约的前提下吸收半导体基板表面上的高度差。

另外，在本实施方式中，作为第1导电型半导体层而使用n型层，作为第2导电型半导体层而使用p型层，但也可以设为相反的结构。即，可以作为第1导电型半导体层而使用p型层，作为第2导电型半导体层而使用n型层。

(光半导体元件10的制作方法)

(1)电流薄膜的形成

参照图2说明光半导体元件10的制作方法。在光半导体元件10的制作中，利用在蓝宝石基板11上形成了由氮化镓系列化合物半导体组成的n型层以及p型层的p-n结晶片。通过选择性地腐蚀上述p-n结晶片的p型层13，从而使n型层12露出。在该工序中，利用与以往相同的公知技术即可。另外，在上述p-n结晶片上形成多个光半导体元件10，但在图2中示出了该多个光半导体元件10中的一个。

在露出的n型层12的上面和没有被腐蚀而保留的p型层13的上面，形成由镍和金组成的层叠构造的n极电极14a以及p极电极14b。作为n极电极14a以及p极电极14b，通过利用由镍和金组成的层叠构造，能够在n型层12和n极电极14a的接触界面、以及p型层13和p极电极14b的接触界面中得到良好的电阻(Ohmic)特性。在由Ni(镍)和Au(金)组成的层叠构造的形成中，利用飞溅法、真空蒸镀法等的技术即可。在电极形成等工序中的图案形成(patterning)中，例如利用光刻法即可。

在形成了n极电极14a以及p极电极14b之后，在n型层12以及p型层13的上面形成成为绝缘性的保护膜15的SiO₂(二氧化硅)。在形成保护膜15之后，从n极电极14a和p极电极14b的一部分、以及开口部21除去保护膜15。进而，只选择性地腐蚀n型层12，在与开口部21对应的区域中形成沟22。图2的(a)表示该状态。

开口部21以及沟22的形状形成为如下形状更理想：在俯视了光半导体元件10时，开口部21以及沟22包围光半导体元件10的周围，并且分离各个光半导体元件10。

在形成了具有开口部21的保护膜15和沟22之后，形成用于流过电镀电流的电流薄膜33。如图2的(b)所示，电流薄膜33由下层电流薄膜31以及上层电流薄膜32组成。作为构成下层电流薄膜31的材质，例如TiW较为适合。通过将TiW作为下层电流薄膜31来设置，能够抑制n型层12与上层电流薄膜32之间的原子的扩散。同样地，能够抑制n极电极14a以及p极电极14b与上层电流薄膜32之间的原子的扩散。TiW例如通过飞溅法堆积即可。

构成上层电流薄膜32的材质，利用与用于形成凸起的镀金相同的金属。通过对上层电流薄膜32利用与用于形成凸起的镀金相同的金属，经由了电流薄膜的n极电极14a以及p极电极14b与凸起的粘合性提高，光半导体元件10的持久性也提高。在本实施方式中，作为构成凸起的材质而利用Au，因此构成上层电流薄膜32的材质也利用Au。上层电流薄膜32例如通过飞溅法堆积即可。

在形成了电流薄膜33时，在形成保护膜15、n极电极14a以及p极电极14b的区域中，电流薄膜33与n型层12不会直接接触(参照图2的(b))。另一方面，通过设置有开口部21，电流薄膜33也在开口部21以及沟22的内侧形成。通过连开口部21以及沟22的内侧也形成电流薄膜33，从而电流薄膜33和n型层12直接接触，成为电导通的状态。详细内容在后面叙述，但通过在开口部21中电流薄膜33和n型层12导通，从而能够通过电镀在n极电极14a以及p极电极14b的上面形成厚度不同的凸起。

在形成了电流薄膜33的元件上，通过旋转涂胶法(spin coat method)来涂抹光致抗蚀剂41(参照图2的(c))。然后，利用光刻法在与n极电极14a以及p极电极14b对应的位置上形成作为光致抗蚀剂41的开口部的凸起形成图案42(参照图2的(d))。

(2)基于电镀形成凸起

在形成了凸起形成图案42之后，通过电镀形成n极凸起52以及p极凸起51。在光半导体元件10的制作中，利用p-n结晶片。在上述p-n结晶片的上面形成的电流薄膜33不仅在制作光半导体元件10的区域形成，在上述p-n结晶片的外周部也形成。通过将外部电源的阴极30连接到上述p-n结晶片的外周部的电流薄膜33，从而电流薄膜33成为电镀中的一个电极。

通过对由与进行电镀的金属相同的材质、或者适当的材质组成的阳极板81连接外部电源的阳极80，从而成为电镀中的另一个电极。在本实施方式中，作为阳极板81而利用Pt(铂)的板。

将阴极30所连接的上述p-n结晶片以及阳极80所连接的阳极板81浸泡到电镀液中，通过外部电源流过电镀电流。在本实施方式中，为了形成由金组成的凸起，利用金电镀液。管理电镀液的温度以及电镀液所包含的金属离子浓度等的物理条件，以使其在电镀过程中不变动。

通过电镀形成的膜的电镀率依赖于在被电镀的区域中流过的电镀电流的电流值(更准确地说是电流密度)。这里，说明在n极电极14a以及p极电极14b中流过的电流值的大小关系。

对于n极电极14a以及p极电极14b而言，从阴极30到开口部21的电流路径相同。因此，n极电极14a以及p极电极14b中流过的电流值依赖于从开口部21到n极电极14a的电流路径以及从开口部21到p极电极14b的电流路径。

在开口部21和n极电极14a之间形成的电流路径中，经由开口部21和沟22，电流薄膜33以及n型层12导通。并且，n型层12的上面和n极电极14a也导通。因此，阴极30和n极电极14a之间的电流回路是由电流薄膜33和n型层12构成的并联回路(参照图3)。

另一方面，在p极电极14b和n型层12之间存在p型层13(参照图1)。在n型层12和p型层13的接触界面上形成了p-n结层。电镀时在n极电极14a以及p极电极14b之间产生的电位差与上述p-n结层的势垒高度相比充分小。因此，n型层12和p极电极14b不会经由p型层13而导通。因此，在开口部21和p极电极14b之间形成的电流路径成为仅基于电流薄膜33的串联回路(参照图3)。

在比较了仅基于电流薄膜33的串联回路的电阻值、和由电流薄膜33和n型层12构成的并联回路的电阻值的情况下，由电流薄膜33和n型层12构成的并联回路的电阻值更小。因而，从开口部21到n极电极14a的电阻值小于从开口部21到p极电极14b的电阻值。因此，阴极30和n极电极14a之间的电阻值小于阴极30和p极电极14b之间的电阻值。

电阻值和电流值处于反比例的关系，因此在n极电极14a和电镀液之间流过比p极电极14b和电镀液之间更大的电镀电流。其结果，在n极电极14a上形成其厚度比p极凸起51还厚的n极凸起52(参照图2的(e))。

形成p极凸起51以及n极凸起52的厚度，以便消除因在n型层12的上面形成p型层13而导致的高度差。其结果，p极凸起51和n极凸起52的上面形成相同高度。对于p极凸起51以及n极凸起52的厚度的控制方法在后面叙述。

在本实施方式中，作为n极凸起52以及p极凸起51的材质而利用了Au。但是，作为Au以外的材料，还能够将Ag(银)、Pt(铂)、Cu(铜)、Pd(钯)、Ni(镍)、焊料、以及由这些组成的合金作为n极凸起52以及p极凸起51的材质而任意使用。构成n极凸起52以及p极凸起51的材质与构成上层电流薄膜32的材质相同更理想。因此，也能够将Ag、Pt、Cu、Pd、Ni、焊料、以及由这些组成的合金作为上层电流薄膜32的材质来使用。

通过将Ag、Pt、Cu、Pd、Ni、焊料、以及由这些组成的合金作为n极凸起52以及p极凸起51的材质来使用，在对光半导体元件10进行倒装片封装时能够获得良好的电阻特性。

在形成n极凸起52以及p极凸起51之后，利用有机溶剂除去光致抗蚀剂41(参照图2的(f))。其结果，在p极电极14b上经由电流薄膜33而形成p极凸起51，在n极电极14a上经由电流薄膜33而形成n极凸起52。

然后，通过从图2的(f)的状态的元件中除去电流薄膜33，从而图2的(g)所示的光半导体元件10完成。为了除去电流薄膜33，将图2的(f)的状态的元件浸泡到能够腐蚀构成下层电流薄膜31以及上层电流薄膜32的金属的腐蚀液中即可。

最后，通过分割上述p-n结晶片，从上述p-n结晶片切出各个光半导体元件10。由于光半导体元件10具有沟22，因此在将上述p-n结晶片分割为规定的大小时，能够进行分割而不在n型层12中生成缺陷。

通过以上的制作方法，能够提供p极凸起51和n极凸起52的上面形成为同一高度的、适合倒装片封装的光半导体元件10。通过流过p极电极14b以及n极电极14a的电镀电流的电流值来控制p极凸起51和n极凸起52的厚度。因此，在本发明的一实施方式的光半导体元件的制造方法中，p极凸起51和n极凸起52的尺寸不受制约。

(凸起的厚度控制方法)

参照图1～7说明对p极凸起51和n极凸起52的厚度进行控制的方法。

(1)电镀电流电路

在光半导体元件10的制作中，利用p-n结晶片。将阴极30所连接的上述p-n结晶片以及阳极80所连接的阳极板81浸泡到电镀液中，通过外部电源流过电镀电流从而进行电镀。图3表示这时的、电镀电流电路的等效电路。

上述p-n结晶片中设置的电流薄膜33和阴极30实际上在一处连接。但是，由于电流薄膜33设置在上述p-n结晶片的整个区域，因此在关注了一组的n极电极14a以及p极电极14b的情况下，n极电极14a以及p极电极14b和阴极30的电流路径存在无数个。在本实施方式中，为了简化说明，以对应于图2所示的截面图的形式图示了图3。在图2的(d)的状态的元件中，电镀电流从n极电极14a以及p极电极14b流向电流薄膜33的左右两端。为了示出这一情况，在图3中两个阴极30描绘在开口部21的外侧。

关于阳极80和阳极板81，实际上也在一处连接。但是，为了设为与阴极30对应的形式，图示为阳极80也存在于阳极板81的两端(参照图3)。

阴极30在上述p-n结晶片的外周部与电流薄膜33连接。在上述p-n结晶片中配置有图案，以便能够制作多个光半导体元件10。因此，在上述p-n结晶片中设置了多个开口部21以及沟22，并且在各自的开口部21以及沟22中电流薄膜33和n型层12导通。从而，从阴极30到开口部21的电流路径由电路薄膜33以及n型层12构成。但是，为了简化说明，省略从阴极30到开口部21的电流路径，并且在图3中以没有电阻分量的形态示出。另外，沟22也为了简化说明而在图3中没有示出。

n极电极14a以及p极电极14b和阳极板81经由电镀液而导通。在图3中，电镀液的电阻值为R_bath。

图3所示的两个开口部21对应于图2的(d)中的两个开口部21。在图2的(d)中，在两个开口部21以及沟22之间设置了电流薄膜33，在电流薄膜33的途中存在n极电极14a以及p极电极14b。即，两个开口部21以及沟22和n极电极14a和p极电极14b分别经由电流薄膜33而导通。图3中的14a以及14b表示n极电极14a以及p极电极14b，R_cf表示电流薄膜33的电阻值。

电镀电流流过电流薄膜33，同时经由开口部21以及沟22也流过n型层12。开口部21中电流薄膜33以及n型层12接触的界面上存在连接电阻R_op。开口部21以及沟22的表面积越大，则电流薄膜33以及n型层12接触面积增大，因此R_op减小。在图3中，R₁为n型层12的电阻值。通过电镀电流流过电流薄膜33以及n型层12，从而在n极电极14a和开口部21之间形成并联电路(参照图3)。另一方面，p极电极14b和开口部21仅经由电路薄膜33而导通。

在n极电极14a和开口部21之间形成由R_cf和R₁和R_op构成的并联电路，在p极电极14b和开口部21之间形成仅由R_cf构成的串联电路。因此，n极电极14a和开口部21之间的电阻值小于p极电极14b和开口部21之间的电阻值。

n极电极14a中流过比p极电极14b更大的电镀电流，其结果，n极电极14a中的电镀率比p极电极14b中的电镀率要高。其结果，n极凸起52的厚度比p极凸起51的厚度更厚。在本实施方式中，将n极电极14a中的电镀率和p极电极14b中的电镀率之比称为电镀率比。

(2)电镀率比的控制

通过对n极电极14a和开口部21之间的电阻值与p极电极14b和开口部21之间的电阻值附上差距，从而对流过n极电极14a以及p极电极14b的电镀电流附上差距。这样，通过控制n极电极14a和开口部21之间的电阻值、p极电极14b和开口部21之间的电阻值，从而能够控制n极电极14a以及p极电极14b中的电镀率。n极电极14a和开口部21之间的电阻值以及p极电极14b和开口部21之间的电阻值中的电阻值之差为n极电极14a和开口部21之间的电阻值的10％左右更理想。其结果，能够高效地控制n极电极14a中的电镀率和p极电极14b中电镀率的比率。

用于光半导体元件10的制作的p-n结晶片中的n型层12的片状电阻为1～20Ω/□。因此，电流薄膜33的片状电阻优选在10mΩ/□～1000mΩ/□的范围内，进而为50mΩ/□到200mΩ/□更理想。电流薄膜33的片状电阻依赖于电流薄膜33的膜厚。若加厚该膜厚则片状电阻减小，若将该膜厚变薄则片状电阻增大。

这样，能够将电流薄膜33的膜厚作为参数来控制电流薄膜33的片状电阻。通过将电流薄膜33的片状电阻设定在上述的范围内，从而能够将n极电极14a和开口部21之间的电阻值以及p极电极14b和开口部21之间的电阻值中的电阻值之差设定为10％左右。

在电流薄膜33的片状电阻小时，电镀电流的多数流过电流薄膜33。因此，分别流过n极电极14a和p极电极14b的电镀电流之差变小，电镀率比成为接近1的值。在电流薄膜33的片状电阻大时，流过n型层12的电镀电流增加，分别流过n极电极14a和p极电极14b的电镀电流之差变大。从而，电镀率比成为大于1的值。这样，能够通过更换电流薄膜33的膜厚来改变电镀率比。因此，通过将电流薄膜33的膜厚设为适当的值，从而能够形成互相没有高度差的p极凸起51和n极凸起52。

作为对n极电极14a和开口部21之间的电阻值与p极电极14b和开口部21之间的电阻值附上差距的另一方法，也可以改变作为电流薄膜33以及n型层12的连接电阻的R_op。即使在R_cf和R₁相同的情况下，如果R_op大则n极电极14a和开口部21之间的电阻值变大。相反，如果R_op小则n极电极14a和开口部21之间的电阻值也减小。另一方面，即使改变R_op，p极电极14b和开口部21之间的电阻值也不变。由于R_op依赖于开口部21以及沟22的表面积，因此通过改变该表面积，能够改变n极电极14a和开口部21之间的电阻值以及p极电极14b和开口部21之间的电阻值之比。换言之，通过将开口部21的图案尺寸设计为任意的大小，从而能够控制电镀率比(参照图6)。图6的开口部的面积比率是指，开口部21的表面积相对于形成了n型层12的区域的面积所占的比例。

如上所述，开口部21的表面积优选为能够通过电镀而形成相互没有高度差的p极凸起51和n极凸起52的表面积。根据该结构，在制造光半导体元件10时，能够可靠地形成相互没有高度差的p极凸起51和n极凸起52。

此外，沟22的表面积优选为能够通过电镀而形成相互没有高度差的p极凸起51和n极凸起52的表面积。根据该结构，在制造光半导体元件10时，能够可靠地形成相互没有高度差的p极凸起51和n极凸起52。

到此为止叙述了通过控制n极电极14a以及p极电极14b中流过的电镀电流从而能够改变n极凸起52以及p极凸起51中的电镀率比的情况。但是，为了消除n型层12和p型层13的高度差，并且将n极凸起52以及p极凸起51的上面设为同一高度，需要更精密的电镀率比的控制。

为了更精密地控制电镀率比，在本申请的一实施方式的光半导体元件的制造方法中，将电镀电流的驱动波形设为脉冲波形。通过改变脉冲波形的脉冲周期，能够控制电镀率比。

将n极电极14a以及p极电极14b的上面的高度差设为D，将所期望的p极凸起51的高度设为H。将n极电极14a中的电镀率与p极电极14b中的电镀率之比设为电镀率比R。这时，通过下式表示p极凸起51以及n极凸起52的上面形成为同一高度所需的电镀率比R。

R＝(H+D)/H

电镀率比的脉冲周期依赖性例如如图4所示的图那样预先测定即可。利用预先测定的电镀率比的脉冲周期依赖性，选择与光半导体元件10的凸起形成时所要求的R对应的电镀电流的脉冲周期。通过利用这样选择的脉冲周期来进行凸起形成，从而能够获得p极凸起51以及n极凸起52的上面形成为同一高度的光半导体元件10。

通过将电镀电流的驱动波形设为脉冲波形，从而不仅能够实现电镀率比的精密控制，还能够防止所形成的凸起成为被称为烂花电镀(焼けメツキ)的异常的电镀状态。图5中示出p极凸起51以及n极凸起152。p极凸起51示出正常形成的凸起，n极凸起152示出成为被称为烂花电镀的状态的凸起的例子。烂花电镀是通过长时间流过大电流的电镀电流而形成的凸起中容易产生的异常。在本实施方式的光半导体元件的制造方法中，n极电极14a中流过比p极电极14b还要大的电流。在n极电极14a中流过大的电镀电流的状态下，将驱动波形设为直流波形时，所形成的凸起可能会成为烂花电镀。通过将电镀电流的驱动波形设为脉冲波形，能够排除该可能性。

(3)脉冲周期

在本发明的一实施方式的光半导体元件的制造方法中，电镀电流的驱动波形为脉冲波形，脉冲周期为0.1秒到100秒的范围更理想。根据图4所示的电镀率比的脉冲周期依赖性可知，脉冲周期在0.1秒到100秒的范围内，电镀率比对脉冲周期具有较大的依赖性。因此，通过将电镀电流的脉冲周期设定在0.1秒～100秒的范围内，从而能够得到所期望的电镀率比。

刚施加了电镀电流之后，在n极电极14a以及p极电极14b的表面上形成双电荷层。刚施加电镀电流之后，成为双电荷层中有电镀电流(非感应电流)被充电的过渡状态，大约30秒之后电镀电流的电流值收敛为一定的值。通过利用该电镀电流的过渡状态，从而在本发明的一实施方式的光半导体元件的制造方法中控制电镀率比。通过将电镀电流设为脉冲波形，从而能够重复利用电镀电流的过渡状态。因此，能够可靠地控制电镀率比。

(4)占空(DUTY)比

在本发明的一实施方式的光半导体元件的制造方法中，脉冲周期中的占空比为80％以上、或者脉冲周期中的电镀电流的停止时间为2秒以下更理想。在制造光半导体元件时，从吞吐量的观点来看，优选由电镀形成凸起所需的时间(设为电镀时间)较短。从缩短电镀时间的观点来看，优选利用了直流波形的电镀(设为直流电镀)，但无法控制电镀率比。进而，可能会因恒定地流过电镀电流而成为烂花电镀。对电镀利用脉冲波形的电镀电流，通过将脉冲波形中的占空比设为80％以上，不仅能够控制电镀率比，还能够将电镀时间的增加相对于直流电镀的情况抑制在20％以内。为了提高吞吐量，期望提高吞吐量，但设定为接近100％的值会导致产生烂花电镀的可能性提高。占空比的上限值为小于100％并且能够排除产生烂花电镀的可能性的值。

此外，通过将脉冲波形的一周期中的电镀电流的停止时间设为2秒以下，从而能够控制电镀率比并且将吞吐量的降低抑制到最小限度，此外能够防止烂花电镀的形成。电镀电流的停止时间的下限值为大于0秒并且能够排除产生烂花电镀的可能性的值。

(5)电镀电流密度

在本发明的一实施方式的光半导体元件的制造方法中，通过将具有脉冲波形的电镀电流的电流密度设为可变，从而电镀率比变化。换言之，能够利用电镀电流的电流密度作为用于控制电镀率比的参数。

能够生成良好的电镀的电流密度的范围依赖于电镀中使用的电镀液的种类、以及电镀液的pH、温度、搅拌的有无所代表的电镀槽条件而变化。但是，通过改变电流密度来控制电镀率比时，电流密度只要是满足后述的临界电流密度的下限值到上限值的范围的范围即可。换言之，电流密度的范围只要在临界电流密度的下限值到上限值的范围以内即可。

临界电流密度是指在通过电镀生成覆膜时，生成正常的覆膜的电流密度的上限以及下限。若电镀时的电流密度低于临界电流密度的下限则会发生光亮电镀，另一方面，若高于临界电流密度的上限则会发生烂花电镀(表面的变色、色斑)。光亮电镀以及烂花电镀中的哪一个都不理想，因此优选为避免。

通过电镀时的电流密度大于临界电流密度的下限，从而能够在作为被电镀的面的n极电极14a以及p极电极14b上正常地生成电镀。此外，通过电流密度小于临界电流密度的上限，从而能够防止生成被称为烂花电镀的异常的电镀状态。由此，能够形成正常形状的p极凸起51和n极凸起52。此外，通过将电流密度设为临界电流密度的下限值到上限值的范围内的适当的值，从而能够形成互相没有高度差的p极凸起51和n极凸起52。

[实施例1]

图4表示本发明的一实施方式的光半导体元件的制造方法中的、电镀率比的脉冲周期依赖性的测定结果。光半导体元件10的制造方法根据图2所示的制造方法。在经过了图2的(a)～(d)的工序之后，进行了基于电镀的凸起形成(参照图2的(e))。在图4中输出，在该凸起形成时，在0.1秒到1000秒的范围内改变作为脉冲波形的电镀电流的脉冲频率，并将n极凸起52的厚度和p极凸起51的厚度之比设为电镀率比。

在图4中用掏空的圆圈表示实测值。虚线是作为对实测值进行拟合的结果而得到的曲线。实线表示通过直流电镀所得到的电镀率比。

根据图4的结果可知，在电镀电流的脉冲周期为0.1秒到100秒的范围内，电镀率比在大约1.00到1.25之间大幅变化。因此，通过从0.1秒到100秒的范围内选择电镀电流的脉冲周期，从而能够得到适当的电镀率比。

为了决定电镀电流的脉冲周期，首先，决定n极电极14a和p极电极14b的高度差、以及想要形成的p极凸起51的厚度所需的电镀率比。然后，从图4中读取与上述所需的电镀率比对应的脉冲周期即可。

[实施例2]

图6表示在本发明的一实施方式的光半导体元件10的制造方法中，测定了开口部21的面积比率和电镀率比的关系的实验结果。本实施例中的电镀条件如下。

·电镀液：EEJA制造无氰型镀金液

·电镀槽温度：52℃

·电镀电流密度：直流6mA/cm²

·被电镀物：用于生成光半导体元件的晶片(6英寸)

在上述条件下，利用没有开口部21的晶片(开口比率0％)和形成了开口部21的晶片(开口比率6％)进行了电镀。其结果，如图6所示，得到了以下结果：开口部21的面积比率为0％(开口比率0％)时电镀率比大约成为1.00，在开口部21的面积比率为6％(开口比率0％)时电镀率比大约成为1.30。这样，可知能够通过改变开口部21的面积比率来控制电镀率比。

[实施例3]

图7表示在本发明的一实施方式的光半导体元件10的制造方法中，测定了电镀率比的电流密度依赖性的结果。本实施例中的电镀条件如下。

·电镀液：EEJA制造无氰型镀金液

·电镀槽温度：52℃

·脉冲周期：1秒

·占空比：80％

·被电镀物：用于生成光半导体元件的晶片(6英寸)

·电镀电流：在从3.5mA/cm²到11mA/cm²的范围内可变

上述电镀条件中的临界电流密度的范围是从2mA/cm²到8mA/cm²。进行了在从3.5mA/cm²到11mA/cm²的范围内改变电镀电流的电流密度的电镀。之所以在超出临界电流密度的范围的条件下也进行电镀是为了确认电流密度对于所形成的凸起的影响。实验的结果，所得到的电镀率比在约1.45到1.10的范围内变化，在电镀率比和电流密度之间存在明确的负的相关关系(图7)。此外，可知通过在临界电流密度的范围内改变电镀电流的电流密度，能够得到所期望的电镀率比。

[实施例4]

图8表示在本发明的一实施方式的光半导体元件10的制造方法中，测定了电流薄膜33的片状电阻和电镀率比的关系的实验结果。本实施例中的电镀条件如下。

·电镀液：EEJA制造无氰型镀金液

·电镀槽温度：50℃

·电镀电流密度：直流6mA/cm²

·被电镀物：用于生成光半导体元件的晶片(6英寸)

在上述条件下，将电流薄膜33的片状电阻的值设为各种值而测定了电镀率比。在改变片状电阻的值时，改变了电流薄膜33的膜厚。实验的结果，得到了以下结果：在片状电阻为10mΩ/□以上时，片状电阻越高则电镀率比也越高。即，片状电阻和电镀率比中发现正的相关关系。这样，可知能够通过改变电流薄膜33的片状电阻来控制电镀率比。另外，在片状电阻为200mΩ/□以上时，成为n极发生烂花电镀的结果。

[实施方式2]

参照图9以及图10说明本发明的一实施方式的光半导体元件60。另外，对于与实施方式1相同的构件附加相同的构件标号，并省略其说明。

(光半导体元件60)

光半导体元件60是实施方式1的光半导体元件10的变形例。比较光半导体元件10和光半导体元件60，其区别在于光半导体元件60具备的n型层62(第1导电型半导体层)以及光半导体元件10具备的n型层12的形状(参照图9)。光半导体元件60具备的n型层62在与保护膜15具备的开口部21对应的区域中不具有特别的构造。即，在与开口部21对应的区域中，n型层62的上面是平面。

n型层的形状以外的结构在光半导体元件10以及光半导体元件60中相同。

n极凸起52的厚度形成为比p极凸起51的厚度要厚，消除n型层12以及p型层13的上面具有的高度差。由于n极凸起52以及p极凸起51的上面形成为相同高度，因此本发明的一实施方式的光半导体元件60能够适合进行倒装片封装。

(光半导体元件60的制作方法)

参照图10说明光半导体元件60的制作方法。光半导体元件10和光半导体元件60关于制作方法也相同。

从在蓝宝石基板11上堆积了n型层62以及p型层13的p-n结晶片，保留p型层13的一部分从而选择性地腐蚀n型层62。在n型层62以及p型层13的上面形成n极电极14a以及p极电极14b，在n型层62的上面的一部分形成具有开口部21的保护膜15(参照图10的(a))。这时，n型层62不具有沟，n型层62的上面是平面。

接着，依次形成下层电流薄膜31以及上层电流薄膜32并将其设为电流薄膜33(10的(b))。

在形成电流薄膜33之后，依次进行以下工序。涂抹光致抗蚀剂41(参照图10的(c))。通过光刻法形成凸起形成图案42(10的(d))。通过利用了脉冲波形的驱动电流的电镀来形成p极凸起51和n极凸起52(参照图10的(e))。利用有机溶剂除去光致抗蚀剂41(参照图10的(f))。腐蚀并除去不需要的部分的电流薄膜33(参照图10的(g))。通过以上的工序，光半导体元件60完成。

在形成了电流薄膜33时，即使n型层62的上面是平面，电流薄膜33和n型层62也经由开口部21而接触并导通。因此，从开口部21到n极电极14a的电流路径成为由电流薄膜33和n型层62构成的并联电路。另一方面，从开口部21到p极电极14b的电流路径仅成为电流薄膜33。

因此，从开口部21到n极电极14a的电阻值小于从开口部21到p极电极14b的电阻值。由于n极电极14a中流过大于p极电极14b的电镀电流，因此n极电极14a中的电镀率大于p极电极14b中的电镀率。

通过在电镀的驱动波形中利用脉冲波形并改变脉冲周期，从而能够控制n极电极14a中的电镀率和p极电极14b中的电镀率的电镀率比。因此，光半导体元件60能够在n极凸起52以及p极凸起51的尺寸不受制约的前提下吸收半导体基板表面上的高度差，成为适合倒装片封装的光半导体元件。

(总结)

本发明的一个方式的光半导体元件，为了解决上述课题，其特征在于，包括：

第1半导体层，由第1导电型的半导体组成；

第2半导体层，由第2导电型的半导体组成，并且在上述第1半导体层的上面的一部分上形成；

第1电极，在上述第1半导体层的上面中的另一部分上形成；

第2电极，在上述第2半导体层的上面形成，并且具有位于比上述第1电极的上面还要高的位置的上面；

第1连接电极，在上述第1电极的上面形成；

第2连接电极，在上述第2电极的上面形成；以及

保护膜，是覆盖上述第1半导体层的表面和上述第2半导体层的表面的绝缘性的保护膜，并且具有使上述第1半导体层的表面的一部分露出的开口部。

本发明的一个方式的光半导体元件的制造方法，为了解决上述课题，其特征在于，包括：

在光半导体基板的上面的整体面上形成导电性的电流薄膜的工序，其中，该光半导体基板包括：基板；第1半导体层，在该基板的上面形成，并且由第1导电型的半导体组成；第2半导体层，由第2导电型的半导体组成，并且在上述第1半导体层的上面的一部分上形成；第1电极，在上述第1半导体层的上面中的另一部分上形成；第2电极，在上述第2半导体层的上面形成，并且具有位于比上述第1电极的上面还要高的位置的上面；保护膜，是覆盖上述第1半导体层的表面和上述第2半导体层的表面的绝缘性的保护膜，并且具有使上述第1半导体层的表面的一部分露出的开口部；以及

在形成了上述电流薄膜之后，通过对上述光半导体基板进行电镀，从而在上述第1电极的上面形成第1连接电极，并且在上述第2电极的上面形成第2连接电极的工序。

根据上述结构，在本发明的一个方式的光半导体元件中，保护膜覆盖第1半导体层的表面和第2半导体层的表面。此外，保护膜具有使第1半导体层的表面的一部分露出的开口部。

在制造该结构的光半导体元件时，通过利用电镀从而形成第1连接电极以及第2连接电极。具体地说，在光半导体基板的上面的整体面上形成电流薄膜，接着形成在第1以及第2电极上开口的光致抗蚀剂图案，然后将电镀电流施加到光半导体元件。

这里，第1电极和电流薄膜直接导通。此外，与第1电极导通的第1半导体层通过保护膜的开口部与电流薄膜导通。由此，从第1电极向电流薄膜以及第1半导体层的双方流过电镀电流。

另一方面，第2电极与电流薄膜直接导通，但与第2电极导通的第2半导体层不会与电流薄膜导通。由此，从第2电极仅向电流薄膜流过电镀电流。

如上所述，在对光半导体基板进行电镀时，流过的电镀电流成为第1电极侧＞第2电极侧。其结果，通过控制流过光半导体元件的电镀电流的参数，能够形成吸收了第1电极和第2电极的高度差的、相互没有高度差的第1连接电极以及第2连接电极。这时，只要控制电镀电流的参数即可，因此第1连接电极以及第2连接电极的尺寸不受任何制约。

因此，根据本发明的一个方式的光半导体元件的制造方法，能够在各个连接电极的尺寸不受制约的前提下形成适合倒装片封装的相互没有高度差的第1连接电极以及第2连接电极。此外，根据本发明的一个方式的光半导体元件，能够实现具备了适合倒装片封装的相互没有高度差的第1连接电极以及第2连接电极的光半导体元件。

此外，在本发明的一个方式的光半导体元件中，进而优选为，

上述开口部的表面积是能够通过电镀来形成互相没有高度差的上述第1连接电极以及第2连接电极的表面积。

根据上述结构，在制造本发明的一个方式的光半导体元件时，能够可靠地形成互相没有高度差的第1连接电极以及第2连接电极。

此外，在本发明的一个方式的光半导体元件中，进而优选为，

在上述第1半导体层中与上述开口部对应的位置上形成了沟。

根据上述结构，通过在有沟的地方分割光半导体元件，从而能够将光半导体元件分割为规定的大小而不会使第1半导体层产生缺陷。

此外，在本发明的一个方式的光半导体元件中，进而优选为，

上述沟的表面积是能够通过电镀来形成互相没有高度差的上述第1连接电极以及第2连接电极的表面积。

根据上述结构，在制造本发明的一个方式的光半导体元件时，能够可靠地形成互相没有高度差的第1连接电极以及第2连接电极。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

通过流过脉冲波形的电镀电流，从而对光半导体元件进行电镀。

根据上述结构，通过控制电镀电流的各种参数，能够高效地控制第1电极中的电镀率和第2电极中的电镀率的比率。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

上述脉冲波形的周期在0.1～100秒的范围内。

根据上述结构，能够高效地控制第1电极中的电镀率和第2电极中的电镀率的比率。其理由如下。若对光半导体基板施加电镀电流，则电镀液电阻的过渡变化会收敛在30秒以内。因此，若脉冲波形在0.1～100秒的范围内，则能够获得将脉冲波形设为可变的效果。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

上述脉冲波形的占空比为80％以上。

根据上述结构，能够高效地控制第1电极中的电镀率和第2电极中的电镀率的比率。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

上述脉冲波形的每一周期的电流的停止时间为2秒以下。

根据上述结构，能够高效地控制第1电极中的电镀率和第2电极中的电镀率的比率。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

上述电流薄膜的片状电阻在10～1000mΩ/□的范围内。

根据上述结构，电流薄膜的片状电阻在10～1000mΩ/□的范围内。这里，光半导体基板中的第1半导体层的片状电阻在1～20Ω/□的范围内。因此，能够将在第1电极侧电镀电流流过的路径的合成电阻和在第2电极侧电镀电流流过的路径的合成电阻之差设为第1电极侧中的该合成电阻的10％。其结果，能够高效地控制第1电极中的电镀率和第2电极中的电镀率的比率。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

通过上述脉冲波形的电镀电流所电镀的表面中的该电镀电流的电流密度是，满足临界电流密度的下限值到上限值的范围的范围。

根据上述结构，能够形成正常形状的第1连接电极以及第2连接电极。此外，通过在该范围中改变电流密度，能够改变电镀率比。因此，通过将电流密度设为适合的值，从而能够形成相互没有高度差的第1连接电极以及第2连接电极。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

根据在上述形成电流薄膜的工序中形成的上述电流薄膜的膜厚，决定在上述形成连接电极的工序中的上述第1电极和上述第2电极的电镀率比。

根据上述结构，能够通过改变电流薄膜的膜厚来改变电镀率比。因此，通过将电流薄膜的膜厚设为适合的值，从而能够形成相互没有高度差的第1连接电极以及第2连接电极。

此外，在本发明的一个方式的光半导体元件的制造方法中，进而优选为，

在对上述光半导体元件进行电镀时，利用从金、银、铂、铜、钯、镍、焊料、以及它们的合金中任意选择的金属。

根据上述结构，能够制造电阻特性更加良好且具备了适合倒装片封装的第1连接电极以及第2连接电极的光半导体元件。

本发明不限于上述的各个实施方式，在权利要求所示的范围内可进行各种变更，对于分别在不同的实施方式中公开的技术手段进行适合组合而得到的实施方式也包含在于本发明的技术范围内。

本发明能够作为发光二极管(LED)等的光半导体元件而广泛利用。此外，还能够作为制造这样的光半导体元件的方法来利用。

Claims (13)

1.一种光半导体元件，其特征在于，包括：

第1半导体层，由第1导电型的半导体组成；

第2半导体层，由第2导电型的半导体组成，并且在上述第1半导体层的上面的一部分上形成；

第1电极，在上述第1半导体层的上面中的另一部分上形成；

第2电极，在上述第2半导体层的上面形成，并且具有位于比上述第1电极的上面还要高的位置的上面；

第1连接电极，在上述第1电极的上面形成；

第2连接电极，在上述第2电极的上面形成；以及

保护膜，是覆盖上述第1半导体层的表面和上述第2半导体层的表面的绝缘性的保护膜，并且具有使上述第1半导体层的表面的一部分露出的开口部。

2.如权利要求1所述的光半导体元件，其特征在于，

上述开口部的表面积是能够通过电镀来形成互相没有高度差的上述第1连接电极以及第2连接电极的表面积。

3.如权利要求1所述的光半导体元件，其特征在于，

在上述第1半导体层中与上述开口部对应的位置上形成了沟。

4.如权利要求3所述的光半导体元件，其特征在于，

上述沟的表面积是能够通过电镀来形成互相没有高度差的上述第1连接电极以及第2连接电极的表面积。

5.一种光半导体元件的制造方法，其特征在于，包括：

在光半导体基板的上面的整体面上形成导电性的电流薄膜的工序，其中，该光半导体基板包括：基板；第1半导体层，在该基板的上面形成，并且由第1导电型的半导体组成；第2半导体层，由第2导电型的半导体组成，并且在上述第1半导体层的上面的一部分上形成；第1电极，在上述第1半导体层的上面中的另一部分上形成；第2电极，在上述第2半导体层的上面形成，并且具有位于比上述第1电极的上面还要高的位置的上面；保护膜，是覆盖上述第1半导体层的表面和上述第2半导体层的表面的绝缘性的保护膜，并且具有使上述第1半导体层的表面的一部分露出的开口部；以及

在形成了上述电流薄膜之后，通过对上述光半导体基板进行电镀，从而在上述第1电极的上面形成第1连接电极，并且在上述第2电极的上面形成第2连接电极的工序。

6.如权利要求5所述的光半导体元件的制造方法，其特征在于，

通过流过脉冲波形的电镀电流，从而对光半导体元件进行电镀。

7.如权利要求6所述的光半导体元件的制造方法，其特征在于，

上述脉冲波形的周期在0.1～100秒的范围内。

8.如权利要求6所述的光半导体元件的制造方法，其特征在于，

上述脉冲波形的占空比为80％以上。

9.如权利要求6所述的光半导体元件的制造方法，其特征在于，

上述脉冲波形的每一周期的电流的停止时间为2秒以下。

10.如权利要求6所述的光半导体元件的制造方法，其特征在于，

上述电流薄膜的片状电阻在10～1000mΩ/□的范围内。

11.如权利要求6所述的光半导体元件的制造方法，其特征在于，

通过上述脉冲波形的电镀电流所电镀的表面中的该电镀电流的电流密度是，满足临界电流密度的下限值到上限值的范围的范围。

12.如权利要求5所述的光半导体元件的制造方法，其特征在于，

根据在上述形成电流薄膜的工序中形成的上述电流薄膜的膜厚，决定在上述形成连接电极的工序中的上述第1电极和上述第2电极的电镀率比。

13.如权利要求5所述的光半导体元件的制造方法，其特征在于，

在对上述光半导体元件进行电镀时，利用从金、银、铂、铜、钯、镍、焊料、以及它们的合金中任意选择的金属。

Images