CN102263192B - 发光二极管次基板、发光二极管封装及其制造方法 - Google Patents

发光二极管次基板、发光二极管封装及其制造方法 Download PDF

Info

Publication number
CN102263192B
CN102263192B CN201110144977.7A CN201110144977A CN102263192B CN 102263192 B CN102263192 B CN 102263192B CN 201110144977 A CN201110144977 A CN 201110144977A CN 102263192 B CN102263192 B CN 102263192B
Authority
CN
China
Prior art keywords
light
emitting diode
time substrate
diode time
straight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110144977.7A
Other languages
English (en)
Other versions
CN102263192A (zh
Inventor
杨铭堃
刘沧宇
尤龙生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102263192A publication Critical patent/CN102263192A/zh
Application granted granted Critical
Publication of CN102263192B publication Critical patent/CN102263192B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本发明公开一种发光二极管次基板、发光二极管封装及其制造方法。该发光二极管次基板包含有：一基材、一直通硅晶穿孔以及一封口层。基材，具有一管芯面及一背面；直通硅晶穿孔贯穿基材，并连通管芯面及背面，其中直通硅晶穿孔包含一由背面向管芯面渐缩的锥状孔部位以及一衔接锥状孔部位的垂直孔部位；以及封口层封闭垂直孔部位。此外，也提供一种发光二极管封装及其制造方法。

Description

发光二极管次基板、发光二极管封装及其制造方法
技术领域
本发明涉及一种发光二极管次基板、发光二极管封装及其制造方法，且特别是涉及一种具有锥状结构的直通硅晶穿孔的发光二极管次基板、发光二极管封装及其制造方法。
背景技术
发光二极管(lightemittingdiode，LED)元件一般是作为指示灯、显示板的发光源，它不但能够高效率地直接将电能转化为光能，而且具有使用寿命长、省电等优点，故其在照明或显示应用领域中已逐渐扮演越来越重要的角色。
一般而言，发光二极管管芯设置于一次基板上，并通过次基板来连结封装基板或其他电子元件，其中次基板直接影响到封装后的发光二极管的电性品质及散热效能。请参阅图1，其为现有的发光二极管次基板的剖面示意图。现有发光二极管次基板100包括一基材110、一直通硅晶穿孔120、一绝缘层130、一晶种层140、一第一金属层150及一第二金属层160，其中，直通硅晶穿孔120为一近乎垂直的柱状通孔，晶种层140可为铜晶种层，第一金属层150可为电镀铜层，第二金属层160可为电镀镍层、电镀金层或电镀镍/金层。
然而，上述背景技术仍有诸多缺点需要进一步改进。例如，直通硅晶穿孔120在经过蚀刻后，会在其内壁产生出凹凸不平的粗糙表面(如图所示)。如此，使得后续形成于直通硅晶穿孔120内壁上的绝缘层130厚度不均，而造成绝缘不佳并导致漏电流的情形。此外，由于直通硅晶穿孔120为一垂直的柱状结构，较小的孔径，造成晶种层140的溅镀品质不易控制。
此外，由于发光二极管管芯需以银胶固定在次基板上，在尺寸微型化的同时，银胶容易流入直通硅晶穿孔120内，较严重时可能造成接垫的污染。目前虽可以电镀方法，利用电镀金属将直通硅晶穿孔120填满，以防止银胶流入直通硅晶穿孔120内，但此方法需要较长的时间进行电镀，而且生产成本也较高。
发明内容
本发明的目的在于提出一种发光二极管次基板、发光二极管封装及其制造方法，其具有锥状结构的直通硅晶穿孔，并且利用一封口层封闭直通硅晶穿孔的一端，进而解决上述背景技术的诸多问题。
本发明提供一种发光二极管次基板，包含有：一基材、一直通硅晶穿孔以及一封口层。基材具有一管芯面及一背面；直通硅晶穿孔贯穿基材，并连通管芯面及背面，其中直通硅晶穿孔包含一由背面向管芯面渐缩的锥状孔部位以及一衔接锥状孔部位的垂直孔部位；以及封口层封闭垂直孔部位。
在本发明的一实施例中，垂直孔部位的孔径实质等于锥状孔部位的一下孔径，而垂直孔部位的孔径可介于10微米至50微米之间。锥状孔部位另具有一上孔径，其大小介于250微米至320微米之间。在一实施例中，基材为一硅基材。封口层为一导电材料所构成者。管芯面用于安置一发光二极管管芯。锥状孔部位具有一平滑表面。
在本发明的一实施例中，发光二极管次基板另包含有一绝缘层，至少覆盖在锥状孔部位及垂直孔部位的表面上，其中绝缘层包含一化学气相沉积硅氧层、一环氧树脂层、一光致抗蚀剂层或一硅氧层。
在本发明的一实施例中，发光二极管次基板另包含有一晶种层，覆盖于绝缘层上，其中晶种层包含钛、钨、铜或上述的合金。此外，发光二极管次基板另包含有一电镀金属层，设于晶种层上，其中电镀金属层包含有铜、镍、金或以上的合金。封口层包含有电镀金属层。电镀金属层的一悬凸部封闭垂直孔部位，并构成封口层。
本发明提供一种发光二极管封装，包含有：一发光二极管次基板，其结构如上所述；一发光二极管管芯，置于发光二极管次基板上；以及至少一打线，将发光二极管管芯的一电极与发光二极管次基板的一接合垫接合。
本发明提供一种发光二极管次基板的制造方法，包含有：提供一基材，具有一管芯面及一背面；进行一第一蚀刻制作工艺，于背面形成一第一垂直孔洞；进行一第二蚀刻制作工艺，将第一垂直孔洞修整成一漏斗状孔洞；研磨基材的背面，使得漏斗状孔洞变成一直通硅晶穿孔，其包含一由背面向管芯面渐缩的锥状孔部位及一衔接锥状孔部位的垂直孔部位；形成一绝缘层，覆盖直通硅晶穿孔的表面；形成一晶种层，覆盖住绝缘层；于绝缘层上形成一光致抗蚀剂图案，定义出一重分布线路层图案；在未被光致抗蚀剂图案覆盖的晶种层上形成一金属层，并使金属层的一悬凸部封闭垂直孔部位，并构成一封口层；去除光致抗蚀剂图案以及去除未被金属层覆盖的晶种层。
在本发明的一实施例中，第一垂直孔洞具有一第一孔径，介于10微米至40微米之间，而垂直孔部位的孔径大于第一孔径，其中垂直孔部位的孔径介于10微米至50微米之间，且垂直孔部位的孔径实质等于锥状孔部位的一下孔径。锥状孔部位另具有一上孔径，其大小介于250微米至320微米之间，且锥状孔部位具有一平滑表面。
在本发明的一实施例中，基材为一硅基材。管芯面用于安置一发光二极管管芯。绝缘层包含一化学气相沉积硅氧层、一环氧树脂层、一光致抗蚀剂层或一硅氧层。晶种层以及金属层包含钛、钨、铜或上述的合金。金属层是利用电镀法形成。
在本发明的一实施例中，第一蚀刻制作工艺为一干蚀刻制作工艺，第二蚀刻制作工艺也可为一干蚀刻制作工艺。直通硅晶穿孔贯穿基材，并连通管芯面及背面。
本发明提供一种发光二极管封装的制造方法，包含有：提供一以如上所述方法构成的发光二极管次基板；将一发光二极管管芯置于发光二极管次基板上；以及以至少一打线将发光二极管管芯的一电极与发光二极管次基板的一接合垫接合。
本发明提供一种发光二极管次基板，包含有：一基材、一直通硅晶穿孔以及一封口层。基材具有一管芯面及一背面。直通硅晶穿孔连通管芯面及背面，其中直通硅晶穿孔包含一由背面向管芯面渐缩的锥状孔部位；以及一封口层，封闭直通硅晶穿孔的一端。
本发明提供一种发光二极管封装，包含有：一发光二极管次基板，其结构如上所述；一发光二极管管芯，置于发光二极管次基板上；以及至少一打线，将发光二极管管芯的一电极与发光二极管次基板的一接合垫接合。
基于上述，本发明提供一种发光二极管次基板、发光二极管封装及其制造方法，其具有锥状结构的直通硅晶穿孔及封口层，不仅可减少于直通硅晶穿孔中的电镀金属的用量及电镀成本外，也可避免于直通硅晶穿孔中因绝缘不佳所产生的漏电流的问题。此外，本发明更可解决在直通硅晶穿孔中不易均匀地溅镀或电镀金属的问题。
附图说明
图1为现有的发光二极管次基板的剖面示意图；
图2为依据本发明一较佳实施例所绘示的发光二极管次基板及发光二极管封装的剖面示意图；
图3为依据本发明另一较佳实施例所绘示的发光二极管次基板及发光二极管封装的剖面示意图；
图4为依据本发明又另一较佳实施例所绘示的发光二极管次基板及发光二极管封装的剖面示意图；
图5A-图5G例示本发明发光二极管次基板的制造方法的剖面示意图。
主要元件符号说明
10：发光二极管管芯
20、20a、20b：打线
30a、30b：电极
100：发光二极管次基板
110：基材
120：直通硅晶穿孔
130：绝缘层
140：晶种层
150：第一金属层
160：第二金属层
200：发光二极管次基板
202：接合垫
204：管芯垫
210：基材
220：直通硅晶穿孔
220a：第一垂直孔洞
220b：漏斗状孔洞
222：锥状孔部位
224：垂直孔部位
230：封口层
240：绝缘层
250：晶种层
260：电镀金属层(金属层)
260a：悬凸部
280：断开区域
300：发光二极管封装
300a：发光二极管封装
300b：发光二极管封装
S1：管芯面
S2：背面
d1：下孔径
d2：上孔径
D：第一孔径
具体实施方式
图2为依据本发明一较佳实施例所绘示的发光二极管次基板的剖面示意图。如图2所示，一发光二极管次基板200，与一发光二极管管芯10以及一打线20构成一发光二极管封装300，其中发光二极管管芯10置于发光二极管次基板200上，且于发光二极管管芯10底部的一电极30a电连接发光二极管次基板200上的一管芯垫(diepad)204，而打线20则将发光二极管管芯10的另一电极30b与发光二极管次基板200的一接合垫202接合。如此，可使发光二极管管芯10经由发光二极管次基板200与一封装载板或其他电子元件(未绘示)电连接。
在另一实施例中，如图3所示，一发光二极管次基板200，与一发光二极管管芯10以及二打线20a以及20b构成一发光二极管封装300a，其中发光二极管管芯10置于发光二极管次基板200上，且发光二极管管芯10的下表面则与发光二极管次基板200为绝缘结合，且二打线20a以及20b则分别将发光二极管管芯10的二电极30a以及30b与发光二极管次基板200的一管芯垫204与一接合垫202接合。如此，可使发光二极管管芯10经由发光二极管次基板200与一封装载板或其他电子元件(未绘示)电连接。
在本发明又另一实施例中，如图4所示，一发光二极管次基板200与一发光二极管管芯10构成一发光二极管封装300b，其中发光二极管管芯10置于发光二极管次基板200上，且位于发光二极管管芯10下表面的二电极30a以及30b分别与发光二极管次基板200的一管芯垫204与一接合垫202直接接合在一起，而不需要打线接合。基本上，发光二极管管芯10覆盖住管芯垫204与接合垫202之间的断开区域280，其中，断开区域280可选择性地为(1)未填满，或(2)填满绝缘缘材质。
详细而言，如图2所示，发光二极管次基板200包含有：一基材210、一直通硅晶穿孔220以及一封口层230。基材210具有一管芯面S1及一背面S2。管芯面S1可用于承载发光二极管管芯10，且管芯面S1具有导线图案分布于其上，而背面S2可用于电连接封装载板，且于上分布有散热面以散出发光二极管管芯10运作时所生成的热。在本实施例中，基材为一硅基材，其具有良好的散热效果，但本发明并不以此为限。再者，直通硅晶穿孔220贯穿基材210，并连通管芯面S1及背面S2，其中直通硅晶穿孔220包含由背面S2向管芯面渐缩的锥状孔部位222以及衔接锥状孔部位222的垂直孔部位224。另外，封口层230封闭垂直孔部位224，且封口层230为一导电材料所构成者，其用途为可防止银胶流进直通硅晶穿孔220中，其中导电材料可为铜、金等金属或其合金。
更进一步而言，发光二极管次基板200另包含有一绝缘层240。本实施例中，绝缘层240覆盖基材210的表面，以及至少覆盖锥状孔部位222及垂直孔部位224的表面上，但本发明不以此为限。在一实施例中，绝缘层240包含一化学气相沉积硅氧层、一环氧树脂层、一光致抗蚀剂层或一硅氧层，但也可由其他绝缘材料形成。本发明由于通硅晶穿孔220具有渐缩的锥状孔部位222，因此才能够以化学气相沉积法或喷涂法形成高品质的绝缘层240，更能节省成本，而这也是过去垂直柱状通孔的直通硅晶穿孔120所无法达到的，故过去通常是以成本较高的热氧化法形成绝缘层。
此外，发光二极管次基板200另包含有一晶种层250覆盖于绝缘层240上，其中晶种层250包含钛、钨、铜或其的合金。另外，发光二极管次基板200另包含有一电镀金属层260，其设于晶种层250上，其中电镀金属层260包含有铜、镍、金或以上的合金。在一实施例中，封口层230即包含有电镀金属层260，而电镀金属层260的一部分封闭垂直孔部位224，并构成封口层230。值得注意的是，本发明只需封闭直通硅晶穿孔220的垂直孔部位224，而不需要将整个直通硅晶穿孔220填满，即可达到防止银胶溢流至直通硅晶穿孔220的问题。相比较于背景技术，为了防止银胶溢流及污染的问题，必须将整个直通硅晶穿孔120(如图1)电镀上金或铜，本发明可有效减少电镀金属的用量，并减少电镀时间。
在本实施例中，垂直孔部位224的孔径d1实质等于锥状孔部位222的一下孔径，而锥状孔部位222另具有一上孔径d2，位于基材210的背面S2，且上孔径d2大于下孔径d1。相比较于背景技术，本发明的上孔径d2大约对应现有直通硅晶穿孔的垂直柱状孔径，而锥状孔部位222的上孔径d2是以下孔径d1再拓宽而得。根据一较佳的实施例，锥状孔部位222的下孔径或垂直孔部位224的孔径d1可介于10微米至50微米之间，而锥状孔部位222的上孔径d2可介于250微米至320微米之间。但本发明的锥状孔部位222与垂直孔部位224的尺寸配置并不以此为限。一般而言，本发明的锥状孔部位222的斜表面与水平面的夹角可介于70°～90°之间，而在较佳的实施方式中，本发明的锥状孔部位222的斜表面与水平面的夹角介于70°～90°之间，较佳为72°～75°之间。如此，本发明的锥状孔部位222并无背景技术中不平滑孔径内壁及漏电流的问题。本发明的锥状孔部位222具有一平滑表面，故解决了漏电流的问题。此外，覆盖于基材210上的绝缘层240可具有均匀的厚度。更甚者，相较于背景技术的直通硅晶穿孔，本发明可更容易溅镀晶种层或电镀金属层于锥状孔部位222上。
图5A-图5G例示本发明发光二极管次基板的制造方法的剖面示意图。请参阅图5A-图5G，发光二极管次基板220的制造方法，包含有：提供一基材210，其具有管芯面S1及背面S2(如图5A)；接着，进行一第一蚀刻制作工艺，以于背面S2形成第一垂直孔洞220a，其中第一蚀刻制作工艺在本实施例中为干蚀刻制作工艺，但在其他实施例中，也可为一湿蚀刻制作工艺，本发明不以此为限。并且，第一垂直孔洞220a具有一第一孔径D，其介于10微米至40微米之间；接续，进行一第二蚀刻制作工艺，以拓宽第一垂直孔洞220a，并将其修整成一漏斗状孔洞220b，其中第二蚀刻制作工艺在本实施例中为干蚀刻制作工艺，但于其他实施例中，也可为一湿蚀刻制作工艺，或者，可在进行干蚀刻制作工艺后再进行湿蚀刻制作工艺以更精确得出所需的孔洞形状(如图5B)；续之，以化学机械抛光法等方式，研磨基材210的背面S2，使得漏斗状孔洞220b变成直通硅晶穿孔220，其包含由背面S2向管芯面S1渐缩的锥状孔部位222及衔接锥状孔部位222的垂直孔部位224。本实施例中，第一孔径D于第二蚀刻制作工艺拓宽后，垂直孔部位224的孔径d1应会略大于第一孔径D(如图5C)；继之，形成一绝缘层240，覆盖直通硅晶穿孔220的表面，而绝缘层240可以化学气相沉积制作工艺、有机涂布制作工艺、喷涂制作工艺或者以光致抗蚀剂作为绝缘材料涂布绝缘层240等方式形成(如图5D)；再者，形成晶种层250覆盖住绝缘层240，而晶种层250可以电镀方法形成(如图5E)；其后，于绝缘层240上形成一光致抗蚀剂图案30，定义出一重分布线路层图案；之后，在未被光致抗蚀剂图案覆盖的晶种层250上形成一金属层260，并使金属层260的一悬凸部260a封闭垂直孔部位224，并构成一封口层230(如图5F)，其中金属层260也可利用电镀法形成；最后，去除光致抗蚀剂图案，以及去除未被金属层260覆盖的晶种层250，形成重分布线路层图案(如图5G)。如此，完成发光二极管次基板200的制作工艺。当然，可将发光二极管管芯10置于发光二极管次基板200上，且于发光二极管管芯10底部的一电极30a电连接发光二极管次基板200上的一接合垫204，以及以一打线20将发光二极管管芯10的一电极30b与发光二极管次基板200的一管芯垫(diepad)202接合，即可形成发光二极管次封装300(如图2)。或者，可将发光二极管管芯置10置于发光二极管次基板200上，以及以二打线20a以及20b分别将发光二极管管芯10的二电极30a以及30b与发光二极管次基板200的一接合垫204与一管芯垫(diepad)202接合，即可形成发光二极管次封装300(如图3)。
综上所述，本发明提供一种发光二极管次基板、发光二极管封装及其制造方法，其具有锥状结构的直通硅晶穿孔及封口层，因此不仅可减少使用于直通硅晶穿孔中的电镀金属的用量及电镀成本外，也可减低直通硅晶穿孔内壁的粗糙度，并改善形成于其上的绝缘层厚度的均匀性，进而避免于直通硅晶穿孔中因绝缘不佳所产生的漏电流的问题。此外，本发明的具有锥状结构的直通硅晶穿孔，更可解决不易溅镀晶种层的问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种发光二极管次基板，包含有：
基材，具有一管芯面及一背面；
直通硅晶穿孔，贯穿该基材，并连通该管芯面及该背面，其中该直通硅晶穿孔包含一由该背面向该管芯面渐缩的锥状孔部位以及一衔接该锥状孔部位的垂直孔部位；
绝缘层，具有一均匀厚度，完全覆盖在该基材的管芯面、该基材的背面、该锥状孔部位的表面及该垂直孔部位的表面上；以及
封口层，封闭该垂直孔部位。
2.如权利要求1所述的发光二极管次基板，其中该垂直孔部位的孔径实质等于该锥状孔部位的一下孔径。
3.如权利要求1所述的发光二极管次基板，其中该基材为一硅基材。
4.如权利要求1所述的发光二极管次基板，其中该封口层为一导电材料所构成 。
5.如权利要求1所述的发光二极管次基板，其中该管芯面用于安置一发光二极管管芯。
6.如权利要求1所述的发光二极管次基板，其中另包含有一晶种层，覆盖于该绝缘层上。
7.如权利要求6所述的发光二极管次基板，其中该晶种层包含钛、钨、铜或上述的合金。
8.如权利要求6所述的发光二极管次基板，其中另包含有一电镀金属层，设于该晶种层上。
9.如权利要求8所述的发光二极管次基板，其中该电镀金属层包含有铜、镍、金或以上的合金。
10.如权利要求8所述的发光二极管次基板，其中该封口层包含有该电镀金属层。
11.如权利要求8所述的发光二极管次基板，其中该电镀金属层的一悬凸部封闭该垂直孔部位，并构成该封口层。
12.如权利要求1所述的发光二极管次基板，其中该锥状孔部位具有一平滑表面。
13.一种发光二极管封装，包含有：
发光二极管次基板，其结构如权利要求1所述；
发光二极管管芯，置于该发光二极管次基板上；以及
至少一打线，将该发光二极管管芯的一电极与该发光二极管次基板的一接合垫接合。
14.一种发光二极管次基板，包含有：
基材，具有一管芯面及一背面；
直通硅晶穿孔，连通该管芯面及该背面，其中该直通硅晶穿孔包含一由该背面向该管芯面渐缩的锥状孔部位；
绝缘层，具有一均匀厚度，完全覆盖在该基材的管芯面、该基材的背面及该锥状孔部位的表面上；以及
封口层，封闭该直通硅晶穿孔的一端。
15.一种发光二极管封装，包含有：
发光二极管次基板，其结构如权利要求14所述；
发光二极管管芯，置于该发光二极管次基板上；以及
至少一打线，将该发光二极管管芯的一电极与该发光二极管次基板的一接合垫接合。
16.一种发光二极管封装，包含有：
发光二极管次基板，其结构如权利要求14所述；以及
发光二极管管芯，置于该发光二极管次基板上，其中位于该发光二极管管芯一下表面的二电极分别与该发光二极管次基板上的一接合垫以及一管芯垫电连接。
17.如权利要求16所述的发光二极管封装，其中该发光二极管管芯覆盖住该管芯垫与该接合垫之间的一断开区域。
18.如权利要求17所述的发光二极管封装，其中该断开区域填满绝缘材质。
19.如权利要求17所述的发光二极管封装，其中该断开区域不填入绝缘材质。
CN201110144977.7A 2010-05-31 2011-05-31 发光二极管次基板、发光二极管封装及其制造方法 Expired - Fee Related CN102263192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34990210P 2010-05-31 2010-05-31
US61/349,902 2010-05-31

Publications (2)

Publication Number Publication Date
CN102263192A CN102263192A (zh) 2011-11-30
CN102263192B true CN102263192B (zh) 2016-02-03

Family

ID=45009742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110144977.7A Expired - Fee Related CN102263192B (zh) 2010-05-31 2011-05-31 发光二极管次基板、发光二极管封装及其制造方法

Country Status (3)

Country Link
US (1) US20110291153A1 (zh)
CN (1) CN102263192B (zh)
TW (1) TWI515930B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468374A (zh) * 2010-11-11 2012-05-23 展晶科技(深圳)有限公司 发光二极管制造方法
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
JP5810921B2 (ja) 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
CN103928597A (zh) * 2013-01-10 2014-07-16 阳升照明有限公司 具有厚膜反射层的发光二极管元件基板、元件及制法
CN103928598A (zh) * 2013-01-10 2014-07-16 并日电子科技(深圳)有限公司 具有厚膜环绕壁的发光二极管元件基板、元件及制法
KR101958418B1 (ko) 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지
US9343363B2 (en) * 2013-03-15 2016-05-17 Semprius, Inc. Through-silicon vias and interposers formed by metal-catalyzed wet etching
US9847315B2 (en) * 2013-08-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages, packaging methods, and packaged semiconductor devices
US9373564B2 (en) * 2014-08-07 2016-06-21 Industrial Technology Research Institute Semiconductor device, manufacturing method and stacking structure thereof
JP6801950B2 (ja) * 2015-04-15 2020-12-16 ショット日本株式会社 貫通電極基板および半導体パッケージ
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
TW201921739A (zh) * 2016-06-23 2019-06-01 億光電子工業股份有限公司 發光二極體
FR3082354B1 (fr) 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
KR20230081779A (ko) * 2021-11-29 2023-06-08 코닝 인코포레이티드 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
CN101154647A (zh) * 2006-09-27 2008-04-02 恩益禧电子股份有限公司 半导体装置
CN101266991A (zh) * 2007-03-15 2008-09-17 索尼株式会社 半导体器件及其制造方法
TW200841455A (en) * 2007-04-02 2008-10-16 Toshiba Kk Semiconductor device, and its manufacturing method
CN101517728A (zh) * 2006-09-22 2009-08-26 Nxp股份有限公司 电子器件及其制造方法
CN101587933A (zh) * 2009-07-07 2009-11-25 晶方半导体科技（苏州）有限公司 发光二极管的晶圆级封装结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
US7494925B2 (en) * 2004-02-23 2009-02-24 Micron Technology, Inc. Method for making through-hole conductors for semiconductor substrates
US20090273005A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Opto-electronic package structure having silicon-substrate and method of forming the same
SG152101A1 (en) * 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
US20090135288A1 (en) * 2007-11-26 2009-05-28 San-Woei Shyu Optical scanning module with linear CMOS image
US8097955B2 (en) * 2008-10-15 2012-01-17 Qimonda Ag Interconnect structures and methods
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US7939926B2 (en) * 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
US8232626B2 (en) * 2010-06-14 2012-07-31 Hong Kong Applied Science & Technology Research Institute Co. Ltd. Via and method of via forming and method of via filling
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8587126B2 (en) * 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
CN101517728A (zh) * 2006-09-22 2009-08-26 Nxp股份有限公司 电子器件及其制造方法
CN101154647A (zh) * 2006-09-27 2008-04-02 恩益禧电子股份有限公司 半导体装置
CN101266991A (zh) * 2007-03-15 2008-09-17 索尼株式会社 半导体器件及其制造方法
TW200841455A (en) * 2007-04-02 2008-10-16 Toshiba Kk Semiconductor device, and its manufacturing method
CN101587933A (zh) * 2009-07-07 2009-11-25 晶方半导体科技（苏州）有限公司 发光二极管的晶圆级封装结构及其制造方法

Also Published As

Publication number Publication date
TWI515930B (zh) 2016-01-01
US20110291153A1 (en) 2011-12-01
TW201145622A (en) 2011-12-16
CN102263192A (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
CN102263192B (zh) 发光二极管次基板、发光二极管封装及其制造方法
CN102163659B (zh) 发光二极管封装、高反射型硅次基板及其制造方法
CN105977232B (zh) 在基板中安装器件的方法、安装有器件的基板结构和电子装置
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US9324669B2 (en) Use of electrolytic plating to control solder wetting
US8248803B2 (en) Semiconductor package and method of manufacturing the same
US9017539B2 (en) Method for fabricating a heat sink, and a heat sink
WO2015077623A1 (en) Led submount with integrated interconnects
CN103258788B (zh) 基于双向填充的通孔互联结构制作方法及其产品
TW201225222A (en) Carrier substrate for an optoelectronic component, method for its production and optoelectronic component
CN104756267A (zh) 发光装置及其制造方法以及发光装置安装体
CN103730431A (zh) 一种大功率阵列led芯片表面散热结构及制作方法
CN112652697A (zh) 一种柔性Micro LED基板结构及其制备方法
CN114351225B (zh) 电镀挂具和电镀装置
CN101442040B (zh) 发光二极管封装结构及其制造方法
CN112928195B (zh) 发光基板和制备发光基板的方法、显示装置
CN101771112B (zh) 增加发光效率的晶片级发光二极管封装结构及其制作方法
WO2017206331A1 (zh) 一种led封装基板及其制备方法
CN103311223A (zh) 晶圆电镀镍金产品及其制备方法
CN101937957A (zh) 氮化镓基垂直结构发光二极管电极结构的制作方法
CN101974772B (zh) 氮化镓基垂直结构发光二极管转移衬底的二次电镀方法
CN103547079A (zh) 一种软介质电路的制作方法
WO2017206333A1 (zh) 一种led封装基板的制备方法
CN107369752A (zh) 半导体发光装置及其制造方法
CN211654853U (zh) 一种uvled封装的陶瓷基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20190531

CF01 Termination of patent right due to non-payment of annual fee