TWI515930B - 發光二極體次基板、發光二極體封裝及其製造方法 - Google Patents
發光二極體次基板、發光二極體封裝及其製造方法 Download PDFInfo
- Publication number
- TWI515930B TWI515930B TW100119115A TW100119115A TWI515930B TW I515930 B TWI515930 B TW I515930B TW 100119115 A TW100119115 A TW 100119115A TW 100119115 A TW100119115 A TW 100119115A TW I515930 B TWI515930 B TW I515930B
- Authority
- TW
- Taiwan
- Prior art keywords
- emitting diode
- substrate
- light
- sub
- hole portion
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 30
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims description 111
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 111
- 238000005530 etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 8
- 229920001296 polysiloxane Polymers 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 210000004508 polar body Anatomy 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Description
本發明係關於一種發光二極體次基板、發光二極體封裝及其製造方法，且特別是有關於一種具有錐狀結構的直通矽晶穿孔的發光二極體次基板、發光二極體封裝及其製造方法。
發光二極體(light emitting diode，LED)元件一般是作為指示燈、顯示板的發光源，它不但能夠高效率地直接將電能轉化為光能，而且具有使用壽命長、省電等優點，故其在照明或顯示應用領域中已逐漸扮演越來越重要的角色。
一般而言，發光二極體晶粒係設置於一次基板上，並透過次基板來連結封裝基板或其他電子元件，其中次基板直接影響到封裝後的發光二極體的電性品質及散熱效能。請參閱第1圖，其為習知的發光二極體次基板的剖面示意圖。習知發光二極體次基板100包括一基材110、一直通矽晶穿孔120、一絕緣層130、一晶種層140、一第一金屬層150及一第二金屬層160，其中，直通矽晶穿孔120為一近乎垂直的柱狀通孔，晶種層140可為銅晶種層，第一金屬層150可為電鍍銅層，第二金屬層160可為電鍍鎳層、電鍍金層或電鍍鎳/金層。
然而，上述先前技術仍有諸多缺點需要進一步改進。例如，直通矽晶穿孔120在經過蝕刻後，會在其內壁產生出凹凸不平的粗糙表面(如圖所示)。如此，使得後續形成於直通矽晶穿孔120內壁上的絕緣層130厚度不均，而造成絕緣不佳並導致漏電流的情形。此外，由於直通矽晶穿孔120為一垂直的柱狀結構，較小的孔徑，造成晶種層140的濺鍍品質不易控制。
此外，由於發光二極體晶粒需以銀膠固定在次基板上，在尺寸微型化的同時，銀膠容易流入直通矽晶穿孔120內，較嚴重時可能造成接墊的污染。目前雖可以電鍍方法，利用電鍍金屬將直通矽晶穿孔120填滿，以防止銀膠流入直通矽晶穿孔120內，但此方法需要較長的時間進行電鍍，而且生產成本也較高。
本發明提出一種發光二極體次基板、發光二極體封裝及其製造方法，其具有錐狀結構的直通矽晶穿孔，並且利用一封口層封閉直通矽晶穿孔的一端，進而解決上述先前技術的諸多問題。
本發明提供一種發光二極體次基板，包含有：一基材、一直通矽晶穿孔以及一封口層。基材具有一晶粒面及一背面；直通矽晶穿孔貫穿基材，並連通晶粒面及背面，其中直通矽晶穿孔包含一由背面向晶粒面漸縮之錐狀孔部位以及一銜接錐狀孔部位的垂直孔部位；以及封口層封閉垂直孔部位。
在本發明之一實施例中，垂直孔部位的孔徑實質等於錐狀孔部位的一下孔徑，而垂直孔部位的孔徑可介於10微米至50微米之間。錐狀孔部位另具有一上孔徑，其大小介於250微米至320微米之間。在一實施例中，基材係為一矽基材。封口層係為一導電材料所構成者。晶粒面係用於安置一發光二極體晶粒。錐狀孔部位具有一平滑表面。
在本發明之一實施例中，發光二極體次基板另包含有一絕緣層，至少覆蓋在錐狀孔部位及垂直孔部位的表面上，其中絕緣層包含一化學氣相沈積矽氧層、一環氧樹脂層、一光阻層或一矽氧層。
在本發明之一實施例中，發光二極體次基板另包含有一晶種層，覆蓋於絕緣層上，其中晶種層包含鈦、鎢、銅或上述之合金。此外，發光二極體次基板另包含有一電鍍金屬層，設於晶種層上，其中電鍍金屬層包含有銅、鎳、金或以上之合金。封口層包含有電鍍金屬層。電鍍金屬層的一懸凸部封閉垂直孔部位，並構成封口層。
本發明提供一種發光二極體封裝，包含有：一發光二極體次基板，其結構如上所述；一發光二極體晶粒，置於發光二極體次基板上；以及至少一打線，將發光二極體晶粒的一電極與發光二極體次基板的一接合墊接合。
本發明提供一種發光二極體次基板的製造方法，包含有：提供一基材，具有一晶粒面及一背面；進行一第一蝕刻製程，於背面形成一第一垂直孔洞；進行一第二蝕刻製程，將第一垂直孔洞修整成一漏斗狀孔洞；研磨基材之背面，使得漏斗狀孔洞變成一直通矽晶穿孔，其包含一由背面向晶粒面漸縮之錐狀孔部位及一銜接錐狀孔部位的垂直孔部位；形成一絕緣層，覆蓋直通矽晶穿孔的表面；形成一晶種層，覆蓋住絕緣層；於絕緣層上形成一光阻圖案，定義出一重分佈線路層圖案；在未被光阻圖案覆蓋的晶種層上形成一金屬層，並使金屬層的一懸凸部封閉垂直孔部位，並構成一封口層；去除光阻圖案以及去除未被金屬層覆蓋的晶種層。
在本發明之一實施例中，第一垂直孔洞具有一第一孔徑，介於10微米至40微米之間，而垂直孔部位的孔徑大於第一孔徑，其中垂直孔部位的孔徑介於10微米至50微米之間，且垂直孔部位的孔徑實質等於錐狀孔部位的一下孔徑。錐狀孔部位另具有一上孔徑，其大小介於250微米至320微米之間，且錐狀孔部位具有一平滑表面。
在本發明之一實施例中，基材係為一矽基材。晶粒面係用於安置一發光二極體晶粒。絕緣層包含一化學氣相沈積矽氧層、一環氧樹脂層、一光阻層或一矽氧層。晶種層以及金屬層包含鈦、鎢、銅或上述之合金。金屬層係利用電鍍法形成。
在本發明之一實施例中，第一蝕刻製程係為一乾蝕刻製程，第二蝕刻製程亦可為一乾蝕刻製程。直通矽晶穿孔貫穿基材，並連通晶粒面及背面。
本發明提供一種發光二極體封裝的製造方法，包含有：提供一以如上所述方法構成的發光二極體次基板；將一發光二極體晶粒置於發光二極體次基板上；以及以至少一打線將發光二極體晶粒的一電極與發光二極體次基板的一接合墊接合。
本發明提供一種發光二極體次基板，包含有：一基材、一直通矽晶穿孔以及一封口層。基材具有一晶粒面及一背面。直通矽晶穿孔連通晶粒面及背面，其中直通矽晶穿孔包含一由背面向晶粒面漸縮之錐狀孔部位；以及一封口層，封閉直通矽晶穿孔之一端。
本發明提供一種發光二極體封裝，包含有：一發光二極體次基板，其結構如上所述；一發光二極體晶粒，置於發光二極體次基板上；以及至少一打線，將發光二極體晶粒的一電極與發光二極體次基板的一接合墊接合。
基於上述，本發明提供一種發光二極體次基板、發光二極體封裝及其製造方法，其具有錐狀結構的直通矽晶穿孔及封口層，不僅可減少於直通矽晶穿孔中的電鍍金屬的用量及電鍍成本外，亦可避免於直通矽晶穿孔中因絕緣不佳所產生的漏電流的問題。此外，本發明更可解決在直通矽晶穿孔中不易均勻地濺鍍或電鍍金屬的問題。
第2圖係為依據本發明一較佳實施例所繪示的發光二極體次基板的剖面示意圖。如第2圖所示，一發光二極體次基板200，與一發光二極體晶粒10以及一打線20構成一發光二極體封裝300，其中發光二極體晶粒10置於發光二極體次基板200上，且於發光二極體晶粒10底部的一電極30a電連接發光二極體次基板200上的一晶粒墊(die pad)204，而打線20則將發光二極體晶粒10的另一電極30b與發光二極體次基板200的一接合墊202接合。如此，可使發光二極體晶粒10經由發光二極體次基板200與一封裝載板或其他電子元件(未繪示)電連接。
在另一實施例中，如第3圖所示，一發光二極體次基板200，與一發光二極體晶粒10以及二打線20a以及20b構成一發光二極體封裝300a，其中發光二極體晶粒10置於發光二極體次基板200上，且發光二極體晶粒10的下表面則與發光二極體次基板200為絕緣結合，且二打線20a以及20b則分別將發光二極體晶粒10的二電極30a以及30b與發光二極體次基板200的一晶粒墊204與一接合墊202接合。如此，可使發光二極體晶粒10經由發光二極體次基板200與一封裝載板或其他電子元件(未繪示)電連接。
在本發明又另一實施例中，如第4圖所示，一發光二極體次基板200與一發光二極體晶粒10構成一發光二極體封裝300b，其中發光二極體晶粒10置於發光二極體次基板200上，且位於發光二極體晶粒10下表面的二電極30a以及30b分別與發光二極體次基板200的一晶粒墊204與一接合墊202直接接合在一起，而不需要打線接合。基本上，發光二極體晶粒10覆蓋住晶粒墊204與接合墊202之間的斷開區域280，其中，斷開區域280可選擇性地為(1)未填滿，或(2)填滿絕緣材質。
詳細而言，如第2圖所示，發光二極體次基板200包含有：一基材210、一直通矽晶穿孔220以及一封口層230。基材210具有一晶粒面S1及一背面S2。晶粒面S1可用於承載發光二極體晶粒10，且晶粒面S1具有導線圖案分佈於其上，而背面S2可用於電連接封裝載板，且於上分佈有散熱面以散出發光二極體晶粒10運作時所生成的熱。在本實施例中，基材係為一矽基材，其具有良好的散熱效果，但本發明並不以此為限。再者，直通矽晶穿孔220貫穿基材210，並連通晶粒面S1及背面S2，其中直通矽晶穿孔220包含由背面S2向晶粒面漸縮之錐狀孔部位222以及銜接錐狀孔部位222的垂直孔部位224。另外，封口層230封閉垂直孔部位224，且封口層230係為一導電材料所構成者，其用途為可防止銀膠流進直通矽晶穿孔220中，其中導電材料可為銅、金等金屬或其合金。
更進一步而言，發光二極體次基板200另包含有一絕緣層240。本實施例中，絕緣層240覆蓋基材210的表面，以及至少覆蓋錐狀孔部位222及垂直孔部位224的表面上，但本發明不以此為限。在一實施例中，絕緣層240包含一化學氣相沈積矽氧層、一環氧樹脂層、一光阻層或一矽氧層，但亦可由其他絕緣材料形成。本發明由於通矽晶穿孔220具有漸縮之錐狀孔部位222，因此才能夠以化學氣相沈積法或噴塗法形成高品質的絕緣層240，更能節省成本，而這也是過去垂直柱狀通孔的直通矽晶穿孔120所無法達到的，故過去通常是以成本較高的熱氧化法形成絕緣層。
此外，發光二極體次基板200另包含有一晶種層250覆蓋於絕緣層240上，其中晶種層250包含鈦、鎢、銅或其之合金。另外，發光二極體次基板200另包含有一電鍍金屬層260，其設於晶種層250上，其中電鍍金屬層260包含有銅、鎳、金或以上之合金。在一實施例中，封口層230即包含有電鍍金屬層260，而電鍍金屬層260的一部份封閉垂直孔部位224，並構成封口層230。值得注意的是，本發明只需封閉直通矽晶穿孔220的垂直孔部位224，而不需要將整個直通矽晶穿孔220填滿，即可達到防止銀膠溢流至直通矽晶穿孔220的問題。相較於先前技術，為了防止銀膠溢流及污染的問題，必須將整個直通矽晶穿孔120(如第1圖)電鍍上金或銅，本發明可有效減少電鍍金屬的用量，並減少電鍍時間。
在本實施例中，垂直孔部位224的孔徑d1實質等於錐狀孔部位222的一下孔徑，而錐狀孔部位222另具有一上孔徑d2，位於基材210的背面S2，且上孔徑d2大於下孔徑d1。相較於先前技術，本發明之上孔徑d2大約對應習知直通矽晶穿孔的垂直柱狀孔徑，而錐狀孔部位222的上孔徑d2係以下孔徑d1再拓寬而得。根據一較佳的實施例，錐狀孔部位222的下孔徑或垂直孔部位224的孔徑d1可介於10微米至50微米之間，而錐狀孔部位222的上孔徑d2可介於250微米至320微米之間。但本發明之錐狀孔部位222與垂直孔部位224的尺寸配置並不以此為限。一般而言，本發明之錐狀孔部位222的斜表面與水平面之夾角可介於70°～90°之間，而在較佳的實施方式中，本發明之錐狀孔部位222的斜表面與水平面之夾角介於70°～90°之間，較佳為72°～75°之間。如此，本發明之錐狀孔部位222並無先前技術中不平滑孔徑內壁及漏電流的問題。本發明之錐狀孔部位222具有一平滑表面，故解決了漏電流的問題。此外，覆蓋於基材210上之絕緣層240可具有均勻的厚度。更甚者，相較於先前技術之直通矽晶穿孔，本發明可更容易濺鍍晶種層或電鍍金屬層於錐狀孔部位222上。
第5A-5G圖例示本發明發光二極體次基板的製造方法的剖面示意圖。請參閱第5A-5G圖，發光二極體次基板220的製造方法，包含有：提供一基材210，其具有晶粒面S1及背面S2(如第5A圖)；接著，進行一第一蝕刻製程，以於背面S2形成第一垂直孔洞220a，其中第一蝕刻製程在本實施例中為乾蝕刻製程，但在其他實施例中，亦可為一濕蝕刻製程，本發明不以此為限。並且，第一垂直孔洞220a具有一第一孔徑D，其介於10微米至40微米之間；接續，進行一第二蝕刻製程，以拓寬第一垂直孔洞220a，並將其修整成一漏斗狀孔洞220b，其中第二蝕刻製程在本實施例中為乾蝕刻製程，但於其他實施例中，亦可為一濕蝕刻製程，或者，可在進行乾蝕刻製程後再進行濕蝕刻製程以更精確得出所需之孔洞形狀(如第5B圖)；續之，以化學機械研磨法等方式，研磨基材210之背面S2，使得漏斗狀孔洞220b變成直通矽晶穿孔220，其包含由背面S2向晶粒面S1漸縮之錐狀孔部位222及銜接錐狀孔部位222的垂直孔部位224。本實施例中，第一孔徑D於第二蝕刻製程拓寬後，垂直孔部位224的孔徑d1應會略大於第一孔徑D(如第5C圖)；繼之，形成一絕緣層240，覆蓋直通矽晶穿孔220的表面，而絕緣層240可以化學氣相沉積製程、有機塗佈製程、噴塗製程或者以光阻作為絕緣材料塗佈絕緣層240等方式形成(如第5D圖)；再者，形成晶種層250覆蓋住絕緣層240，而晶種層250可以電鍍方法形成(如第5E圖)；其後，於絕緣層240上形成一光阻圖案30，定義出一重分佈線路層圖案；之後，在未被光阻圖案覆蓋的晶種層250上形成一金屬層260，並使金屬層260的一懸凸部260a封閉垂直孔部位224，並構成一封口層230(如第5F圖)，其中金屬層260亦可利用電鍍法形成；最後，去除光阻圖案，以及去除未被金屬層260覆蓋的晶種層250，形成重分佈線路層圖案(如第5G圖)。如此，完成發光二極體次基板200的製程。當然，可將發光二極體晶粒10置於發光二極體次基板200上，且於發光二極體晶粒10底部的一電極30a電連接發光二極體次基板200上的一接合墊204，以及以一打線20將發光二極體晶粒10的一電極30b與發光二極體次基板200的一晶粒墊(die pad)202接合，即可形成發光二極體次封裝300(如第2圖)。或者，可將發光二極體晶粒置10置於發光二極體次基板200上，以及以二打線20a以及20b分別將發光二極體晶粒10的二電極30a以及30b與發光二極體次基板200的一接合墊204與一晶粒墊(die pad)202接合，即可形成發光二極體次封裝300(如第3圖)。
綜上所述，本發明提供一種發光二極體次基板、發光二極體封裝及其製造方法，其具有錐狀結構的直通矽晶穿孔及封口層，因此不僅可減少使用於直通矽晶穿孔中的電鍍金屬的用量及電鍍成本外，亦可減低直通矽晶穿孔內壁的粗糙度，並改善形成於其上的絕緣層厚度的均勻性，進而避免於直通矽晶穿孔中因絕緣不佳所產生的漏電流的問題。此外，本發明之具有錐狀結構的直通矽晶穿孔，更可解決不易濺鍍晶種層的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．發光二極體晶粒
20、20a、20b．．．打線
30a、30b．．．電極
100．．．發光二極體次基板
110．．．基材
120．．．直通矽晶穿孔
130．．．絕緣層
140．．．晶種層
150．．．第一金屬層
160．．．第二金屬層
200．．．發光二極體次基板
202．．．接合墊
204．．．晶粒墊
210．．．基材
220．．．直通矽晶穿孔
220a．．．第一垂直孔洞
220b．．．漏斗狀孔洞
222．．．錐狀孔部位
224．．．垂直孔部位
230．．．封口層
240．．．絕緣層
250．．．晶種層
260．．．電鍍金屬層(金屬層)
260a．．．懸凸部
280．．．斷開區域
300．．．發光二極體封裝
300a．．．發光二極體封裝
300b．．．發光二極體封裝
S1．．．晶粒面
S2．．．背面
d1．．．下孔徑
d2．．．上孔徑
D．．．第一孔徑
第1圖係為習知的發光二極體次基板的剖面示意圖。
第2圖係為依據本發明一較佳實施例所繪示的發光二極體次基板及發光二極體封裝的剖面示意圖。
第3圖係為依據本發明另一較佳實施例所繪示的發光二極體次基板及發光二極體封裝的剖面示意圖。
第4圖係為依據本發明又另一較佳實施例所繪示的發光二極體次基板及發光二極體封裝的剖面示意圖。
第5A-5G圖例示本發明發光二極體次基板的製造方法的剖面示意圖。
10．．．發光二極體晶粒
20．．．打線
30a、30b．．．電極
200．．．發光二極體次基板
202．．．接合墊
204．．．晶粒墊
210．．．基材
220．．．直通矽晶穿孔
222．．．錐狀孔部位
224．．．垂直孔部位
230．．．封口層
240．．．絕緣層
250．．．晶種層
260．．．電鍍金屬層(金屬層)
300．．．發光二極體封裝
S1．．．晶粒面
S2．．．背面
d1．．．下孔徑
d2．．．上孔徑
Claims (17)
- 一種發光二極體次基板，包含有：一基材，具有一晶粒面及一背面；一直通矽晶穿孔，貫穿該基材，並連通該晶粒面及該背面，其中該直通矽晶穿孔包含一由該背面向該晶粒面漸縮之錐狀孔部位以及一銜接該錐狀孔部位的垂直孔部位；一絕緣層，至少覆蓋在該錐狀孔部位及該垂直孔部位的表面上；以及一封口層，封閉該垂直孔部位。
- 如申請專利範圍第1項所述之發光二極體次基板，其中該垂直孔部位的孔徑實質等於該錐狀孔部位的一下孔徑。
- 如申請專利範圍第1項所述之發光二極體次基板，其中該基材係為一矽基材。
- 如申請專利範圍第1項所述之發光二極體次基板，其中該封口層係為一導電材料所構成者。
- 如申請專利範圍第1項所述之發光二極體次基板，其中該晶粒面係用於安置一發光二極體晶粒。
- 如申請專利範圍第1項所述之發光二極體次基板，其中另包含有 一晶種層，覆蓋於該絕緣層上。
- 如申請專利範圍第6項所述之發光二極體次基板，其中該晶種層包含鈦、鎢、銅或上述之合金。
- 如申請專利範圍第6項所述之發光二極體次基板，其中另包含有一電鍍金屬層，設於該晶種層上。
- 如申請專利範圍第8項所述之發光二極體次基板，其中該電鍍金屬層包含有銅、鎳、金或以上之合金。
- 如申請專利範圍第8項所述之發光二極體次基板，其中該封口層包含有該電鍍金屬層。
- 如申請專利範圍第8項所述之發光二極體次基板，其中該電鍍金屬層的一懸凸部封閉該垂直孔部位，並構成該封口層。
- 如申請專利範圍第1項所述之發光二極體次基板，其中該錐狀孔部位具有一平滑表面。
- 一種發光二極體封裝，包含有：一發光二極體次基板，其結構如申請專利範圍第1項所述；一發光二極體晶粒，置於該發光二極體次基板上；以及 至少一打線，將該發光二極體晶粒的一電極與該發光二極體次基板的一接合墊接合。
- 一種發光二極體封裝，包含有：一發光二極體次基板，其結構如申請專利範圍第1項所述；以及一發光二極體晶粒，置於該發光二極體次基板上，其中位於該發光二極體晶粒一下表面的二電極分別與該發光二極體次基板上的一接合墊以及一晶粒墊電連接。
- 如申請專利範圍第14項所述之發光二極體封裝，其中該發光二極體晶粒覆蓋住該晶粒墊與該接合墊之間的一斷開區域。
- 如申請專利範圍第15項所述之發光二極體封裝，其中該斷開區域填滿絕緣材質。
- 如申請專利範圍第15項所述之發光二極體封裝，其中該斷開區域不填入絕緣材質。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US34990210P | 2010-05-31 | 2010-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201145622A TW201145622A (en) | 2011-12-16 |
| TWI515930B true TWI515930B (zh) | 2016-01-01 |
Family
ID=45009742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100119115A TWI515930B (zh) | 2010-05-31 | 2011-05-31 | 發光二極體次基板、發光二極體封裝及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110291153A1 (zh) |
| CN (1) | CN102263192B (zh) |
| TW (1) | TWI515930B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468374A (zh) * | 2010-11-11 | 2012-05-23 | 展晶科技(深圳)有限公司 | 发光二极管制造方法 |
| FR2985088B1 (fr) * | 2011-12-23 | 2015-04-17 | Commissariat Energie Atomique | Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication |
| JP5810921B2 (ja) | 2012-01-06 | 2015-11-11 | 凸版印刷株式会社 | 半導体装置の製造方法 |
| CN103928597A (zh) * | 2013-01-10 | 2014-07-16 | 阳升照明有限公司 | 具有厚膜反射层的发光二极管元件基板、元件及制法 |
| CN103928598A (zh) * | 2013-01-10 | 2014-07-16 | 并日电子科技(深圳)有限公司 | 具有厚膜环绕壁的发光二极管元件基板、元件及制法 |
| KR101958418B1 (ko) | 2013-02-22 | 2019-03-14 | 삼성전자 주식회사 | 발광 소자 패키지 |
| US9343363B2 (en) * | 2013-03-15 | 2016-05-17 | Semprius, Inc. | Through-silicon vias and interposers formed by metal-catalyzed wet etching |
| US9847315B2 (en) * | 2013-08-30 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages, packaging methods, and packaged semiconductor devices |
| US9373564B2 (en) * | 2014-08-07 | 2016-06-21 | Industrial Technology Research Institute | Semiconductor device, manufacturing method and stacking structure thereof |
| JP6801950B2 (ja) * | 2015-04-15 | 2020-12-16 | ショット日本株式会社 | 貫通電極基板および半導体パッケージ |
| DE102015108345A1 (de) * | 2015-05-27 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil |
| TWI633686B (zh) * | 2016-06-23 | 2018-08-21 | 億光電子工業股份有限公司 | 發光二極體及其製作方法 |
| FR3082354B1 (fr) | 2018-06-08 | 2020-07-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Puce photonique traversee par un via |
| KR20220127410A (ko) * | 2021-03-10 | 2022-09-20 | 삼성디스플레이 주식회사 | 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 |
| KR20230081779A (ko) * | 2021-11-29 | 2023-06-08 | 코닝 인코포레이티드 | 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
| US20030119308A1 (en) * | 2001-12-20 | 2003-06-26 | Geefay Frank S. | Sloped via contacts |
| US6953891B2 (en) * | 2003-09-16 | 2005-10-11 | Micron Technology, Inc. | Moisture-resistant electronic device package and methods of assembly |
| US7494925B2 (en) * | 2004-02-23 | 2009-02-24 | Micron Technology, Inc. | Method for making through-hole conductors for semiconductor substrates |
| US20090273005A1 (en) * | 2006-07-24 | 2009-11-05 | Hung-Yi Lin | Opto-electronic package structure having silicon-substrate and method of forming the same |
| CN101517728B (zh) * | 2006-09-22 | 2013-10-30 | Nxp股份有限公司 | 电子器件及其制造方法 |
| JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4380718B2 (ja) * | 2007-03-15 | 2009-12-09 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5100185B2 (ja) * | 2007-04-02 | 2012-12-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| SG152101A1 (en) * | 2007-11-06 | 2009-05-29 | Agency Science Tech & Res | An interconnect structure and a method of fabricating the same |
| US20090135288A1 (en) * | 2007-11-26 | 2009-05-28 | San-Woei Shyu | Optical scanning module with linear CMOS image |
| US8097955B2 (en) * | 2008-10-15 | 2012-01-17 | Qimonda Ag | Interconnect structures and methods |
| US8030780B2 (en) * | 2008-10-16 | 2011-10-04 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
| US7939926B2 (en) * | 2008-12-12 | 2011-05-10 | Qualcomm Incorporated | Via first plus via last technique for IC interconnects |
| CN101587933B (zh) * | 2009-07-07 | 2010-12-08 | 苏州晶方半导体科技股份有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
| US8232626B2 (en) * | 2010-06-14 | 2012-07-31 | Hong Kong Applied Science & Technology Research Institute Co. Ltd. | Via and method of via forming and method of via filling |
| US8847380B2 (en) * | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8587126B2 (en) * | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
-
2011
- 2011-05-31 TW TW100119115A patent/TWI515930B/zh active
- 2011-05-31 CN CN201110144977.7A patent/CN102263192B/zh not_active Expired - Fee Related
- 2011-05-31 US US13/118,602 patent/US20110291153A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN102263192B (zh) | 2016-02-03 |
| TW201145622A (en) | 2011-12-16 |
| US20110291153A1 (en) | 2011-12-01 |
| CN102263192A (zh) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI515930B (zh) | 發光二極體次基板、發光二極體封裝及其製造方法 | |
| WO2012012975A1 (zh) | 一种基于硅基板的led表面贴片封装结构及其封装方法 | |
| US20130045550A1 (en) | Package substrate for optical element and method of manufacturing the same | |
| TWI446508B (zh) | 無核心式封裝基板及其製法 | |
| TW201813034A (zh) | 導線架及電子組件裝置 | |
| JPWO2016017523A1 (ja) | 配線基板、電子装置および電子モジュール | |
| JP2008252016A (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
| WO2017041280A1 (zh) | 一种具有过渡基板的led器件及其封装方法 | |
| CN107134441B (zh) | 具有可焊接的电接触部的芯片嵌入封装体 | |
| TWI733941B (zh) | 導線架及其製造方法暨製造電子構件裝置之方法 | |
| KR101363980B1 (ko) | 광 모듈 및 그 제조 방법 | |
| TWI548030B (zh) | 導電盲孔結構及其製法 | |
| KR100923784B1 (ko) | 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법 | |
| CN104347787B (zh) | 一种led发光单元的制备方法 | |
| JP6327427B1 (ja) | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 | |
| JP5912471B2 (ja) | 半導体デバイス | |
| WO2017206332A1 (zh) | 一种led封装基板的制备方法 | |
| WO2017206331A1 (zh) | 一种led封装基板及其制备方法 | |
| KR20150095382A (ko) | 전기소자 그리고 전기소자 및 전기소자용 상하 방향 도전 구조물의 제조 방법 | |
| US9117941B2 (en) | LED package and method of the same | |
| TW201724567A (zh) | 用於安裝發光半導體裝置之撓性電路 | |
| TWI482321B (zh) | 具有傾斜結構之發光二極體封裝之方法 | |
| CN110718622B (zh) | 一种发光二极管器件及其制造方法 | |
| WO2017206333A1 (zh) | 一种led封装基板的制备方法 | |
| CN111162158B (zh) | 一种rgb芯片倒装封装结构及制备方法 |