CN111162158B - 一种rgb芯片倒装封装结构及制备方法 - Google Patents
一种rgb芯片倒装封装结构及制备方法 Download PDFInfo
- Publication number
- CN111162158B CN111162158B CN202010069588.1A CN202010069588A CN111162158B CN 111162158 B CN111162158 B CN 111162158B CN 202010069588 A CN202010069588 A CN 202010069588A CN 111162158 B CN111162158 B CN 111162158B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- chip
- flip
- rgb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 118
- 229910052802 copper Inorganic materials 0.000 claims description 48
- 239000010949 copper Substances 0.000 claims description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 25
- 239000000919 ceramic Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 5
- 229910001020 Au alloy Inorganic materials 0.000 claims description 4
- 239000003353 gold alloy Substances 0.000 claims description 4
- PQTCMBYFWMFIGM-UHFFFAOYSA-N gold silver Chemical compound [Ag].[Au] PQTCMBYFWMFIGM-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000004568 cement Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 238000003466 welding Methods 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000010008 shearing Methods 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开一种芯片倒装封装结构及制备方法，其结构包括：基板以及设置于基板上的多个芯片倒装模块，每个芯片倒装模块包括：焊盘层，设置于基板的正面上，或设置于基板的正面以及背面；表面金属层，设置于焊盘层的表面，表面金属层为含锡合金或纯锡，且表面金属层的厚度为5～40um；芯片，芯片的电极倒装于表面金属层上。本发明成本低、平整度好、焊接芯片时，不需要预印锡膏，工序简化，倒装简单，效率高，精度高。
Description
技术领域
本发明属于封装技术领域，具体涉及一种RGB芯片倒装封装结构及制备方法。
背景技术
在LED显示领域，不论是COB光源、MINILED或Micro Led，都需要采用FC倒装技术，因LED芯片尺寸的局限性，在LED芯片电极上有下面几种结构：
在LED电极上植球，现在业界植球能力极限50um，但芯片的电极一般为长方形，故球直径比电极窄边大，比长边短，容易形成不规则形状，并且成本高；
在LED芯片电极上化学镀锡，因化学镀锡的厚度比较小，一般都低于1um，若芯片倒装时不上锡膏，则容易导致芯片与基板结合力不好，并且不容易焊接。
在LED芯片电极上电镀锡银或者其它合金，如专利CN101350321A；该专利解决了小型化封装问题，同时也解决了出光的问题。
但是该专利所公开的芯片尺寸比较大，芯片电极比较大，并且芯片是倒装在引线框架上，引线框架的精度已不能满足MINILED或MicroLed的要求，并且该专利没有在焊盘位置形成铜突块(也就是铜柱)，其应力可能导致芯片可靠性问题，焊盘的平整度也没办法保证，经常会出现线路表面绝缘层高于焊盘表面，影响焊接效果。
该专利前提条件是芯片尺寸必须比较大，电极也比较大，但现在芯片技术的发展，其尺寸呈几何级下降，在芯片电极上长合金球或者植球，不仅难度大，成本高，并且可靠性也不高，其剪切力不能满足要求；特别是在芯片电极呈长方形的情况下。
发明内容
为了解决上述技术问题，本发明提出了一种RGB芯片倒装封装结构及制备方法。
为了达到上述目的，本发明的技术方案如下：
一种RGB芯片倒装封装结构，包括：基板以及设置于基板上的多个芯片倒装模块，每个芯片倒装模块包括：
焊盘层，设置于基板的正面上，或设置于基板的正面以及背面；
表面金属层，设置于焊盘层的表面，表面金属层为含锡合金或纯锡，且表面金属层的厚度为5～40um；
芯片，芯片的电极倒装于表面金属层上。
本发明公开一种RGB芯片倒装封装结构，成本低、平整度好、焊接芯片时，不需要预印锡膏，工序简化，倒装简单，效率高，精度高。
在上述技术方案的基础上，还可做如下改进：
作为优选的方案，焊盘层为单层或多层金属结构，且当焊盘层为多层金属结构时，焊盘层沿基板向外的方向依次包括：铜层和镍层，或焊盘层沿基板向外的方向依次包括：铜层、镍层和金层。
采用上述优选的方案，焊接效果更佳。
作为优选的方案，当焊盘层沿基板向外的方向依次包括：铜层和镍层时，铜层的厚度为5-100um，镍层的厚度为1-10um。
采用上述优选的方案，在倒装焊盘位置加厚镀铜，此结构便于光学胶或填充胶充分填充芯片底部，提高芯片的可靠性，剪切力大幅提高；线路位置的铜比较薄，便于精细线路的蚀刻加工，不会出现在极端情况下，芯片出现功能性问题，如分层或短路等问题。
在焊盘位置形成铜突块(即加厚的铜，此处铜比线路铜厚一些)，该结构下的倒装结构，其平整度，精度及可靠性更佳。
作为优选的方案，当基板背面设置有焊盘层时，在该焊盘层的表面还设有金、银、银金合金或者含锡合金。
采用上述优选的方案，效果更佳。
作为优选的方案，基板为BT基板、ABF基板、COB基板、玻璃基板或陶瓷类混合基板中的一种或多种；
当基板为陶瓷类混合基板时，基板包括：基层以及设置于基层表面的缓冲层，基层为BT基层、ABF基层、PI基层、玻璃基层中的一种或多种，且缓冲层的CTE值介于基板CTE值和硅基CTE之间。
采用上述优选的方案，基板的选择多样化，玻璃基板或陶瓷混合基板，其CTE值接近于硅芯片胀缩值，可以充分保证RGB显示模块在极端条件下的可靠性。
玻璃基板或陶瓷类混合基板，其平整度相当高，可充分保证Mini或Micro Led倒装的要求。玻璃基板或陶瓷类混合基板导热系数高，不易变形。
缓冲层的CTE值介于基板CTE值和硅基CTE之间，更趋近于硅基胀缩值。陶瓷类混合基板可有效降低基板所产生的内应力对芯片所造成的伤害，平整度更好，导热系数高，可有效降低热冲击对芯片的影响。
作为优选的方案，每个芯片倒装模块还包括：设置于基板上的围坝，围坝设置于芯片的外侧，且围坝的高度不低于倒装芯片的高度。
采用上述优选的方案，对于相邻芯片倒装模块而言，不易发生混色现象，有助于提高显示效果。
作为优选的方案，在基板上设有导通结构，导通结构包括：贯穿基板厚度方向上的导通孔以及填充于导通孔内的铜浆或填充于导通孔内的导热绝缘材料，或导通结构包括：设置于基板上的铜柱。
采用上述优选的方案，提高散热效果。
本发明还公开一种RGB芯片倒装封装结构的制备方法，具体包括以下步骤：
S1、选择合适的基板；
S2、对基板进行钻孔及等离子清洗；
S3、沉铜电镀；
S4、根据设计图形贴膜、曝光、显影、蚀刻，制作倒装焊盘及线路；
S5、在基板上倒装芯片的位置分别电镀焊盘层和表面金属层；
S6、蚀刻导电引线；
S7、对基板进行绝缘材料涂覆、曝光、显影、烘烤；
S8、在基板上进行喷或涂覆助焊剂；
S9、利用倒装设备将芯片倒装在基板上；
S10、对基板和芯片进行回流焊；
S11、清洗基板及芯片；
S12、塑封含荧光粉光学胶。
本发明还公开一种RGB芯片倒装封装结构的制备方法，其工艺简单，成本低。
作为优选的方案，在步骤S3和S4之间还包括以下内容：采用铜浆塞孔或绝缘材料塞孔，通过烘烤使铜浆或绝缘材料固化。
采用上述优选的方案，制成的倒装结构散热效果更佳。
附图说明
图1为本发明实施例提供的RGB芯片倒装封装结构的结构示意图之一。
图2为本发明实施例提供的RGB芯片倒装封装结构的结构示意图之二。
图3为本发明实施例提供的RGB芯片倒装封装结构的结构示意图之三。
图4为本发明实施例提供的RGB芯片倒装封装结构的结构示意图之四。
其中：1-基板，11-基层，12-缓冲层，13-多层基板内层线路，14-多层基板外层线路，2-焊盘层，21-铜层，22-镍层，23-金层，3-表面金属层，4-芯片，41-电极，5-隔离模块，51-铜层，52-绝缘层，6-金、银、银金合金或者含锡合金，7-围坝，8-导通孔，9-铜浆或绝缘材料。
具体实施方式
下面结合附图详细说明本发明的优选实施方式。
为了达到本发明的目的，一种RGB芯片倒装封装结构及制备方法的其中一些实施例中，如图1所示，一种RGB芯片倒装封装结构，包括：基板1以及设置于基板1上的多个芯片倒装模块，每个芯片倒装模块包括：
焊盘层2，设置于基板1的正面上，或设置于基板1的正面以及背面；
表面金属层3，设置于焊盘层2的表面，表面金属层3为含锡合金或纯锡，且表面金属层3的厚度为5～40um；
芯片4，芯片4的电极41设置于表面金属层3上。
具体地，表面金属层3可以为，但不限于铅锡银合金、银锡合金、金锡合金、或纯锡等。
进一步，因为芯片4的电极41呈长方形，焊盘层2的形状也为长方形，每边比芯片4电极41长5-20um，在回流焊接时锡银合金或铅锡银合金充分把芯片4电极41包裹起来，形成良好的结合力。
进一步，在一些实施例中，在基板1上设有隔离模块5，隔离模块5可设置于相邻芯片倒装模块之家，隔离模块5包括：设置于基板1正面的铜层51以及覆于铜层51表面的绝缘层52，或包括：设置于基板1正面和背面的铜层51以及覆于铜层51表面的绝缘层52。
本发明公开一种RGB芯片倒装封装结构，成本低、平整度好、焊接芯片4时，不需要预印锡膏，工序简化，倒装简单，效率高，精度高。
为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，焊盘层2为单层或多层金属结构，且当焊盘层2为多层金属结构时，焊盘层2沿基板1向外的方向依次包括：铜层21和镍层22(如图1所示)，或焊盘层2沿基板1向外的方向依次包括：铜层21、镍层22和金层23(如图3所示)。
采用上述优选的方案，焊接效果更佳。
为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，当焊盘层2沿基板1向外的方向依次包括：铜层21和镍层22时，铜层21的厚度为5-100um，镍层22的厚度为1-10um，如图4所示。
采用上述优选的方案，在倒装焊盘位置加厚镀铜，此结构便于光学胶或填充胶充分填充芯片4底部，提高芯片4的可靠性，剪切力大幅提高；线路位置的铜比较薄，便于精细线路的蚀刻加工，不会出现在极端情况下，芯片4出现功能性问题，如分层或短路等问题。
在焊盘位置形成铜突块(即加厚的铜，此处铜比线路铜厚一些)，该结构下的倒装结构，其平整度，精度及可靠性更佳。
为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，当基板1背面设置有焊盘层2时，在该焊盘层2的表面还设有金、银、银金合金或者含锡合金6。
采用上述优选的方案，效果更佳。
为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，基板1为BT基板、ABF基板、COB基板、玻璃基板或陶瓷类混合基板中的一种或多种；
当基板1为陶瓷类混合基板时，基板1包括：基层11以及设置于基层11表面的缓冲层12，基层11为BT基层、ABF基层、PI基层、玻璃基层中的一种或多种，且缓冲层12的CTE值介于基板CTE值和硅基CTE之间。
采用上述优选的方案，基板1的选择多样化，玻璃基板或陶瓷混合基板，其CTE值接近于硅芯片胀缩值，可以充分保证RGB显示模块在极端条件下的可靠性。
玻璃基板或陶瓷类混合基板，其平整度相当高，可充分保证Mini或Micro Led倒装的要求。玻璃基板或陶瓷类混合基板导热系数高，不易变形。
缓冲层12的CTE值介于基板CTE值和硅基CTE之间，更趋近于硅基胀缩值。陶瓷类混合基板可有效降低基板1所产生的内应力对芯片所造成的伤害，平整度更好，导热系数高，可有效降低热冲击对芯片的影响。
进一步，在一些实施例中，基板1可以为多层基板，图3中13为多层基板内层线路13，14为多层基板外层线路14。
为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，每个芯片倒装模块还包括：设置于基板1上的围坝7，围坝7设置于芯片4的外侧，且围坝7的高度不低于倒装芯片4的高度。
采用上述优选的方案，对于相邻芯片倒装模块而言，不易发生混色现象，有助于提高显示效果。
如图1和2所示，为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，在基板1上设有导通结构，导通结构包括：贯穿基板厚度方向上的导通孔8以及填充于导通孔内的铜浆或填充于导通孔8内的导热绝缘材料，或导通结构包括：设置于基板上的铜柱。
采用上述优选的方案，提高散热效果。
本发明还公开一种RGB芯片倒装封装结构的制备方法，具体包括以下步骤：
S1、选择合适的基板1；
S2、对基板1进行钻孔及等离子清洗；
S3、沉铜电镀；
S4、根据设计图形贴膜、曝光、显影、蚀刻，制作倒装焊盘及线路；
S5、在基板1上倒装芯片4的位置分别电镀焊盘层2和表面金属层3；
S6、蚀刻导电引线；
S7、对基板1进行绝缘材料涂覆、曝光、显影、烘烤；
S8、在基板1上进行喷或涂覆助焊剂；
S9、利用倒装设备将芯片4倒装在基板1上；
S10、对基板1和芯片4进行回流焊；
S11、清洗基板1及芯片4；
S12、塑封含荧光粉光学胶。
本发明还公开一种RGB芯片倒装封装结构的制备方法，其工艺简单，成本低。
为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，在步骤S3和S4之间还包括以下内容：采用铜浆塞孔或绝缘材料塞孔，通过烘烤使铜浆或绝缘材料固化。
以上多种实施方式可交叉并行实现。
本发明公开一种结构RGB芯片倒装封装结构，其解决倒装工艺的控制难点，同时在小尺寸情况下，焊接面的平整度、电极结构的设计、易焊接性以及对焊接参数的适应性、封装宽容度。
对于本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (8)
1.一种RGB芯片倒装封装结构，其特征在于，包括：基板以及设置于所述基板上的多个芯片倒装模块，每个所述芯片倒装模块包括：
焊盘层，设置于所述基板的正面上，或设置于所述基板的正面以及背面；
表面金属层，设置于所述焊盘层的表面，所述表面金属层为含锡合金或纯锡，且所述表面金属层的厚度为5～40um；
芯片，所述芯片的电极倒装于所述表面金属层上；
且所述RGB芯片倒装封装结构的制备方法具体包括以下步骤：
S1、选择合适的基板；
S2、对基板进行钻孔及等离子清洗；
S3、沉铜电镀；
S4、根据设计图形贴膜、曝光、显影、蚀刻，制作倒装焊盘及线路；
S5、在基板上倒装芯片的位置分别电镀焊盘层和表面金属层；
S6、蚀刻导电引线；
S7、对基板进行绝缘材料涂覆、曝光、显影、烘烤；
S8、在基板上进行喷或涂覆助焊剂；
S9、利用倒装设备将芯片倒装在基板上；
S10、对基板和芯片进行回流焊；
S11、清洗基板及芯片；
S12、塑封含荧光粉光学胶。
2.根据权利要求1所述的RGB芯片倒装封装结构，其特征在于，所述焊盘层为单层或多层金属结构，且当所述焊盘层为多层金属结构时，所述焊盘层沿基板向外的方向依次包括：铜层和镍层，或所述焊盘层沿基板向外的方向依次包括：铜层、镍层和金层。
3.根据权利要求2所述的RGB芯片倒装封装结构，其特征在于，当所述焊盘层沿基板向外的方向依次包括：铜层、镍层，所述铜层的厚度为5-100um，镍层的厚度为1-10um。
4.根据权利要求1所述的RGB芯片倒装封装结构，其特征在于，当所述基板背面设置有焊盘层时，在该焊盘层的表面还设有金、银、银金合金或者含锡合金。
5.根据权利要求1所述的RGB芯片倒装封装结构，其特征在于，所述基板为BT基板、ABF基板、COB基板、玻璃基板或陶瓷类混合基板中的一种或多种；
当所述基板为陶瓷类混合基板时，所述基板包括：基层以及设置于所述基层表面的缓冲层，所述基层为BT基层、ABF基层、PI基层、玻璃基层中的一种或多种，且所述缓冲层的CTE值介于所述基板CTE值和硅基CTE之间。
6.根据权利要求1所述的RGB芯片倒装封装结构，其特征在于，每个所述芯片倒装模块还包括：设置于所述基板上的围坝，所述围坝设置于所述芯片的外侧，且所述围坝的高度不低于倒装芯片的高度。
7.根据权利要求1所述的RGB芯片倒装封装结构，其特征在于，在所述基板上设有导通结构，所述导通结构包括：贯穿所述基板厚度方向上的导通孔以及填充于所述导通孔内的铜浆或填充于所述导通孔内的导热绝缘材料，或所述导通结构包括：设置于所述基板上的铜柱。
8.根据权利要求1所述的RGB芯片倒装封装结构，其特征在于，在S3和S4之间还包括以下内容：采用铜浆塞孔或绝缘材料塞孔，通过烘烤使铜浆或绝缘材料固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010069588.1A CN111162158B (zh) | 2020-01-21 | 2020-01-21 | 一种rgb芯片倒装封装结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010069588.1A CN111162158B (zh) | 2020-01-21 | 2020-01-21 | 一种rgb芯片倒装封装结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111162158A CN111162158A (zh) | 2020-05-15 |
| CN111162158B true CN111162158B (zh) | 2024-03-01 |
Family
ID=70564826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010069588.1A Active CN111162158B (zh) | 2020-01-21 | 2020-01-21 | 一种rgb芯片倒装封装结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111162158B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799243A (zh) * | 2020-06-30 | 2020-10-20 | 深圳明阳芯蕊半导体有限公司 | 芯片封装基板及其制作方法、芯片封装结构及封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287890B1 (en) * | 1999-10-18 | 2001-09-11 | Thin Film Module, Inc. | Low cost decal material used for packaging |
| CN102214649A (zh) * | 2011-05-25 | 2011-10-12 | 映瑞光电科技(上海)有限公司 | 一种led封装结构及其制备方法 |
| CN211507677U (zh) * | 2020-01-21 | 2020-09-15 | 深圳明阳电路科技股份有限公司 | 一种rgb芯片倒装封装结构 |
-
2020
- 2020-01-21 CN CN202010069588.1A patent/CN111162158B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287890B1 (en) * | 1999-10-18 | 2001-09-11 | Thin Film Module, Inc. | Low cost decal material used for packaging |
| CN102214649A (zh) * | 2011-05-25 | 2011-10-12 | 映瑞光电科技(上海)有限公司 | 一种led封装结构及其制备方法 |
| CN211507677U (zh) * | 2020-01-21 | 2020-09-15 | 深圳明阳电路科技股份有限公司 | 一种rgb芯片倒装封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111162158A (zh) | 2020-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790157B2 (ja) | 半導体装置 | |
| TWI590347B (zh) | 形成圍繞基板之晶粒附接區域之相鄰的通道及屏障材料之半導體裝置及方法以控制向外流之底部填充材料 | |
| US9812621B2 (en) | Semiconductor device and fabrication method for same | |
| US7242081B1 (en) | Stacked package structure | |
| TWI418003B (zh) | 嵌埋電子元件之封裝結構及其製法 | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| CN201904369U (zh) | 一种基于硅基板的led表面贴片式封装结构 | |
| US20090283900A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| JP2001250836A (ja) | 半導体装置およびその製造方法 | |
| WO2017041280A1 (zh) | 一种具有过渡基板的led器件及其封装方法 | |
| US20020086515A1 (en) | Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device | |
| CN111162158B (zh) | 一种rgb芯片倒装封装结构及制备方法 | |
| TWI397164B (zh) | 矽穿孔連通延伸之晶片封裝構造 | |
| JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
| CN211507677U (zh) | 一种rgb芯片倒装封装结构 | |
| US20120049359A1 (en) | Ball grid array package | |
| TWI248221B (en) | Bump structure of LED flip chip | |
| CN111987086A (zh) | 一种高对比度的led显示模组和封装方法 | |
| JP5976049B2 (ja) | 半導体センサーを表面実装する実装基板およびその実装方法 | |
| TWI238507B (en) | Integrated circuit package substrate with presolder structure and method for fabricating the same | |
| KR20020058213A (ko) | 반도체패키지 및 그 제조 방법 | |
| KR20020028018A (ko) | 멀티 칩 패키지 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200528 Address after: 518101 building B, No. 32, South Ring Road, Shangxing second industrial zone, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province Applicant after: SHENZHEN SUNSHINE CIRCUIT TECHNOLOGY Co.,Ltd. Address before: No.06010, group 6, sanbanqiao village, Jiashan Town, Shimen County, Changde City, Hunan Province Applicant before: Wu Yongjun |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |