JP5976049B2 - 半導体センサーを表面実装する実装基板およびその実装方法 - Google Patents
半導体センサーを表面実装する実装基板およびその実装方法 Download PDFInfo
- Publication number
- JP5976049B2 JP5976049B2 JP2014151374A JP2014151374A JP5976049B2 JP 5976049 B2 JP5976049 B2 JP 5976049B2 JP 2014151374 A JP2014151374 A JP 2014151374A JP 2014151374 A JP2014151374 A JP 2014151374A JP 5976049 B2 JP5976049 B2 JP 5976049B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor
- substrate
- groove
- semiconductor sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 128
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000000034 method Methods 0.000 title claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 239000000919 ceramic Substances 0.000 claims description 20
- 239000003112 inhibitor Substances 0.000 claims description 15
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 12
- -1 CdZnTe compound Chemical class 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 4
- QWUZMTJBRUASOW-UHFFFAOYSA-N cadmium tellanylidenezinc Chemical compound [Zn].[Cd].[Te] QWUZMTJBRUASOW-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- QKEOZZYXWAIQFO-UHFFFAOYSA-M mercury(1+);iodide Chemical compound [Hg]I QKEOZZYXWAIQFO-UHFFFAOYSA-M 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- UBZYKBZMAMTNKW-UHFFFAOYSA-J titanium tetrabromide Chemical compound Br[Ti](Br)(Br)Br UBZYKBZMAMTNKW-UHFFFAOYSA-J 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Measurement Of Radiation (AREA)
- Die Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
本発明は、表面実装する実装基板に関するもので、より詳細には、半導体センサーを表面実装する実装基板およびその実装方法に関するものである。
半導体のチップの小型化、多機能化、高性能化、大容量化が急速に行われるにしたがってパッケージング(packaging)技術は、最終的に、デバイスの電気的性能、信頼性、生産性、および電子システムの小型化を決定づける重要な技術として、その重要性が増している。パッケージング技術というのは、ウェハ工程で作られた個々のチップを最終的に製品化する一連の工程を意味する。最近では、単位体積当たりの実装効率をさらに高めるために、ＢＧＡ(Ball Grid Array)、チップサイズとほぼ同じサイズのＣＳＰ(Chip Scale Pakage)、チップ上に別のチップを積層(stack)させて積み上げたり、機能が異なる複数の半導体チップを一つのパッケージの中に配列するマルチチップモジュール(Multi Chip Module, MCM)などの技術が登場している。
半導体やＬＥＤチップは、プリント回路基板（ＰＣＢ、ＦＰＣＢ）上にチップとパッケージ部分を接合する工程を経て、ここで、一般的に、ボンディング方法として、ソルダーボールをリフロー(reflow)させる方式を用いることになる。つまり、個々のパッケージをプリント基板に接続するためのはんだ付け工程を実行することになる。特に、従来のストリップ型あるいはピクセル型半導体センサは、金属膜が粘着する粘性溶液を用いるリフロー方式で単層または多層セラミックにボンディングされる。
図１を参照すると、これは、従来の技術によるソルダーボール方式で、プリント回路基板に電子素子用チップをボンディングする工程を説明するための図である。
具体的には、電子素子用パッケージは、基本的には図１を参照すると、従来のフリップチップ接合方式による半導体パッケージ基板の場合を例に説明すると、絶縁基板１０上に回路パターン２０が形成され、順次にソルダーレジスト５０、そしてチップを実装するダイアタッチエポキシ６０を媒介にして、チップ７０が実装され、前記チップ７０は、回路パターン２０とワイヤ８０がボンディングされ、前記チップとワイヤを保護するためのモールディング９０が形成される構造を有することになる。特に、一般的にこのような半導体パッケージ基板は、後でボード(Board)にボンディングするための媒介体として基板の下部にソルダーボール３０を備え、前記のソルダーボール３０は、基板の回路パターン２０とソルダーパット４０を介して電気的に導通を可能にする。つまり、プリント回路基板１は、絶縁基板２上に回路パターン３が形成された構造の基板を形成することになり、回路パターン３とパッケージのソルダーボール３０が接触してボンディングがなされる。しかし、これらのソルダボンディング方法は、鉛が主成分の材料を使用するため、環境的に不利な材料を用いている。
つまり、シリコン（Ｓｉ）のように化学的に安定した半導体以外に、カドミウム亜鉛テルライド（ＣｄＺｎＴｅ）、テルル化カドミウム（ＣｄＴｅ）、臭化チタン（ＴｉＢｒ）、ヨウ化水銀（ＨｇＩ２）のような半導体の場合、化学的に反応または汚染の原因となり、その性能を果たし得ないという短所がある。また、ボンディング時に使用される高温は、このような化合物半導体に大きな影響を与える欠点がある。従来の平面タイプセラミックまたはＰＣＢを用いた半導体実装時の光の反射抑制剤または閃光体のような物質を半導体と結合して使用する場合、工程上多くの困難がある。
本発明が解決しようとする技術的課題は、低い温度で溶け、粘着性の強い金属ボールを用いて半導体に影響を与えずに、化学反応や汚染のない半導体センサーを表面実装する実装基板およびその実装方法を提供する。
本発明が解決しようとする他の技術的課題は、顕微鏡なしで肉眼にボンディングをする半導体センサーを表面実装する実装基板およびその実装方法を提供する。
本発明が解決しようとするもう一つの技術的課題は、光反射抑制剤を塗布または閃光体の実装を容易にする、半導体センサーを表面実装する実装基板およびその実装方法を提供する。
半導体センサーを表面実装する実装方法は、
金属パターンが形成された複数の基板の上面に溝が形成された実装基板を生成する第１の工程と、前記溝に金属ボールを安着する第２工程と、前記安着された金属ボールをリフロー(reflow)工程を通じて融解する第３工程と、前記融解した金属ボールの上側に半導体を実装する第４工程とを含む。
金属パターンが形成された複数の基板の上面に溝が形成された実装基板を生成する第１の工程と、前記溝に金属ボールを安着する第２工程と、前記安着された金属ボールをリフロー(reflow)工程を通じて融解する第３工程と、前記融解した金属ボールの上側に半導体を実装する第４工程とを含む。
金属パターンが形成された複数の基板と孔が形成された少なくとも一つのダミー(dummy)基板を含み、前記複数の基板の上面に前記ダミー基板を圧着して溝を形成し、前記溝の底面に金属パットを具備し、前記複数の基板と、前記ダミー基板が圧着された形状の垂直断面が左右対称の∪字形状である。
本発明に係る半導体センサーを表面実装する実装基板およびその実装方法は、低い温度で溶け、粘着性の強い金属ボールを用いて半導体に影響を与えず、化学反応や汚染の問題がない。
また、高価な顕微鏡なしに肉眼でボンディングをする。
また、光反射抑制剤を塗布または閃光体の実装を容易にする。
以下、本発明の実施例を添付の図を参照して詳細に説明することにする。まず、各図の構成要素に参照符号を付加するにおいて、同一の構成要素には、たとえ他の図上に表示されても、可能な限り同一符号を有するようにしていることに留意する必要がある。また、本発明を説明するにおいて、関連した公知の構成または機能に関する具体的な説明が当業者には自明で、または本発明の要旨を曖昧にすると判断される場合には、その詳細な説明は省略し得る。
図２は、本発明の一実施形態による半導体センサーの表面実装を説明するための図である。
図２を参照すると、図２（ａ）は、表面実装を垂直断面で示した断面図であり、図２（ｂ）は、表面実装の上面を示した上面図である。より詳細には、図２（ａ）および図２（ｂ）は、金属ボール２３０が実装基板２１０に安着される様子を示した例示図である。
図２（ａ）は、金属ボール２３０が、複数の基板２１１、２１２、２１３、２１４、２１５および２１６と孔が形成されたダミー(dummy)基板２１７、２１８を含んだ実装基板２１０への安着を示した断面図である。
実装基板２１０は、ダミー基板２１７、２１８を複数の基板２１１、２１２、２１３、２１４、２１５および２１６の上面に圧着したものであり得る。実装基板２１０の垂直断面は左右対称な∪字形状であり得る。複数の基板２１１、２１２、２１３、２１４、２１５および２１６は、セラミック基板やプリント回路基板(Printed Circuit Board, PCB)であり得る。複数の基板２１１、２１２、２１３、２１４、２１５および２１６は、８０μｍないし１２０μｍの厚さを成し得る。また、ダミー基板２１７、２１８は、金属ボール２３０が安着されるので、前記金属ボール２３０は、ダミー基板の高さよりも直径が大きいことが好ましいことがあり得る。
実装基板２１０は、ダミー基板２１７、２１８の孔の大きさに応じて、溝の大きさが決定され得る。実装基板２１０は、ダミー基板２１７、２１８の積層量に応じて溝の深さが決定され得る。また、実装基板２１０の溝は、金属ボール２３０がリフロー(reflow)を通じて液体状態に融解された時、前記液体状態の金属ボールで満たし得る。
図２（ｂ）は、金属ボール２３０が、複数の基板２１１、２１２、２１３、２１４、２１５および２１６と孔が形成されたダミー基板２１７、２１８を含んだ実装基板２１０への安着を示した上面図である。
実装基板２１０は、ダミー基板２１７、２１８の孔形状に応じて、溝の形状を決定することができる。ダミー基板２１７、２１８の孔形状は、円形、三角形、正方形、多角形のいずれかの形状であり得る。実装基板２１０は、実装される半導体の形、大きさ、材質に応じて、溝の形状を決定することができる。
図３〜図１２は、本発明の一実施形態に係る半導体センサーの表面実装する方法を説明するための流れ図である。
図３〜図１２を参照すると、表面実装は、低い温度で溶けて粘着性の強い金属ボール２３０を用いて、半導体に影響を与えずに化学反応や汚染の問題をなくし得る。表面実装は、顕微鏡なしで肉眼でボンディングすることができる。
実装基板２１０は、複数の基板２１１、２１２、２１３、２１４、２１５および２１６と孔が形成された少なくとも一つのダミー基板２１７、２１８が含まれている。実装基板２１０は、複数の基板２１１、２１２、２１３、２１４、２１５および２１６の上面にダミー基板２１７、２１８を圧着して溝を形成し得る。前記溝は、ダミー基板２１７、２１８の積層量や孔の大きさに応じて調節することができる。このように、実装基板２１０は、ダミー基板２１７、２１８の積層量に応じて光反射抑制剤などの溶液を塗布した場合には、前記溶液を垂らさないようにできる。
実装基板２１０は、前記溝の底面に金属パット２２０を具備し得る。前記金属パット２２０は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）および前記金属の合金中の少なくとも一つの金属を含むことができる。
実装基板２１０のホームは、金属ボール２３０が安着することができる。金属ボール２３０は、実装基板２１０の上側に撒いた、多量の金属ボールのいずれかの金属ボールであり得る。また、実装基板２１０は、一つの溝に一つの金属ボール２３０が安着することができる。このように、実装基板２１０は、金属ボール２３０を顕微鏡および精密シリンジなどの高価な装置を使用しなくても、ホームに安着させることができる。
特に、金属ボール２３０は、低い温度で溶け、粘着性の強い金属ボールであり得る。特に、金属ボール２３０は、融点が９０℃〜１１０℃であり得、直径は１０μｍないし１００μｍであり得る。前記金属ボール２３０は、Ｉｎ／Ａｇ、Ｉｎ／Ｐｂ、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇを含むことができ、金属ボール２３０は、インジウムボール(Indium ball)であることが好ましい。
実装基板２１０は、金属ボール２３０を融解するためにリフロー工程を実行することができる。実装基板２１０は、リフロー工程を経て溝に液体の状態になった金属ボール２３０をいっぱいに満たすことができる。
前記のリフロー工程は、リフローオーブン(reflow oven)を用いることができる。前記のリフロー工程は、金属ボール２３０の融点を考慮して工程を実行することができる。また、前記リフロー工程の時間は、１秒から１時間までに制限することができる。
実装基板２１０は、融解した金属ボール２３０の上側に、半導体２４０が実装され得る。実装基板２１０は、半導体のパターンにしたがって実装することができる。実装基板２１０は、溝に満たされた液体状態の金属ボールの上側に、半導体２４０を実装し得る。実装基板２１０は、非常に優れた平面度を維持することができる。
半導体２４０は、ダミー基板２１７、２１８に生じた溝によって外部の衝撃から保護することができる。半導体２４０は、化合物半導体およびシリコン半導体のいずれかをベースにした半導体であり得る。半導体２４０は、ピクセル型またはストリップ型であり得る。
半導体２４０の実装は、いかなる化学薬品も使用しないので、化学的な反応をし得る化合物半導体に影響を与えないようにできる。前記化合物半導体は、カドミウム亜鉛テルライド（ＣｄＺｎＴｅ）、テルル化カドミウム（ＣｄＴｅ）、臭化チタン（ＴｉＢｒ）、ヨウ化水銀（ＨｇＩ２）のいずれかであり得る。
実装基板２１０は、光反射抑制剤２５０と閃光体２６０のうち少なくとも一つの物質を実装または塗布することができる。実装基板２１０は、ダミー基板２１７、２１８に生じた溝を用いて、光反射抑制剤２５０を塗布し、閃光体２６０を実装することができる。特に、閃光体２６０は、ダミー基板を支持台として用いて実装することができ、前記ダミー基板は閃光体２６０の種類、サイズ、形態に応じて数を調節することができる。
図１３は、本発明の一実施形態による半導体センサーの表面実装する方法を説明するための流れ図である。
図１３を参照すると、実装基板２１０は、金属ボール２３０が溝に安着すると、リフロー工程を通じて半導体センサが実装され得る。また、実装基板２１０は、光反射抑制剤を塗布または閃光体の実装を追加することができる。
第１工程は、実装基板２１０を生成する（Ｓ１００）。第１工程は、複数の基板２１１、２１２、２１３、２１４、２１５および２１６と孔が形成された少なくとも一つのダミー基板２１７、２１８を含む実装基板２１０を生成することができる。第１工程は、複数の基板２１１、２１２、２１３、２１４、２１５および２１６の上面にダミー基板２１７、２１８を圧着して溝が形成された実装基板２１０を生成することができる。前記溝は、ダミー基板２１７、２１８の積層量または孔の大きさに応じて調節することができる。第１工程は、前記溝の底面に金属パット２２０を備えることができる。
第２工程は、金属ボール２３０を溝に安着させる（Ｓ１１０）。第２工程は、実装基板２１０の溝に金属ボール２３０を安着させることができる。第２工程は、多量の金属ボールを撒いて実装基板２１０の溝に定着させることができる。また、第２工程は、一つの溝に一つの金属ボール２３０を安着させることができる。
第３工程は、金属ボール２３０のリフロー工程を行う（Ｓ１２０）。第３工程は、金属ボール２３０を融解するためにリフロー工程を行うことができる。第３工程は、リフロー工程を経て実装基板２１０の溝に液体状態になった金属ボール２３０をいっぱいに満たすことができる。
第４工程は、半導体２４０を実装する（Ｓ１３０）。第４工程は、実装基板２１０は、溝に満たされた液体状態の金属ボールの上側に半導体を実装することができる。第４工程は、ダミー基板２１７、２１８に生じた溝によって半導体を外部の衝撃から保護することができ、非常に優れた平面度を維持することができる。
第５工程は、光反射抑制剤を塗布または閃光体を実装をする（Ｓ１４０）。第５工程は、光反射抑制剤２５０と閃光体２６０のうち少なくとも一つの物質を実装または塗布することができる。第５工程は、ダミー基板２１７、２１８に生じた溝を用いて、光反射抑制剤２５０を塗布して閃光体２６０を実装することができる。
以下、本発明を実施例によりさらに具体的に説明する。ただし、以下の実施例は本発明の説明のためのものであり、本発明の範囲は下記の実施例によって限定されるものではない。
＜実施例１＞
工程１：金属パターンが形成された複数の基板の上面に溝が形成された実装基板を作成した。ここで、前記基板には厚さ８０μｍ、２５０ｍｍ×２５０ｍｍのセラミックシート(sheet)を使用し、前記セラミックシートは、９０％のＡｌ２Ｏ３と１０％のガラス(glass)成分を含んでいる。また、前記シートは、テープキャスティング(tape casting)方法を用いて作成され、その上に金（Ａｕ）のパターンをスクリーン印刷(screen printing)方法を用いてパターンを形成した。
工程１：金属パターンが形成された複数の基板の上面に溝が形成された実装基板を作成した。ここで、前記基板には厚さ８０μｍ、２５０ｍｍ×２５０ｍｍのセラミックシート(sheet)を使用し、前記セラミックシートは、９０％のＡｌ２Ｏ３と１０％のガラス(glass)成分を含んでいる。また、前記シートは、テープキャスティング(tape casting)方法を用いて作成され、その上に金（Ａｕ）のパターンをスクリーン印刷(screen printing)方法を用いてパターンを形成した。
続いて、６４×６４ピクセルＣｄＺｎＴｅ化合物半導体をセラミック基板に安着させるために、Ａｕのパターンが形成された７枚のセラミックシートと、前記セラミック基板上に積層した。また、インジウムボールが溝の中に安着するためのダミー基板をさらに使用した。
前記ダミー基板は、厚さ５０μｍ、２５０ｍｍ×２５０ｍｍのセラミック基板を使用し、パンチマシン(punching machine)を用いて、１２０μｍのサイズで孔を形成した。前記の孔は、後でインジウムボールが安着する部分である。
合計８枚のセラミック基板を１６００℃で焼結し、この時の合計の厚さは、焼結によって約２０％に減少することを考慮して製作した。
２５０ｍｍ×２５０ｍｍのサイズで焼結されたセラミック基板は、６４×６４ピクセルの基本モジュールに切断し、それによって、２５０ｍｍ×２５０ｍｍサイズのセラミック基板から約１００個の基本モジュールのセラミック基板が提供された。
工程２：工程１で、ダミー基板に形成された孔に８０μｍサイズのインジウムボールを安着させた。セラミック基板をバンプボンダー(bump bonder)装置に位置させ、インジウムボールを安着させる。ＣｄＺｎＴｅ化合物半導体は、バンプボンダーの上部に位置させて、基板とパターンが揃うように調整した後、接合して、パターンマッチングした。
前記バンプボンダーは、下に位置したセラミック基板と上部にあるＣｄＺｎＴｅ化合物半導体のパターンを同時に見ることができる装置であり、下に位置したセラミック基板に最大２５０℃まで加熱することができる装置である。
工程３：セラミック基板とＣｄＺｎＴｅ化合物半導体を整列して、パターンマッチングさせた後、約９０℃で加熱した。
工程４：工程３の加熱を通じてインジウムボールが融解されることによって、セラミック基板とＣｄＺｎＴｅ化合物半導体がボンディングした。
＜実施例２＞
前記実施例１の工程１において、前記ダミー基板にレーザ加工機を用いて、１２０μｍサイズの孔を形成することを除き、前記実施例１と同様に行って、セラミック基板とＣｄＺｎＴｅ化合物半導体を実装した。
前記実施例１の工程１において、前記ダミー基板にレーザ加工機を用いて、１２０μｍサイズの孔を形成することを除き、前記実施例１と同様に行って、セラミック基板とＣｄＺｎＴｅ化合物半導体を実装した。
以上、本発明の好ましい実施例に対して説明したが、本発明は、上述した特定の好適な実施例に限定されず、特許請求の範囲で請求する本発明の要旨を逸脱することなく、当該発明の属する技術分野で通常の知識を有する者であれば誰でも多様な変形実施が可能であることはもちろん、そのような変更は、請求の範囲の記載の範囲内に含まれる。
１：プリント回路基板
２、１０：絶縁基板
３、２０：回路パターン
３０：ソルダーボール
４０：ソルダーパット
５０：ソルダーレジスト
６０：ダイアタッチエポキシ
７０：チップ
８０：ワイヤー
９０：モールディング
２１０：実装基板
２１１、２１２、２１３、２１４、２１５、２１６：基板
２１７、２１８：ダミー基板
２２０：金属パット
２３０：金属ボール
２４０：半導体
２５０：光反射抑制剤
２６０：閃光体
２、１０：絶縁基板
３、２０：回路パターン
３０：ソルダーボール
４０：ソルダーパット
５０：ソルダーレジスト
６０：ダイアタッチエポキシ
７０：チップ
８０：ワイヤー
９０：モールディング
２１０：実装基板
２１１、２１２、２１３、２１４、２１５、２１６：基板
２１７、２１８：ダミー基板
２２０：金属パット
２３０：金属ボール
２４０：半導体
２５０：光反射抑制剤
２６０：閃光体
Claims (12)
- 金属パターンが形成された複数の基板の上面に溝が形成された実装基板を生成する第１工程と、
前記溝に金属ボールを装着する第２工程と、
前記装着された金属ボールをリフロー(reflow)工程を通じて融解させる第３工程と、
前記溝内の融解した金属ボールの上側に半導体を実装する第４工程と、
光反射抑制剤と閃光体のうち少なくとも一つの物質を塗布または実装する第５工程とを含み、
前記光反射抑制剤または前記閃光体が、前記溝の内側壁によって支持されていることを特徴とする、半導体センサーを表面実装する実装方法。 - 前記第１工程が、
前記実装基板の垂直方向の断面が左右対称である凹状の基板に生成されることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。 - 前記第１工程が、
孔が形成された少なくとも一つのダミー(dummy)基板を圧着したり、パンチングマシン(punching machine)またはレーザーマシンを用いて、前記溝を形成したりすることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。 - 前記第１工程が、
前記溝の底面に金属パットを備えることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。 - 前記第１工程が、
前記溝をダミー基板の積層量や孔の大きさに応じて調節することを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。 - 前記第２工程が、
前記金属ボールを前記実装基板の上側に撒いて前記溝に装着させることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。 - 前記第４工程が、
前記半導体を化合物半導体およびシリコン半導体のいずれか一つをベースとすることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。 - 前記金属ボールは、融点が９０℃〜１１０℃であり、直径は１０μｍないし１００μｍであることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。
- 前記金属ボールが、インジウムボールであることを特徴とする、請求項１に記載の半導体センサーを表面実装する実装方法。
- 金属パターンが形成された複数の基板と、
少なくとも一つのダミー(dummy)基板であって、前記基板の上面に溝を形成するように配置されたダミー基板と、
前記溝の底面に実装されている半導体と、
前記溝内の前記半導体の上側に塗布されている、光反射抑制剤および閃光体のうち少なくとも一つの物質とを含み、
前記溝の内側壁が、前記光反射抑制剤または前記閃光体を支持している、半導体センサーを表面実装する実装基板。 - 前記複数の基板または前記ダミー基板は、８０μｍないし１２０μｍの厚さであり、前記厚さは、金属ボールの直径よりも大きいことを特徴とする、請求項１０に記載の半導体センサーを表面実装する実装基板。
- 前記複数の基板が、セラミック基板またはプリント回路基板(Printed Circuit Board, PCB)であることを特徴とする、請求項１０に記載の半導体センサーを表面実装する実装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130158284 | 2013-12-18 | ||
| KR10-2013-0158284 | 2013-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015119163A JP2015119163A (ja) | 2015-06-25 |
| JP5976049B2 true JP5976049B2 (ja) | 2016-08-23 |
Family
ID=53518361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014151374A Expired - Fee Related JP5976049B2 (ja) | 2013-12-18 | 2014-07-25 | 半導体センサーを表面実装する実装基板およびその実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5976049B2 (ja) |
| KR (1) | KR101544488B1 (ja) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810739B2 (ja) * | 1993-02-08 | 1996-01-31 | 日本電気株式会社 | ハイブリッドｉｃ |
| JPH1117055A (ja) * | 1997-06-25 | 1999-01-22 | Ngk Spark Plug Co Ltd | 配線基板とその製造方法 |
| JP3482837B2 (ja) * | 1997-09-29 | 2004-01-06 | 日立電線株式会社 | 半導体装置 |
| TWI248384B (en) * | 2000-06-12 | 2006-02-01 | Hitachi Ltd | Electronic device |
| DE10057635A1 (de) * | 2000-11-21 | 2002-05-23 | Bosch Gmbh Robert | Verfahren zum Bearbeiten von Substraten |
| JP2003124381A (ja) * | 2001-10-17 | 2003-04-25 | Hitachi Kokusai Electric Inc | 半導体パッケージ |
| JP2004063770A (ja) * | 2002-07-29 | 2004-02-26 | Fujitsu Ltd | 電極間接続構造体の形成方法 |
| KR100971747B1 (ko) * | 2003-08-27 | 2010-07-21 | 삼성에스디아이 주식회사 | 함몰전극형 태양전지 및 그 제조방법 |
| JP2006210777A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP2007059862A (ja) * | 2005-07-26 | 2007-03-08 | Tdk Corp | 多層セラミック基板及びその製造方法 |
| JP2009071186A (ja) * | 2007-09-14 | 2009-04-02 | Stanley Electric Co Ltd | Ｌｅｄユニット |
| US20120319268A1 (en) * | 2010-01-29 | 2012-12-20 | Tomohiro Kagimoto | Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device |
| JP5395761B2 (ja) * | 2010-07-16 | 2014-01-22 | 日東電工株式会社 | 発光装置用部品、発光装置およびその製造方法 |
-
2014
- 2014-04-30 KR KR1020140052558A patent/KR101544488B1/ko active IP Right Grant
- 2014-07-25 JP JP2014151374A patent/JP5976049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150072316A (ko) | 2015-06-29 |
| JP2015119163A (ja) | 2015-06-25 |
| KR101544488B1 (ko) | 2015-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5186550B2 (ja) | 電気的相互接続構造体及びその形成方法 | |
| TW201705615A (zh) | 用於低溫接合的結構和方法 | |
| CN102456660A (zh) | 堆叠式半导体封装件及其制造方法和半导体器件 | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| JP2013542611A (ja) | 半導体装置における鉛フリー構造 | |
| US20020076910A1 (en) | High density electronic interconnection | |
| US20200273837A1 (en) | Semiconductor element mounting structure, and combination of semiconductor element and substrate | |
| US20050133573A1 (en) | Solder contact reworking using a flux plate and sequeegee | |
| JP5058714B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
| JP2015188004A (ja) | パッケージ、半導体装置及び半導体モジュール | |
| US20100032831A1 (en) | Bump structure foe semiconductor device | |
| KR101211724B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US8183697B2 (en) | Apparatus and methods of forming an interconnect between a workpiece and substrate | |
| US9780067B2 (en) | Semiconductor chip metal alloy thermal interface material | |
| US9815133B2 (en) | Method for producing a module | |
| JP5976049B2 (ja) | 半導体センサーを表面実装する実装基板およびその実装方法 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| JP2008270303A (ja) | 積層型半導体装置 | |
| CN211507677U (zh) | 一种rgb芯片倒装封装结构 | |
| CN110610916B (zh) | 封装结构 | |
| CN111162158B (zh) | 一种rgb芯片倒装封装结构及制备方法 | |
| KR20080042401A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US20040217380A1 (en) | Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device | |
| CN110610915B (zh) | 倒装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5976049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |